JPH1051432A - 伝送遅延吸収制御方法とその装置 - Google Patents
伝送遅延吸収制御方法とその装置Info
- Publication number
- JPH1051432A JPH1051432A JP8200061A JP20006196A JPH1051432A JP H1051432 A JPH1051432 A JP H1051432A JP 8200061 A JP8200061 A JP 8200061A JP 20006196 A JP20006196 A JP 20006196A JP H1051432 A JPH1051432 A JP H1051432A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission delay
- stations
- station
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 Ｎ個の複数局からフレーム信号を含むデータ
をセンタ局に送信し、センタ局において伝送路の距離差
により生ずる伝送遅延を吸収し前記複数局のデータのフ
レーム信号を一致させてデータを出力するシステムにお
いて、不特定の局のデータのフレーム位相を基準にして
伝送遅延吸収制御ができる伝送遅延吸収制御方法と装置
を提供することにある。 【解決手段】 センタ局に、前記各局のデータのフレー
ム同期をとるＮ個のフレーム同期回路と、Ｎ個の局の中
で伝送遅延時間の差が最大となる局間の伝送遅延時間差
の２倍の時間分のデータを保持できる容量を持つ各局か
らのデータを記憶するＮ個のバッファメモリ回路と、前
記Ｎ個のフレーム同期回路からのＮ本のフレーム同期情
報信号により前記Ｎ個のバッファメモリ回路に記憶され
たデータの読み出しを制御する遅延制御回路から構成さ
れる。
をセンタ局に送信し、センタ局において伝送路の距離差
により生ずる伝送遅延を吸収し前記複数局のデータのフ
レーム信号を一致させてデータを出力するシステムにお
いて、不特定の局のデータのフレーム位相を基準にして
伝送遅延吸収制御ができる伝送遅延吸収制御方法と装置
を提供することにある。 【解決手段】 センタ局に、前記各局のデータのフレー
ム同期をとるＮ個のフレーム同期回路と、Ｎ個の局の中
で伝送遅延時間の差が最大となる局間の伝送遅延時間差
の２倍の時間分のデータを保持できる容量を持つ各局か
らのデータを記憶するＮ個のバッファメモリ回路と、前
記Ｎ個のフレーム同期回路からのＮ本のフレーム同期情
報信号により前記Ｎ個のバッファメモリ回路に記憶され
たデータの読み出しを制御する遅延制御回路から構成さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の異なる地点
から送信されたフレーム付きデータを一つの局で受信し
各局のデータのフレーム位相を一致させてデータを出力
する必要のあるシステムにおける伝送遅延吸収制御方法
とその装置に関する。
から送信されたフレーム付きデータを一つの局で受信し
各局のデータのフレーム位相を一致させてデータを出力
する必要のあるシステムにおける伝送遅延吸収制御方法
とその装置に関する。
【０００２】
【従来の技術】従来、この種の伝送遅延吸収制御方法
は、複数の局から予め基準となる局を決めておき、その
基準局から受信されたデータ中のフレーム位相を基準に
他の局のデータをバッファリングしてフレーム位相を一
致させる方式を用いていた。例えば、複数の局の内で一
番伝送遅延時間が長い（センタ局から一番離れている）
局を基準にする場合は、基準局以外の局のデータは、フ
レームの先頭からバッファメモリにデータを記憶してお
き、一番伝送遅延時間が長い基準局のデータのフレーム
が受信されたタイミングで一斉にバッファメモリからデ
ータを読み出すことによりすべての局のデータのフレー
ム位相を一致させてデータを出力させていた。
は、複数の局から予め基準となる局を決めておき、その
基準局から受信されたデータ中のフレーム位相を基準に
他の局のデータをバッファリングしてフレーム位相を一
致させる方式を用いていた。例えば、複数の局の内で一
番伝送遅延時間が長い（センタ局から一番離れている）
局を基準にする場合は、基準局以外の局のデータは、フ
レームの先頭からバッファメモリにデータを記憶してお
き、一番伝送遅延時間が長い基準局のデータのフレーム
が受信されたタイミングで一斉にバッファメモリからデ
ータを読み出すことによりすべての局のデータのフレー
ム位相を一致させてデータを出力させていた。
【０００３】
【発明が解決しようとする課題】上述の従来の伝送遅延
吸収制御方法では、あらかじめ基準とする局を決めてお
くため、基準となる局のデータが何らかの異常によりセ
ンタ局に届かなかったり、データ誤りによりフレーム同
期がとれない場合に、他の局は正常にデータが届いてい
るにもかかわらずデータのフレーム位相を一致させてデ
ータを出力できないという問題があった。
吸収制御方法では、あらかじめ基準とする局を決めてお
くため、基準となる局のデータが何らかの異常によりセ
ンタ局に届かなかったり、データ誤りによりフレーム同
期がとれない場合に、他の局は正常にデータが届いてい
るにもかかわらずデータのフレーム位相を一致させてデ
ータを出力できないという問題があった。
【０００４】本発明の目的は、基準局の支障によって他
の各局から送出されたデータのフレーム位相を一致させ
た送出ができないことのない伝送遅延吸収制御方法とそ
の装置を提供することである。
の各局から送出されたデータのフレーム位相を一致させ
た送出ができないことのない伝送遅延吸収制御方法とそ
の装置を提供することである。
【０００５】
【問題を解決するための手段】本発明の目的は、任意の
局のデータのフレーム位相を基準にして伝送遅延吸収し
データのフレーム位相を一致させることができる伝送遅
延吸収制御方式を提供することにある。このため本発明
の伝送遅延吸収制御方式では、複数のＮ局のデータのフ
レーム同期をとるＮ個のフレーム同期回路とＮ局のなか
で伝送遅延時間の差が最大となる局間の伝送遅延時間差
の２倍の時間分のデータを保持できる容量を持つＮ局の
データを記録するＮ個のバッファメモリと前記Ｎ個のフ
レーム同期回路からのＮ本のフレーム同期情報信号によ
り前記Ｎ個のバファメモリに記憶されたデータの読み出
しを制御する遅延制御回路を設けて上記の目的を達成し
ている。
局のデータのフレーム位相を基準にして伝送遅延吸収し
データのフレーム位相を一致させることができる伝送遅
延吸収制御方式を提供することにある。このため本発明
の伝送遅延吸収制御方式では、複数のＮ局のデータのフ
レーム同期をとるＮ個のフレーム同期回路とＮ局のなか
で伝送遅延時間の差が最大となる局間の伝送遅延時間差
の２倍の時間分のデータを保持できる容量を持つＮ局の
データを記録するＮ個のバッファメモリと前記Ｎ個のフ
レーム同期回路からのＮ本のフレーム同期情報信号によ
り前記Ｎ個のバファメモリに記憶されたデータの読み出
しを制御する遅延制御回路を設けて上記の目的を達成し
ている。
【０００６】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。
を参照して説明する。
【０００７】図１は、本発明の伝送遅延吸収制御方法が
適用されたセンタ局に設けられている伝送遅延吸収制御
装置の一実施例の回路構成図である。
適用されたセンタ局に設けられている伝送遅延吸収制御
装置の一実施例の回路構成図である。
【０００８】この伝送遅延吸収制御装置は各局別に接続
されているフレーム同期回路１1〜１Nとバッファメモリ
２1〜２Nと、それ等を制御する遅延吸収制御回路３から
なる。
されているフレーム同期回路１1〜１Nとバッファメモリ
２1〜２Nと、それ等を制御する遅延吸収制御回路３から
なる。
【０００９】各局からの入力端子Ｄｉｎ1〜ＤｉｎNより
入力されたＮ個の複数局からのデータは、それぞれ、局
別に接続されているフレーム同期回路１1〜１Nにより受
信され、それぞれデータのフレーム同期がとられる。フ
レーム同期回路１1〜１Nは、受信したデータのフレーム
同期がとれると、バッファメモリ２1〜２Nと遅延制御回
路３へフレーム同期がとれたことを示す信号を送出す
る。バッファメモリ回路２1〜２Nはフレーム同期回路１
1〜１Nからフレーム同期がとれた信号を受信すると、バ
ッファメモリの先頭アドレスに受信データをフレームの
先頭から書き込み始める。遅延制御回路３は、フレーム
同期回路１1〜１Nよりフレーム同期がとれた信号を受信
すると、Ｎ個の局のうちで最初にフレーム同期がとれた
局を基準として、ｔ時間経過したらフレーム同期がとれ
ている局のバッファメモリ回路２1〜２Nに読み出し開始
信号を出力し、バッファメモリ回路２1〜２Nに書き込ま
れているデータを先頭アドレスより読み出し始める。フ
レーム同期がとれている局はバッファメモリ回路の先頭
番地にフレームの先頭から書きこまれているので読み出
されたデータはフレーム位相が一致している。ここでｔ
時間は、Ｎ個の局の中で伝送遅延時間の差が最大となる
局間の伝送遅延時間差であり、この時間は、伝送遅延時
間が一番短い局の伝送遅延時間をＴｍｉｎ、一番長い局
の伝送遅延時間をＴｍａｘとするとｔ＝Ｔｍａｘ−Ｔｍ
ｉｎで与えられる。最初にフレーム同期がとれた局は、
伝送遅延が一番短い局とは限らず、他の局のフレームの
位置は、最初にフレーム同期がとれた局のフレームの位
置から±ｔ時間以内にフレームが存在することになる。
基準となった局（この局の伝送遅延時間Ｔｂ）より伝送
遅延時間が短い局（この局の伝送遅延時間Ｔｓ≦Ｔｂ）
は、ｔ＋Ｔｂ−Ｔｓ時間分のデータがバッファメモリ回
路２1〜２Nに蓄えられてから読み出される。基準となっ
た局より伝送遅延時間が長い局（この局の伝送遅延時間
Ｔ１≧Ｔｂ）は、ｔ＋Ｔｂ−Ｔｌ 時間分のデータがバ
ッファメモリ回路に蓄えられてから読み出される。ここ
で ｔ≦ｔ＋Ｔｂ−Ｔｓ≦２ｔ、０≦ｔ＋Ｔｂ−Ｔ１≦
ｔであり、バッファメモリ回路２1〜２Nは、２ｔ時間分
のデータを記憶できる容量を持つため、オーバーフロー
およびアンダーフローをおこさずに読み出しができる。
入力されたＮ個の複数局からのデータは、それぞれ、局
別に接続されているフレーム同期回路１1〜１Nにより受
信され、それぞれデータのフレーム同期がとられる。フ
レーム同期回路１1〜１Nは、受信したデータのフレーム
同期がとれると、バッファメモリ２1〜２Nと遅延制御回
路３へフレーム同期がとれたことを示す信号を送出す
る。バッファメモリ回路２1〜２Nはフレーム同期回路１
1〜１Nからフレーム同期がとれた信号を受信すると、バ
ッファメモリの先頭アドレスに受信データをフレームの
先頭から書き込み始める。遅延制御回路３は、フレーム
同期回路１1〜１Nよりフレーム同期がとれた信号を受信
すると、Ｎ個の局のうちで最初にフレーム同期がとれた
局を基準として、ｔ時間経過したらフレーム同期がとれ
ている局のバッファメモリ回路２1〜２Nに読み出し開始
信号を出力し、バッファメモリ回路２1〜２Nに書き込ま
れているデータを先頭アドレスより読み出し始める。フ
レーム同期がとれている局はバッファメモリ回路の先頭
番地にフレームの先頭から書きこまれているので読み出
されたデータはフレーム位相が一致している。ここでｔ
時間は、Ｎ個の局の中で伝送遅延時間の差が最大となる
局間の伝送遅延時間差であり、この時間は、伝送遅延時
間が一番短い局の伝送遅延時間をＴｍｉｎ、一番長い局
の伝送遅延時間をＴｍａｘとするとｔ＝Ｔｍａｘ−Ｔｍ
ｉｎで与えられる。最初にフレーム同期がとれた局は、
伝送遅延が一番短い局とは限らず、他の局のフレームの
位置は、最初にフレーム同期がとれた局のフレームの位
置から±ｔ時間以内にフレームが存在することになる。
基準となった局（この局の伝送遅延時間Ｔｂ）より伝送
遅延時間が短い局（この局の伝送遅延時間Ｔｓ≦Ｔｂ）
は、ｔ＋Ｔｂ−Ｔｓ時間分のデータがバッファメモリ回
路２1〜２Nに蓄えられてから読み出される。基準となっ
た局より伝送遅延時間が長い局（この局の伝送遅延時間
Ｔ１≧Ｔｂ）は、ｔ＋Ｔｂ−Ｔｌ 時間分のデータがバ
ッファメモリ回路に蓄えられてから読み出される。ここ
で ｔ≦ｔ＋Ｔｂ−Ｔｓ≦２ｔ、０≦ｔ＋Ｔｂ−Ｔ１≦
ｔであり、バッファメモリ回路２1〜２Nは、２ｔ時間分
のデータを記憶できる容量を持つため、オーバーフロー
およびアンダーフローをおこさずに読み出しができる。
【００１０】本方法では、全ての局の同期がとれなくて
も、同期がとれた局から上述の制御によりデータを読み
出していくため全ての局が同期がとれている必要はな
い。また、後から同期がとれた局は同期がとれた時点で
基準となった局にタイミングをあわせて出力できるよう
に遅延制御回路３より読み出し開始信号を出力する。
も、同期がとれた局から上述の制御によりデータを読み
出していくため全ての局が同期がとれている必要はな
い。また、後から同期がとれた局は同期がとれた時点で
基準となった局にタイミングをあわせて出力できるよう
に遅延制御回路３より読み出し開始信号を出力する。
【００１１】基準とした局が同期外れになった場合で
も、遅延制御回路３は、同期外れとなる前のタイミング
を記憶しておき、そのタイミングで動作させるため基準
となった局が同期外れとなっても、その他の局に影響を
与えることはない。
も、遅延制御回路３は、同期外れとなる前のタイミング
を記憶しておき、そのタイミングで動作させるため基準
となった局が同期外れとなっても、その他の局に影響を
与えることはない。
【００１２】全ての局が同期はずれになった時に、遅延
制御回路３は、読み出しタイミングをリセットし、最初
にフレーム同期がとれた局を基準として、上述した動作
を繰り返す。
制御回路３は、読み出しタイミングをリセットし、最初
にフレーム同期がとれた局を基準として、上述した動作
を繰り返す。
【００１３】
【発明の効果】以上説明したように本発明による伝送遅
延吸収制御方法は、Ｎ個の局の内の任意の２局以上がフ
レーム同期がとれていれば、同期がとれている局のデー
タのフレーム位相を一致させてデータを出力することが
できるので従来の方式のように予め決められた基準局の
状態に左右されることなく伝送遅延吸収制御ができる効
果がある。
延吸収制御方法は、Ｎ個の局の内の任意の２局以上がフ
レーム同期がとれていれば、同期がとれている局のデー
タのフレーム位相を一致させてデータを出力することが
できるので従来の方式のように予め決められた基準局の
状態に左右されることなく伝送遅延吸収制御ができる効
果がある。
【図１】本発明の伝送遅延吸収制御方法が適用された伝
送遅延吸収制御装置の一実施例を示す回路構成図であ
る。
送遅延吸収制御装置の一実施例を示す回路構成図であ
る。
１1〜１N フレーム同期回路 ２1〜２N バッファメモリ回路 ３ 遅延吸収制御回路
フロントページの続き (72)発明者 上松 仁 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内
Claims (2)
- 【請求項１】 Ｎ個の複数局からフレーム信号を含むデ
ータをセンタ局に送信し、センタ局が伝送路の距離差に
より生ずる伝送遅延を吸収し前記Ｎ個の複数局からのデ
ータのフレーム信号を一致させて出力するシステムに置
ける伝送遅延吸収制御方法において、 センタ局で受信したデータフレームの中で最初にフレー
ム同期がとれた局を基準局として設定するステップ
と、、 該フレーム同期がとれた局、およびその後同期がとれた
局のデータをフレームを一致させて出力するステップ
と、 前記基準となった局がフレーム同期外れとなっても、基
準局がフレーム同期がとれていたタイミングを保持する
ステップと、 全ての局のデータをフレーム同期がはずれない限りフレ
ーム同期がとれている局毎のフレーム位相を一致させて
データを出力することを特徴とする伝送遅延吸収制御方
法。 - 【請求項２】 Ｎ個の複数局からのデータのフレーム同
期をとるＮ個のフレーム同期回路と、 Ｎ個の局のなかで伝送遅延時間の差が最大となる局間の
伝送遅延時間差の２倍の時間分のデータを記憶できる容
量を持ち、対応するＮ個の各局にそれぞれ接続されたＮ
個のバッファメモリ回路と、 前記Ｎ個のフレーム同期回路からのＮ本のフレーム同期
情報信号により前記Ｎ個のバッファメモリ回路に記憶さ
れたデータの読み出しを請求項１記載の伝送遅延吸収制
御方法により制御する遅延制御回路とにより構成される
ことを特徴とする伝送遅延吸収制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8200061A JPH1051432A (ja) | 1996-07-30 | 1996-07-30 | 伝送遅延吸収制御方法とその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8200061A JPH1051432A (ja) | 1996-07-30 | 1996-07-30 | 伝送遅延吸収制御方法とその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1051432A true JPH1051432A (ja) | 1998-02-20 |
Family
ID=16418196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8200061A Pending JPH1051432A (ja) | 1996-07-30 | 1996-07-30 | 伝送遅延吸収制御方法とその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1051432A (ja) |
-
1996
- 1996-07-30 JP JP8200061A patent/JPH1051432A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3671720B1 (en) | Real-time on-chip data transfer system | |
| JP3185863B2 (ja) | データ多重化方法および装置 | |
| US7248663B2 (en) | Apparatus and method for transforming data transmission speed | |
| JPS5915582B2 (ja) | デイジタル位相同期方式 | |
| JP3425842B2 (ja) | 伝送遅延吸収制御方法および装置 | |
| JPS619059A (ja) | 再生中継装置 | |
| JPH0669937A (ja) | ループ型伝送路における遅延時間差補正方法および装置 | |
| JP2675154B2 (ja) | 同報通信方法 | |
| JPS6144426B2 (ja) | ||
| JPH0522266A (ja) | 同期変換装置 | |
| JP2697460B2 (ja) | クロック乗換回路 | |
| JP2644558B2 (ja) | 通信装置の試験装置および試験方法 | |
| JP2919212B2 (ja) | セルシーケンス同期回路の遅延減少方式 | |
| JPS6331244A (ja) | ル−プ伝送装置 | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| JP2005286845A (ja) | 複数機器同期稼働システム | |
| JPH03255742A (ja) | 伝送中継装置 | |
| JP2672737B2 (ja) | マルチフレーム同期回路の制御方法 | |
| JPH0481149A (ja) | パケット組立方法およびパケット組立装置 | |
| JPS59224944A (ja) | デ−タ転送方式 | |
| JPH0669943A (ja) | ループ型ネットワークシステム | |
| JPH0650850B2 (ja) | 異速度時分割多重伝送路間デ−タ伝送方法 | |
| JPH0650851B2 (ja) | フレームアライナー | |
| JPS63246044A (ja) | デ−タ多重化方式 | |
| JPH04156022A (ja) | フレーム位相同期回路 |