JPH1051434A - 微分回路 - Google Patents

微分回路

Info

Publication number
JPH1051434A
JPH1051434A JP8204959A JP20495996A JPH1051434A JP H1051434 A JPH1051434 A JP H1051434A JP 8204959 A JP8204959 A JP 8204959A JP 20495996 A JP20495996 A JP 20495996A JP H1051434 A JPH1051434 A JP H1051434A
Authority
JP
Japan
Prior art keywords
signal
differential
output
inverted signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8204959A
Other languages
English (en)
Inventor
Kazuo Tanaka
和夫 田中
Hideaki Sato
秀暁 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8204959A priority Critical patent/JPH1051434A/ja
Publication of JPH1051434A publication Critical patent/JPH1051434A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】 【課題】 差動型入力バッファの出力インピーダンスと
固定遅延回路の出力インピーダンスとの不整合により生
じる不要共振周波数を除去し、整流回路によって生成さ
れるクロック波形の歪みをなくして伝送装置の受信特性
劣化を防止すること。 【解決手段】 差動型入力バッファ２と遅延回路４と差
動型出力バッファ３とを備えてなる微分回路において、
遅延回路４の遅延線路長を入力信号の周波数に対して差
動型入力バッファ２のインピーダンスと遅延回路４のイ
ンピーダンスとの不整合により生じる不要共振周波数が
近づかないように設定し、差動型出力バッファ３の出力
側に共振周波数を除去するローパスフィルタ７ａ，７ｂ
を設け、ローパスフィルタの出力側にローパスフィルタ
７ａ，７ｂの出力信号を整流して、クロック成分の整流
信号を生成する整流回路５を設け、ローパスフィルタ７
ａ，７ｂの出力側と整流回路５との間に信号の反射を防
止する差動型整合バッファ８を設けてなるものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は例えば光伝送システ
ムの光通信器及び光受信器等において、基準クロック信
号を２逓倍する逓倍器や、入力データからクロック成分
を抽出するタイミング抽出回路等に用いられる微分回路
に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献；1991年電子情報通信学会秋季大会予稿Ｃ-418、菊
池博行、石原昇、佐野栄一、赤沢幸雄、山根康朗、「10
Ｇ b/s GaAs-MESFET タイミング抽出ＩＣ」、P.5-132 一般に、光伝送システムでは、光伝送路の片端に光送信
端局を設け、伝送速度の低い複数の回線を時分割多重化
し、より高い伝送速度の光信号を光伝送路に送出する。
この時分割多重化は、通常、光送信端局装置に供給され
る基準クロック信号を、光伝送路に送出する光信号の伝
送速度のクロック信号に対応して逓倍されたクロック信
号を基準として行われる。クロック信号を逓倍するため
には、前記基準クロック信号の微分波形を生成し、該微
分波形を整流する必要がある。
【０００３】又、光受信器において入力データ信号の論
理レベルやジッタを識別再生する場合、通常、等化され
たデータ信号を所定のクロック信号によってラッチする
ことにより行われる。前記入力データ信号がＲＺ（Retu
rn to Zero）符号のようにクロック成分を持つ信号であ
れば、フィルタを通すことにより容易にクロック成分を
抽出することができる。しかし、最近では、前記入力デ
ータ信号の符号形式はＮＲＺ（Non Return toZero ）符
号に標準化される方向にあり、クロック成分を抽出する
ためには、この入力データ信号を微分する回路が必要に
なる。例えば、従来の光受信器、特にGb/s程度の高速に
動作する光受信器では、前記文献に記載されているよう
な微分回路を採用している。
【０００４】図５は従来の微分回路の構成を示すブロッ
ク図、図６は図５の動作を説明するためのタイムチャー
トであり、縦軸に電圧、横軸に時間がとられている。図
７は従来の微分回路のクロック周波数と不要共振周波数
の関係を示すグラフで、縦軸にｄＢｍ（出力パワー）及
びｄＢ（フィルタゲイン）、横軸にｆ（周波数）がとら
れている。この微分回路は、差動型入力バッファ２、差
動型入力バッファ３、固定遅延回路４から構成されてい
る。入力端子１ａは差動型入力バッファ２の非反転入力
端子に接続されている。入力端子１ｂは差動型入力バッ
ファ２の反転入力端子に接続されている。この差動型入
力バッファ２は、入力信号Ｓ１の非反転信号Ｓ１と反転
信号Ｓ１１とを生成する機能を有している。
【０００５】差動型入力バッファ２の非反転出力端子は
差動型入力バッファ３の非反転入力端子に接続されると
共に、固定遅延回路４を介して差動型出力バッファ３の
反転入力端子に接続されている。また、差動型入力バッ
ファ２の反転出力端子は差動型入力バッファ３の反転入
力端子に接続されると共に、固定遅延回路４を介して差
動型出力バッファ３の非反転入力端子に接続されてい
る。差動型出力バッファ３は、固定遅延回路４によりそ
れぞれ生成された微分波形の信号をそれぞれ整流回路５
へ伝播する機能を有している。固定遅延回路４は、遅延
時間τの伝送線路で構成されている。差動型出力バッフ
ァ３の出力端子はそれぞれ整流回路５の入力端子に接続
され、整流回路５の出力端子はそれぞれ出力端子６ａ、
６ｂに接続されている。
【０００６】図６を参照しつつ図５の動作を説明する。
入力端子１ａ、１ｂから差動型入力バッファ２の入力端
子に図５に示す信号Ｓ１のような波形の信号が入力され
ると、差動型入力バッファ２の非反転出力端子から信号
Ｓ１が出力されて固定遅延回路４の一端に入力され、差
動型入力バッファ２の反転出力端子から信号Ｓ１の反転
信号Ｓ１１が出力されて固定遅延回路４の他端に入力さ
れる。固定遅延回路４の遅延時間をτとすると、固定遅
延回路４は、パルス幅Ｔ0 を有する信号Ｓ１と反転信号
Ｓ１１が該固定遅延回路４自身を通過して伝播時間をτ
遅延させられた反転信号Ｓ２とを合成した微分信号Ｓ３
を生成すると共に、パルス幅Ｔ0 を有する反転信号Ｓ１
１と信号Ｓ１が該固定遅延回路４自身を通過して伝播時
間をτ遅延させられた反転信号Ｓ１２とを合成した微分
信号Ｓ１３を生成するする。そして、差動型出力バッフ
ァ３の非反転入力端子には信号Ｓ３が入力され、反転入
力端子には信号Ｓ１３が入力される。
【０００７】更に、整流回路５で微分波形Ｓ３を整流す
ることにより、図６の信号Ｓ４のような波形が得られ、
クロック成分Ａ１が生成され、出力端子６ａからクロッ
ク成分Ａ１が出力される。また、整流回路５で微分波形
Ｓ１３を整流することにより、図６の信号Ｓ１４のよう
な波形が得られ、クロック成分Ａ２が生成され、出力端
子６ａからクロック成分Ａ２が出力される。上記整流波
形をフーリエ変換することにより、生成されるクロック
成分Ａは、遅延時間τと１ｂｉｔ周期に相当するパルス
幅Ｔ0 とで、次の（１）式の関係で表される。
【０００８】
【数１】
【０００９】従って、次の（２）式の条件で遅延時間τ
を設計すれば、最大クロック成分が得られる。 τ＝Ｔ0 ／２ ・・・・・（２）
【００１０】
【発明が解決しようとする課題】上記のような従来の微
分回路は固定遅延回路４を差動型入力バッファ２の出力
と差動型入力バッファ３の入力間に挿入することによ
り、微分動作を実現しているが、これは差動型入力バッ
ファ２の出力インピーダンスと固定遅延回路４の入力イ
ンピーダンスの整合がなされていることが前提となる。
現実にはＩＣ化してある差動型入力バッファ２の出力イ
ンピーダンスはそれに内蔵される能動素子、例えばＦＥ
Ｔの出力インピーダンスと付加抵抗及びピーキング用イ
ンダクタ及び配線等により決定され、また固定遅延回路
４の入出力インピーダンスは例えば、ストリップライン
を考えると、基板の誘電率及びライン幅等の製造精度に
より決定されるため、設計値からのずれはさけられな
い。
【００１１】さらに、固定遅延回路４を差動型入力バッ
ファ２の出力と差動型入力バッファ３の入力間に挿入
し、電気的接合をはかるためにはワイヤボンディング等
の接続技術が必要になるが、このワイヤボンディングを
行うために必要なＩＣ出力パッドはキャパシタンスとし
て見えてくるので、差動型入力バッファ２の出力インピ
ーダンスにも影響を与えることが考えられる。インピー
ダンス不整合があると、この不整合間での折り返しによ
る元波形への影響や共振の影響が生じてしまう。特に、
共振の影響は後段で整流し、クロック成分を得るために
従来の微分回路を用いた場合、他の不要共振周波数成分
が存在すると、クロック波形に歪みを生じてしまい、伝
送装置の受信特性劣化の原因となる。というのは、不要
共振周波数成分は後段のフィルタで除去する装置構成を
とっているが、図７のグラフに示すように不要共振周波
数ｆ1 がクロック周波数ｆ0に近すぎると、ローパスフ
ィルタでも除去しきれなくなるという問題があった。
【００１２】
【課題を解決するための手段】本発明に係る微分回路
は、ＮＲＺの符号で構成された入力信号の非反転信号と
反転信号とを生成し、かつ該非反転信号及び反転信号を
それぞれ伝播する差動型入力バッファと、一方の端子か
ら入力された前記非反転信号と、他方の端子から入力さ
れ、通過させられて伝播時間を遅延させられた前記反転
信号とを合成することにより第１の微分波形を生成する
と共に、前記他方の端子から入力された前記反転信号
と、前記一方の端子から入力され、通過させられて伝播
時間を遅延させられた前記非反転信号とを合成すること
により第２の微分波形を生成する遅延回路と、前記遅延
回路により生成された前記第１及び第２の微分波形を出
力端子に伝播する差動型出力バッファとを備えてなる微
分回路において、前記遅延回路の遅延線路長を入力信号
の周波数に対して差動型入力バッファのインピーダンス
と遅延回路のインピーダンスとの不整合により生じる不
要共振周波数が近づかないように設定し、前記差動型出
力バッファの出力側に不要共振周波数を除去するローパ
スフィルタを設け、前記ローパスフィルタの出力側に該
ローパスフィルタの出力信号を整流して、クロック成分
の整流信号を生成する整流回路を設け、前記ローパスフ
ィルタの出力側と前記整流回路との間に信号の反射を防
止する差動型整合バッファを設けたものである。
【００１３】本発明においては、遅延回路の遅延線路長
を入力信号の周波数に対して差動型入力バッファのイン
ピーダンスと遅延回路のインピーダンスとの不整合によ
り生じる不要共振周波数が近づかないように設定し、差
動型出力バッファの出力側に不要共振周波数を除去する
ローパスフィルタを設け、ローパスフィルタの出力側に
該ローパスフィルタの出力信号を整流して、クロック成
分の整流信号を生成する整流回路を設け、ローパスフィ
ルタの出力側と整流回路との間に信号の反射を防止する
差動型整合バッファを設けたから、差動型出力バッファ
から出力される本来の出力信号の周波数とインピーダン
スとの不整合により生じる不要共振周波数がローパスフ
ィルタで除去できるほど離されることとなり、差動型出
力バッファの出力側に設けたローパスフィルタによって
インピーダンスとの不整合により生じる不要共振周波数
を除去することができることになり、整流回路によって
生成されるクロック波形が歪みを生じることがなくな
る。
【００１４】
【発明の実施の形態】
実施の形態１ 図１は本発明の実施の形態１に係る微分回路の構成を示
すブロック図、図２は同微分回路のクロック周波数と不
要共振周波数との関係を示すグラフで、縦軸にｄＢｍ
（出力パワー）及びｄＢ（フィルタゲイン）、横軸にｆ
（周波数）がとられている。図において、従来例と同一
の構成は同一符号を付して重複した構成の説明を省略す
る。７ａ、７ｂは差動型出力バッファ３の出力端子側に
設けたローパスフィルタ、８は入力側がローパスフィル
タ７ａ、７ｂの出力側に接続され、出力側が整流回路５
の入力側に接続された差動型整合バッファである。この
実施の形態１では、図２のグラフに示すように固定遅延
回路４の遅延線路長を入力信号の周波数ｆ0 に対して差
動型入力バッファ２のインピーダンスと固定遅延回路４
のインピーダンスとの不整合により生じる不要共振周波
数ｆ1 が近づかないように設定する。このような設定が
できるのは、不要共振周波数ｆ１が次の（３）式で求め
られるからである。
【００１５】
【数２】
【００１６】上記式において、ｎは共振モード、Ｃ0 は
光速、ｌは遅延線路長、εr は遅延線の基板の比誘電率
である。即ち、本来の出力信号の周波数は分かってお
り、ローパスフィルタ７ａ、７ｂで除去できるほど離さ
れる不要共振周波数が分かれば、上記式より計算により
固定遅延回路４の遅延線路長ｌが求まるからである。そ
して、差動型出力バッファ３と整流回路５との間に不要
共振周波数を除去するローパスフィルタ７ａ、７ｂを設
けたから、インピーダンスとの不整合により生じる不要
共振周波数ｆ１を除去することができることになり、整
流回路５によって生成されるクロック波形が歪みを生じ
ることがなくなり、伝送装置の受信特性劣化が防止され
る。なお、差動型整合バッファ８はローパスフィルタ７
ａ、７ｂと整流回路５との間に生じる信号の反射を防止
するために必要なものである。
【００１７】実施の形態２ 図３は本発明の実施の形態２に係る微分回路の構成を示
すブロック図である。図において、本発明の実施の形態
１と同一の構成は同一符号を付して重複した構成の説明
を省略する。この実施の形態２は、実施の形態１と異な
り、整流回路５の出力側に共振周波数を除去するローパ
スフィルタ７ａ、７ｂを設けたものである。また、固定
遅延回路４の遅延線路長を入力信号の周波数に対して差
動型入力バッファ２のインピーダンスと固定遅延回路４
のインピーダンスとの不整合により生じる不要共振周波
数が近づかないように設定することは同じである。
【００１８】なお、この実施の形態２では、不要共振周
波数とそれに一番接近するクロックのもとになる周波数
の２倍の周波数とが近かずかないように遅延回路４の遅
延線路長を設定し、不要共振周波数を整流回路５の出力
側に設けたローパスフィルタ７ａ、７ｂで除去する。こ
のようにしたのは、差動型入力バッファ２の出力間に遅
延回路４を挿入することによって得られる微分信号で、
クロック（周波数Ｆ0 ）のもとになる周波数成分をＦ1
＝Ｆ0/2 、差動型入力バッファ２と遅延回路４のインピ
ーダンス不整合により生じる不要共振成分をＦ2 ＝Ｆ0
＋δＦとすると、整流回路５の非線形性により、Ｆ1 及
びＦ2 とそれらのそれぞれ２倍、３倍・・・の周波数成
分がそのまま透過してしまうが、この中で、２倍以上の
高次の成分については、その大きさは十分小さくなると
考えられるので、無視することができる。従って、整流
回路５の出力には、Ｆ1 ＝Ｆ0/2 、Ｆ2 ＝Ｆ0 ＋δＦ、
Ｆ3 ＝２＊Ｆ1 ＝Ｆ0 、Ｆ4 ＝２＊Ｆ2 ＝２＊Ｆ0 ＋２
＊δＦの成分が現れることになる。そして、一般に電気
回路では入力周波数が低い場合の出力側への漏れは僅か
であり、入力周波数が高くなる程、出力に漏れる成分が
大きくなるので、ここでさらにＦ1 成分を小さいとする
と、Ｆ2 ＝Ｆ0 ＋δＦ、Ｆ3 ＝２＊Ｆ1 ＝Ｆ0 、Ｆ4 ＝
２＊Ｆ2 ＝２＊Ｆ0 ＋２＊δＦの成分が主要な成分とな
るが、周波数差が一番接近するのは、不要共振周波数Ｆ
2 とクロックのもとになる周波数成分の２倍の周波数成
分Ｆ3 ということになるからである。
【００１９】この実施の形態２では、インピーダンスと
の不整合により生じる不要共振周波数を整流回路５の整
流後にローパスフィルタ７ａ、７ｂをによって除去する
ため、整流回路５によって生成されるクロック波形が歪
みを生じることがなくなり、伝送装置の受信特性劣化が
防止される。また、この実施の形態２では、整流回路５
の出力側に共振周波数を除去するローパスフィルタ７
ａ、７ｂを設けているため、信号の反射の問題もなく、
本発明の実施の形態１の場合に設けていた差動型整合バ
ッファ８が不要となる。差動型入力バッファ２から整流
回路５までを１つにまとめたＩＣ化には、ＬＣ回路から
なるローパスフィルタ７ａ、７ｂのインダクタやキャパ
シタ値に限度があることや、面積的な問題、作製精度
（誤差）、歩留まり等の問題があるが、バッファの数が
１つ減ることにより、これらの問題が軽減され、ＩＣ化
が実施の形態１の場合に比べてし易くなるものである。
【００２０】実施の形態３ 図４は本発明の実施の形態３に係る微分回路の構成を示
すブロック図である。図において、本発明の実施の形態
１と同一の構成は同一符号を付して重複した構成の説明
を省略する。この実施の形態３は、実施の形態１と異な
り、整流回路５の出力側に整流信号のクロック成分のみ
を取り出す共振Ｑ値の高い共振フィルタ９を設けたもの
である。また、固定遅延回路４の遅延線路長を入力信号
の周波数に対して差動型入力バッファ２のインピーダン
スと固定遅延回路４のインピーダンスとの不整合により
生じる不要共振周波数が近づかないように設定すること
は同じである。この実施の形態３では、整流回路５の出
力側に設けた共振フィルタ９によって本来の出力信号の
周波数の高域成分のみを取り出すようにしたので、イン
ピーダンスとの不整合により生じる不要共振周波数を除
去するとともにクロック周波数以外の低域成分（雑音）
も除去することができることになり、整流回路５によっ
て生成されるクロック波形が歪みをより一層生じること
がなくなり、伝送装置の受信特性劣化がより一層防止さ
れる。
【００２１】
【発明の効果】以上のように本発明の請求項１によれ
ば、遅延回路の遅延線路長を入力信号の周波数に対して
差動型入力バッファのインピーダンスと遅延回路のイン
ピーダンスとの不整合により生じる不要共振周波数が近
づかないように設定し、差動型出力バッファの出力側に
共振周波数を除去するローパスフィルタを設け、ローパ
スフィルタの出力側に該ローパスフィルタの出力信号を
整流して、クロック成分の整流信号を生成する整流回路
を設け、ローパスフィルタの出力側と整流回路との間に
信号の反射を防止する差動型整合バッファを設けたの
で、差動型出力バッファから出力される本来の出力信号
の周波数とインピーダンスとの不整合により生じる不要
共振周波数がローパスフィルタで除去できるほど離され
ることとなり、差動型出力バッファと整流回路との間に
設けたローパスフィルタによってインピーダンスとの不
整合により生じる不要共振周波数を除去することができ
ることになり、整流回路によって生成されるクロック波
形が歪みを生じることがなくなり、伝送装置の受信特性
劣化が防止されるという効果を有する。
【００２２】また、本発明の請求項２によれば、遅延回
路の遅延線路長を入力信号の周波数の２倍の周波数に対
して差動型入力バッファのインピーダンスと遅延回路の
インピーダンスとの不整合により生じる不要共振周波数
が近づかないように設定し、差動型出力バッファの出力
信号を整流して、クロック成分の整流信号を生成する整
流回路を設け、整流回路の出力側に不要共振周波数を除
去するローパスフィルタを設けたので、差動型出力バッ
ファから出力される本来の出力信号の周波数とインピー
ダンスとの不整合により生じる不要共振周波数がローパ
スフィルタで除去できるほど離されることとなり、差動
型出力バッファと整流回路との間に設けたローパスフィ
ルタによってインピーダンスとの不整合により生じる不
要共振周波数を除去することができることになり、整流
回路によって生成されるクロック波形が歪みを生じるこ
とがなくなり、伝送装置の受信特性劣化が防止されると
いう効果を有する。また、整流回路の出力側に不要共振
周波数を除去するローパスフィルタを設けたので、信号
の反射の問題もなく、本発明の請求項１の場合に設けて
いた差動型整合バッファが不要となってバッファの数が
１つ減り、差動型入力バッファから整流回路までを１つ
にまとめたＩＣ化がし易くなるという効果を有する。
【００２３】さらに、本発明の請求項３によれば、遅延
回路の遅延線路長を入力信号の周波数に対して差動型入
力バッファのインピーダンスと遅延回路のインピーダン
スとの不整合により生じる不要共振周波数が近づかない
ように設定し、差動型出力バッファの出力信号を整流し
て、クロック成分の整流信号を生成する整流回路を設
け、整流回路の出力側に整流信号のクロック成分のみを
取り出す共振Ｑ値の高い共振フィルタを設けたので、差
動型出力バッファから出力される本来の出力信号の周波
数とインピーダンスとの不整合により生じる不要共振周
波数が共振フィルタで除去できるほど離されることとな
り、整流回路の出力側に設けた共振フィルタによって本
来の出力信号の周波数の高域成分のみを取り出し、イン
ピーダンスとの不整合により生じる不要共振周波数を除
去するとともにクロック周波数以外の低域成分も除去す
ることができることになり、整流回路によって生成され
るクロック波形が歪みをより一層生じることがなくな
り、伝送装置の受信特性劣化がより一層防止されるとい
う効果を有する。
【図面の簡単な説明】
【図１】図１は本発明の実施の形態１に係る微分回路の
構成を示すブロック図である。
【図２】図２は同微分回路のクロック周波数と不要共振
周波数との関係を示すグラフである。
【図３】図３は本発明の実施の形態２に係る微分回路の
構成を示すブロック図である。
【図４】図４は本発明の実施の形態３に係る微分回路の
構成を示すブロック図である。
【図５】図５は従来の微分回路の構成を示すブロック図
である。
【図６】図６は図５の動作を説明するためのタイムチャ
ートである。
【図７】図７は従来例の微分回路のクロック周波数と不
要共振周波数との関係を示すグラフである。
【符号の説明】
１ａ 入力端子 １ｂ 入力端子 ２ 差動型入力バッファ ３ 差動型出力バッファ ４ 固定遅延回路 ５ 整流回路 ６ａ 出力端子 ６ｂ 出力端子 ７ａ ローパスフィルタ ７ｂ ローパスフィルタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/06 Ｈ０４Ｌ 7/00 25/49

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＮＲＺの符号で構成された入力信号の非
    反転信号と反転信号とを生成し、かつ該非反転信号及び
    反転信号をそれぞれ伝播する差動型入力バッファと、一
    方の端子から入力された前記非反転信号と、他方の端子
    から入力され、通過させられて伝播時間を遅延させられ
    た前記反転信号とを合成することにより第１の微分波形
    を生成すると共に、前記他方の端子から入力された前記
    反転信号と、前記一方の端子から入力され、通過させら
    れて伝播時間を遅延させられた前記非反転信号とを合成
    することにより第２の微分波形を生成する遅延回路と、
    前記遅延回路により生成された前記第１及び第２の微分
    波形を出力端子に伝播する差動型出力バッファとを備え
    てなる微分回路において、 前記遅延回路の遅延線路長を入力信号の周波数に対して
    差動型入力バッファのインピーダンスと遅延回路のイン
    ピーダンスとの不整合によりより生じる不要共振周波数
    が近づかないように設定し、 前記差動型出力バッファの出力側に不要共振周波数を除
    去するローパスフィルタを設け、 前記ローパスフィルタの出力側に該ローパスフィルタの
    出力信号を整流して、クロック成分の整流信号を生成す
    る整流回路を設け、 前記ローパスフィルタの出力側と前記整流回路との間に
    信号の反射を防止する差動型整合バッファを設けたこと
    を特徴とする微分回路。
  2. 【請求項２】 ＮＲＺの符号で構成された入力信号の非
    反転信号と反転信号とを生成し、かつ該非反転信号及び
    反転信号をそれぞれ伝播する差動型入力バッファと、一
    方の端子から入力された前記非反転信号と、他方の端子
    から入力され、通過させられて伝播時間を遅延させられ
    た前記反転信号とを合成することにより第１の微分波形
    を生成すると共に、前記他方の端子から入力された前記
    反転信号と、前記一方の端子から入力され、通過させら
    れて伝播時間を遅延させられた前記非反転信号とを合成
    することにより第２の微分波形を生成する遅延回路と、
    前記遅延回路により生成された前記第１及び第２の微分
    波形を出力端子に伝播する差動型出力バッファとを備え
    てなる微分回路において、 前記遅延回路の遅延線路長を入力信号の周波数の２倍の
    周波数に対して差動型入力バッファのインピーダンスと
    遅延回路のインピーダンスとの不整合により生じる不要
    共振周波数が近づかないように設定し、 前記差動型出力バッファの出力信号を整流して、クロッ
    ク成分の整流信号を生成する整流回路を設け、 前記整流回路の出力側に不要共振周波数を除去するロー
    パスフィルタを設けたことを特徴とする微分回路。
  3. 【請求項３】 ＮＲＺの符号で構成された入力信号の非
    反転信号と反転信号とを生成し、かつ該非反転信号及び
    反転信号をそれぞれ伝播する差動型入力バッファと、一
    方の端子から入力された前記非反転信号と、他方の端子
    から入力され、通過させられて伝播時間を遅延させられ
    た前記反転信号とを合成することにより第１の微分波形
    を生成すると共に、前記他方の端子から入力された前記
    反転信号と、前記一方の端子から入力され、通過させら
    れて伝播時間を遅延させられた前記非反転信号とを合成
    することにより第２の微分波形を生成する遅延回路と、
    前記遅延回路により生成された前記第１及び第２の微分
    波形を出力端子に伝播する差動型出力バッファとを備え
    てなる微分回路において、 前記遅延回路の遅延線路長を入力信号の周波数に対して
    差動型入力バッファのインピーダンスと遅延回路のイン
    ピーダンスとの不整合により生じる不要共振周波数が近
    づかないように設定し、 前記差動型出力バッファの出力信号を整流して、クロッ
    ク成分の整流信号を生成する整流回路を設け、 前記整流回路の出力側に整流信号のクロック成分のみを
    取り出す共振Ｑ値の高い共振フィルタを設けたことを特
    徴とする微分回路。
JP8204959A 1996-08-02 1996-08-02 微分回路 Pending JPH1051434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8204959A JPH1051434A (ja) 1996-08-02 1996-08-02 微分回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8204959A JPH1051434A (ja) 1996-08-02 1996-08-02 微分回路

Publications (1)

Publication Number Publication Date
JPH1051434A true JPH1051434A (ja) 1998-02-20

Family

ID=16499147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8204959A Pending JPH1051434A (ja) 1996-08-02 1996-08-02 微分回路

Country Status (1)

Country Link
JP (1) JPH1051434A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103760734A (zh) * 2013-08-12 2014-04-30 西南交通大学 基于差分群时延的可重构全光微分器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103760734A (zh) * 2013-08-12 2014-04-30 西南交通大学 基于差分群时延的可重构全光微分器

Similar Documents

Publication Publication Date Title
JP2002204272A (ja) 信号伝送装置および信号伝送システム
US6781481B2 (en) Methods and apparatus for filtering electromagnetic interference from a signal in an input/output port
JPH05244094A (ja) 光伝送装置
EP1492287A1 (en) Receiver
JP5197164B2 (ja) 信号伝送装置
CN110635892A (zh) 基于同步422标准的数据采样系统
JP2674554B2 (ja) 光伝送方法および光伝送装置
JPH1051434A (ja) 微分回路
JPH02111126A (ja) 伝送回路
JP3137167B2 (ja) 送受信装置及び戻り光打ち消し方法
CA2327271A1 (en) Common mode noise reduction in contactless differential bus
CN110750479A (zh) 基于同步422标准的数据采样方法
JP2753110B2 (ja) クロック抽出回路
JP2000188515A (ja) 周波数変調受信回路
JPH06284090A (ja) 光受信器
JPH02196546A (ja) 光通信方法および装置
GB2151884A (en) Timing extraction
JP2001320329A (ja) パルス歪み検出装置、方法及びプログラムを記録した記録媒体
US11711092B2 (en) Method for determining an inverse impulse response of a communication channel
JP3350476B2 (ja) 通信システムの受信回路
JPH07123237B2 (ja) デ−タ伝送用エコ−キヤンセル装置
JP2556168B2 (ja) ディジタル伝送装置
JP2671501B2 (ja) Ｐｃｍ信号受信装置
JPH098788A (ja) 微分回路
JPS63232511A (ja) 表面弾性波フイルタ整合回路