JPH1051816A

JPH1051816A - オンフックトランスミッション機能を備えた交換機におけるアナログ加入者回路

Info

Publication number: JPH1051816A
Application number: JP8198650A
Authority: JP
Inventors: Yuzo Yamamoto; 雄三山本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-07-29
Filing date: 1996-07-29
Publication date: 1998-02-20

Abstract

(57)【要約】【課題】本発明は端末への着信時にオンフック状態でリ
ンガの休止期間に情報データを端末へ送信するオンフッ
クトランスミッション機能を備えた交換機におけるアナ
ログ加入者回路に関し，給電電流を減少させることなく
しかも，ループ検出回路の誤検出を防止することができ
ることを目的とする。【解決手段】アナログ加入者回路は給電回路，ループ検
出回路，リンガ送出回路及び情報データを加入者線へ出
力する回路とを備える。給電回路は，加入者線を構成す
る２つの線へ電源を供給する電源発生回路と電源発生回
路から発生する電源電圧に対しバイアス電圧を供給する
バイアス回路を備え，ループ検出回路はループ有を検出
すると給電回路のバイアス回路をオンにして，ループ無
しを検出すると給電回路のバイアス回路をオフに制御す
るよう構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はオンフックトランス
ミッション機能を備えた交換機におけるアナログ加入者
回路に関する。

【０００２】電話交換機の加入者端末への着信時に端末
装置がオンフック時（送受器が置かれた状態の時）に情
報データ（発信加入者番号等）を送信する方式がオンフ
ックトランスミッション（On-Hook-Transmission: ＯＨ
Ｔ）方式と称される。

【０００３】このオンフックトランスミッション方式の
機能は，主としてＩＳＤＮ等のデジタル加入者回路に対
し適用されていたが，アナログ加入者回路に対しても適
用することが可能になっている。その場合，オンフック
状態の端末に対して情報データ（交流信号）を伝送し
て，正確にオフフックの状態を検出することが望まれて
いる。

【０００４】

【従来の技術】図１９はＯＨＴ方式の説明図である。図
１９のＡ．はオンフックトランスミッション機能を実行
するための接続構成を示し，Ｂ．は加入者回路の信号の
変化を示す図である。

【０００５】図１９のＡ．において，８０はアナログ電
話機等の端末，８１は送受話器が置かれた時オフで，外
されるとオンになるフックスイッチ，８２は端末８０内
に設けられ交流信号の形式で伝送される情報データを受
信する受信端末，８３は受信回路，８４はコンデンサ，
８５加入者線，８６は交換機，８７はアナログの加入者
回路である。

【０００６】図１９のＢ．を参照しながらオンフックト
ランスミッションの動作を説明する。交換機８６におい
て端末８０への着信が発生すると，加入者回路８７から
加入者線８５を介して端末８０へ一定周期でリンガ送出
区間とサイレント区間のサイクルが繰り返す形式でリン
ガ信号（Ｂ．の）が送出される。第１のリンガ送出時
間と第２のリンガ送出時間の間のサイレント期間に，加
入者回路８７にＯＨＴモードを表すＯＨＴ信号（Ｂ．の
）が交換機の制御装置（図示省略）から供給される。
このＯＨＴモードの期間にダウン（下り）ハイウエイＤ
ＨＷから端末８０へ送出すべき発信加入者番号等の情報
データが入力されて，加入者線８５上に交流信号の情報
データ（Ｂ．の）が送出される。この時，端末８０
は，オンフック状態（フックスイッチがオフ）であり，
加入者線の情報データは受信端末８２で交流信号の情報
データを受信して，図示されない表示装置により表示す
る等の動作を行う。

【０００７】上記のＯＨＴ方式を実現する加入者回路を
図２０乃至図２３により説明する。図２０は従来例１の
構成図，図２１は従来例１の動作例を示す図である。図
２０において，９０〜９４は加入者回路（図１９の８
７）を構成する回路であり，９０はリンガ送出回路，９
１は給電回路，９２はループ検出回路，９３は加入者線
の２線とコーデック側の４線の相互変換を行うハイブリ
ッド，９４は加入者線側のアナログ信号と交換機側デジ
タル信号の相互変換を行うコーデックであり，Ａ，Ｂは
２つの加入者線（図１９の８５に対応）である。

【０００８】図２１を用いて従来例１の加入者回路の動
作を説明すると，端末８０がオンフック状態では，図２
１の，の先頭位置に示すように加入者線のＡ線，Ｂ
線には給電回路９１からそれぞれＶＢＢ（−４８Ｖを使
用する場合が多い），Ｇ（グランド電位）が供給されて
いる。この時，ループ検出回路９２はＡ線，Ｂ線の電圧
を検出して，Ｂ線の電圧に対し予め設定されたに示す
スレッショルド電圧（Ｂ線Ｖｔｈ）より低いかを識別
し，Ａ線の電圧に対し予め設定されたで示すスレッシ
ョルド電圧（Ａ線Ｖｔｈ）より高いかを識別する。Ａ
線，Ｂ線の両方についてこの条件が成立するとループ検
出回路９２の出力信号ＬＰとしてループ有り（加入者の
端末でオフフックされて直流ループが形成されたこと）
を表す“Ｌ”を出力する。

【０００９】端末８０への着信時にリンガ信号送出のサ
イレント期間に図２１のに示すようにＯＨＴモード信
号が発生すると，給電回路９１のバイアス回路９１０，
９１１，ループ検出回路９２及びコーデック９４を駆動
する。バイアス回路９１０，９１１はこれにより，Ａ，
Ｂ線にバイアス電圧を発生して，図２１の，に示す
ように電圧が変化する。この状態で図２１のに示す情
報データがＤＨＷから入力されると，予め駆動されたコ
ーデック９４が情報データを復号化し，その出力がハイ
ブリッド９３を介してＡ，Ｂ線に出力すると図２１の
，に示すようなバイアス電圧に重畳した交流信号が
発生して端末８０へ送出される。この時，ＯＨＴモード
信号が供給されたループ検出回路９２では，スレッショ
ルド電圧Ｖｔｈは，に示すように変化させられて，
Ａ線，Ｂ線の電圧がバイアス電圧またはバイアス電圧と
交流信号が印加されても誤ってループ有りと検出するの
を防止している。

【００１０】この従来例１は，ＯＨＴモード復旧時に，
バイアス回路をオフにしてＡ，Ｂ線の電圧レベルを元に
戻すと共にスレッショルド電圧Ｖｔｈも元に戻す必要が
ある。しかし，Ａ，Ｂ線の電圧は時定数を持つため，徐
々に変化し，図２１の〜の波形の中の「Ｘ」で示す
位置において，Ａ，Ｂ線の電圧がスレッショルド電圧Ｖ
ｔｈを越えるために示すように微小時間だけループ検
出回路９２からループ有りを表す誤ＬＰ信号が発生して
しまう。これを防止するには，Ｖｔｈにも時定数を持た
せたり，誤ＬＰ信号をマスクする等の対策を取る必要が
あった。

【００１１】図２２は従来例２の構成図，図２３は従来
例２の動作例を示す図である。図２２において，９０〜
９４は上記従来例１（図２０）の各符号と同様であり説
明を省略する。この従来例２の場合，上記従来例１と異
なる点は給電回路９１内のバイアス回路９１０，９１１
は常時Ａ，Ｂ線にバイアス電圧を加える点でありこれに
より，従来例１のような誤ＬＰ信号の発生を防止してい
る。

【００１２】図２３を用いて従来例２の加入者回路の動
作を説明すると，端末８０がオンフック状態では，図２
３の，の先頭位置に示すように加入者線のＡ線，Ｂ
線には給電回路９１からそれぞれＧ（グランド），ＶＢ
Ｂの電位から電圧ＶＡ，ＶＢだけバイアスが加えられ，
リンガが送出されてそのサイレント区間で図２３のに
示すようにＯＨＴモード信号が発生して，コーデックか
ら交流信号が発生しても，スレッショルド電圧Ｖｔｈは
変化せず，その後で端末８０でオフフックが行われる
と，図２３のに示すようにループ有りの検出信号が発
生する。

【００１３】この従来例２によれば，給電回路のバイア
ス及びループ検出回路のスレッショルド電圧をＯＨＴ信
号で変化させる必要がなく，コーデックを常時パワーオ
ンさせるとＯＨＴ信号が不要となる。

【００１４】

【発明が解決しようとする課題】上記従来例２の構成
（図２２）では，常時バイアス電圧を加えているため，
端末の加入者がオフフック（着信時のリンガに応答した
時及び発信時）した時に給電電流はバイアス電流が無い
時より少なくなる。具体例で説明すると，給電抵抗（給
電回路の内部抵抗）＝２５０Ω×２，ＶＢＢ＝−４８
Ｖ，線路抵抗＝１９００Ω，バイアス電圧＝ＶＢ＋ＶＡ
＝８Ｖの場合，バイアス無しの時の給電電流＝｜VBB ｜/(給電抵抗＋線
路抵抗) ＝48V/(250Ω×２＋1900Ω) ＝20mA（ミリアン
ペア）バイアス有りの時の給電電流＝（｜VBB ｜−バイアス）
/(給電抵抗＋線路抵抗) ＝(48V-8V)/(250 Ω×２＋1900
Ω) ＝16.7mA（ミリアンペア）このようにバイアスを常時かける場合には給電電流が少
なくなると，交換機の回路を正常に動作させるには交換
機と加入者の端末までの線路長を短くすることにより線
路抵抗を少なくする必要があるという問題があった。

【００１５】本発明は給電電流を減少させることなくし
かも，ループ検出回路の誤検出を防止することができる
オンフックトランスミッション機能を備えた交換機にお
ける加入者回路を提供することを目的とする。

【００１６】

【課題を解決するための手段】図１は本発明の原理構成
図である。図１において，１は給電回路，１０ａ，１０
ｂは加入者の端末に接続するＡ線，Ｂ線へ電源を発生す
る電源発生回路，１１ａ，１１ｂはバイアス回路，２は
ループ検出回路，３はハイブリッド回路，４はコーデッ
クである。

【００１７】本発明はループ検出回路２から発生するＬ
Ｐ信号を給電回路１のバイアス回路１１ａ，１１ｂに入
力して，端末（図示せず）がオンフック状態ではループ
検出回路２がオンフックを検出すると，給電回路１のバ
イアス回路１１ａ，１１ｂにバイアスオン信号を送出す
る。バイアス回路１１ａ，１１ｂはこれに応じてバイア
ス電圧を発生し，電源発生回路１０ａ，１０ｂはそれぞ
れバイアス電圧を加えた電源電圧を発生してＡ線，Ｂ線
に供給する。このオンフック状態中に従来と同様にＯＨ
Ｔモードで情報データがコーデック（図示せず）に送出
可能となる。

【００１８】端末がオフフック状態になると，ループ検
出回路２はオフフックを検出し，給電回路１のバイアス
回路１１ａ，１１ｂにバイアスオフ信号を送出する。バ
イアス回路１１ａ，１１ｂはこれに応じてバイアス電圧
の発生を停止し，電源発生回路１０ａ，１０ｂはそれぞ
れバイアス電圧を除いた電源電圧を発生してＡ線，Ｂ線
に供給する。これにより，オフフック状態ではバイアス
電圧が無くなるため，給電電流が減少することがない。

【００１９】

【発明の実施の形態】図２は実施例１の構成図，図３は
実施例１の各部の動作波形の例である。図２において，
１，１０ａ，１０ｂ，１１ａ，１１ｂ，２〜４は上記図
１の同じ符号の各回路に対応し，名称も同じであるため
説明を省略する。また，５は端末を表し，ＯＨＴはオン
フックトランスミッション信号（ＯＨＴ信号という），
ＵＨＷは上り方向の信号を伝送するアッパーハイウェ
イ，ＤＨＷは下り方向の信号を伝送するダウンハイウェ
イ，ＬＰはループ検出回路２の出力信号（ＬＰ信号とい
う）を表す。

【００２０】図３を参照しながら図２の実施例１の動作
を説明する。図３のに示すオンフック（ON-HOOK)状態
では，Ｂ線，Ａ線の電圧は，で示すように電源の電
圧Ｇ，ＶＢＢに対しそれぞれバイアス電圧ＶＢ，ＶＡが
加えられ，ループ検出回路２では電圧の加算回路（また
は電流和回路）２ａによりＡ線，Ｂ線の電圧を加算した
電圧Ｖａｂをスレッショルド電圧Ｖｔｈと比較する比較
回路（ＣＭＰで表示）２ｂからに示すようにループ無
しを表すＬＰ＝“Ｈ”が出力される。

【００２１】端末５側で送受器を上げる等の操作により
に示すオフフック状態になると，ループ検出回路２の
比較回路２ｂからに示すようにループ有りを表すＬＰ
＝“Ｌ”が出力される。この出力信号は制御回路（図示
省略）に送出されると共にバイアス回路１１ａ，１１ｂ
に供給されると，各バイアス回路１１ａ，１１ｂはバイ
アス電圧の発生を停止し，Ｂ線，Ａ線は図３ののオフ
フック状態時の，に示すループ電圧Ｖｂ，Ｖａに変
化する。なお，この時，比較回路２ｂへ供給されるスレ
ッショルド電圧Ｖｔｈもオフフック状態における，
に示すように変化する（ループ検出回路２の出力信号に
より制御される）。このようにして，オンフック状態に
おいてＡ線，Ｂ線へのバイアス供給を行ってＯＨＴモー
ド時の情報データの送出を良好に行い，オンフック状態
ではバイアス電圧の供給を停止することにより給電電流
を低下することがない。

【００２２】次に上記実施例１の構成における問題を図
４，図５を用いて説明する。図４はダイヤルパルス受信
時の問題を示す図である。図２の端末５としてダイヤル
式電話機を使用した場合，オフフックしてダイヤルを回
した時に電話機の内部抵抗がブレーク，メークに対応し
て数十〜数百Ωから０Ωに変化する。図４の例ではダイ
ヤル数字が“３”の場合であり，ダイヤルパルスに応じ
てＡ，Ｂ線間の電圧Ｖａｂが変化して，に示すループ
検出回路の出力電圧によりダイヤルに対応する出力を発
生する。ダイヤルパルスの送出後，電話機の内部抵抗が
０Ωから数十〜数百Ωに戻る時，Ａ，Ｂ線間の電圧Ｖａ
ｂはに示すように一瞬降下する。

【００２３】これは，従来の電話機のダイヤルパルスの
送信回路に設けられたＣポジション回路（各ダイヤルパ
ルスの区間だけオンとなり終了するとオフになる周知の
リレー回路）の動作により発生する。これにより，Ａ，
Ｂ線間電圧のＶａｂが下がるため，ループ検出回路２か
らループ無し（オンフック）を表すＬＰ＝“Ｈ”が短時
間だけ発生し，バイアス回路１１ａ，１１ｂからバイア
ス電圧が発生すると共にスレッショルド電圧Ｖｔｈも変
化する。このような誤ったループ無しを表す誤ＬＰ信号
は，Ｖｔｈを変化させない回路の場合は数μｓ〜数ｍｓ
のパルスでありループ検出回路の疑似パルス吸収回路に
より充分除去できるが，Ｖｔｈが変化する実施例１では
誤ＬＰ信号の時間が数十ｍｓとなり疑似パルス吸収回路
で除去ができない。

【００２４】図５は線間電圧がスレッショルド付近にな
った時の問題を示す図である。実施例１の図２の構成に
おいて，オフフックするとＡ，Ｂ線間の電圧Ｖａｂ＞ス
レッショルド電圧Ｖｔｈになると，ループ検出回路２が
ループ有りを検出して図５のに示すスレッショルド電
圧ｔｈが下がり，図５のに示すＶａｂは給電回路１の
時定数により徐々に下がる。しかし，アンダーシュート
によりＶａｂ＜Ｖｔｈになると，Ｖｔｈが上がりＶａｂ
は徐々に下がる。これを繰り返すことにより発振してし
まい，ループ検出回路２から図５のに示す発振に対応
する出力が発生する。

【００２５】上記図４，図５に示す問題を防止するため
の実施例２を図６に示す。図６は実施例２の構成図，図
７は実施例２の各部の動作波形の例である。図６におい
て，１，２，５は上記実施例１の各符号に対応し，１は
給電回路，２はループ検出回路，５は端末であり，ハイ
ブリッド回路３，コーデック４は図示省略されている。
また，ループ検出回路２の中の２ａはＡ線，Ｂ線の電圧
の加算回路，２ｃはパルス吸収回路，２ｄはスレッショ
ルド電圧Ｖｔｈとパルス吸収回路２ｃの出力を比較する
比較回路（ＣＭＰ１），２ｅはスレッショルド電圧Ｖｔ
ｈとＶａｂを比較する比較回路（ＣＭＰ２）である。

【００２６】この実施例２では，Ａ，Ｂ線電圧の加算回
路２ａの出力を，一方が入力信号の急激な変化を抑止す
るパルス吸収回路２ｃに供給し，他方を比較回路２ｅに
供給する。パルス吸収回路２ｃを通った出力Ｖｐｓは比
較回路２ｄでスレッショルド電圧Ｖｔｈと比較され，そ
の出力ＢＣをバイアス回路１１ａ，１１ｂに供給し，比
較回路２ｅの出力をＬＰ信号として出力している。

【００２７】図７を参照すると，この例は上記図４の場
合と同様にオンフック状態になった後，ダイヤルパルス
（数字“３”）が発生した場合であり，に示すＡ，Ｂ
線間の電圧Ｖａｂが実線のように変化しても，パルス吸
収回路２ｃからは点線で示すような信号Ｖｐｓが発生し
緩やかに変化する。この信号Ｖｐｓはダイヤルパルスが
発生している期間にループモードを保持することによ
り，比較回路２ｄから発生する出力ＢＣはに示すよう
にＣポジション回路や，ノイズ等によるバイアス回路の
誤動作を無くし，誤ＬＰ信号の発生を防止できる。ま
た，出力ＢＣによりバイアス回路１１ａ，１１ｂを制御
するので，バイアス回路の誤動作を無くすことができ
る。また，ループ検出時にＶａｂのアンダーシュートに
対しパルス吸収回路２ｃのフィルタを加えるため，Ｖａ
ｂ＜Ｖｔｈとなることが無くなり発振を防ぐことができ
る。

【００２８】図８はパルス吸収回路の構成例１である。
このパルス吸収回路は抵抗Ｒとコンデンサによりフィル
タ（ローパスフィルタ）を構成し，上記図６のパルス吸
収回路２ｃとして使用することによりパルス状の急峻な
信号成分を除去している。

【００２９】図１０は実施例３の構成図，図９はパルス
吸収回路の構成例２を示し，図１１は実施例３の各部の
動作波形の例である。図１０において，１，２，５は上
記実施例１（図２），実施例２（図６）の各符号に対応
し，１は給電回路，２はループ検出回路，５は端末であ
り，ハイブリッド回路３，コーデック４は図示省略され
ている。また，ループ検出回路２の中の２ａはＡ線，Ｂ
線の電圧の加算回路，２ｂはスレッショルド電圧Ｖｔｈ
と加算回路２ａの出力を比較する比較回路（ＣＭＰ），
２ｆはパルス吸収回路である。

【００３０】図１０の実施例３では，上記実施例２と異
なりループ検出回路２の比較回路２ｂの出力をループ信
号ＬＰとして交換機の制御装置に出力すると共にパルス
吸収回路２ｆに供給している。これにより，実施例２の
パルス吸収回路２ｃでは入力電圧Ｖａｂが，電源ＶＢＢ
として−４８Ｖを使用した場合に−４６Ｖ程度に達して
その電圧に対応できる回路を構成しなければならないの
に対し，実施例３のパルス吸収回路２ｆは５Ｖ程度に限
定されるため汎用の回路で構成できる。

【００３１】図９はパルス吸収回路の構成例２を示し，
上記図８に示すパルス吸収回路の構成例１と同じ抵抗
Ｒ，コンデンサＣを備え，更にその出力信号（Ｖｉｐで
表示）が入力される比較回路（ＣＭＰ）３０を備えてい
る。比較回路３０は，信号Ｖｉｐをスレッショルド電圧
Ｖｔｈｐと比較して，バイアス回路１１ａ，１１ｂを制
御する信号ＢＣを発生している。

【００３２】図１１は上記図９に示すパルス吸収回路を
用いた図１０の実施例３の動作波形の例であり，この例
も上記図７の場合と同様にオンフック状態になった後，
ダイヤルパルス（数字“３”）が発生した場合である。

【００３３】に示すＡ線，Ｂ線回路の電圧Ｖａｂが加
算回路２ａから出力され，比較回路２ｂでに示すスレ
ッショルド電圧Ｖｔｈと比較され，その出力としてに
示すＬＰ信号が発生する。このＬＰ信号はパルス吸収回
路２ｆへ入力されると，図１０に示すパルス吸収回路の
Ｒ，Ｃ回路の出力信号ＶＬｐは，に示す波形となって
比較回路３０（図９）に供給され，に示すスレッショ
ルド電圧Ｖｔｈｐと比較することにより，に示すＢＣ
信号を発生し，この信号によりバイアス回路１１ａ，１
１ｂを制御し，に示すようにバイアス電圧を変化させ
る。この場合にも，オフフック時にダイヤルパルス信号
等の短いパルスは除去され，バイアス回路をループモー
ドに保持することができる。

【００３４】図１２はパルス吸収回路の構成例３を示
し，図１３は図１２のパルス吸収回路を用いた場合の実
施例３の各部の動作波形の例である。図１２において，
３１はカウンタ（ＣＮ１で表示），３２，３３はフリッ
プフロップ回路（以下，ＦＦ１，ＦＦ２という）であ
る。

【００３５】図１３を参照しながら，図１２のパルス吸
収回路を用いた場合の実施例３の動作例を説明する。最
初にクリア信号（ＣＬＲ）＝“Ｌ”がカウンタ３１，Ｆ
Ｆ１，ＦＦ２に供給されて，カウンタ３１のキャリーア
ウト（ＣＯ）の出力が“Ｌ”，ＦＦ２の出力Ｑが
“Ｌ”，ＦＦ１の出力Ｑが“Ｈ”になる。

【００３６】オンフック時にＬＰ信号＝“Ｈ”で，ＢＣ
信号（ＦＦ１の出力）は“Ｈ”であり，給電回路（図１
０の１）はＯＨＴモードになる。オフフックになってＬ
Ｐ信号＝“Ｌ”になると，この信号がＦＦ１はクリア
（ＣＬ）端子に入力されるためＦＦ１の出力端子Ｑから
発生する信号ＢＣは“Ｌ”になり，給電回路はループモ
ードとなる。また，ＬＰ信号＝“Ｌ”によりカウンタ３
１のロード（Ｌ）端子が駆動され，入力端子Ａ〜Ｄに加
えられたマスク時間設定の入力がロードされる。

【００３７】この説明では，端子Ａ〜Ｄ＝“０”である
ものとすると，カウンタ３１の出力端子ＱＡ〜ＱＤ及び
ＣＯ（キャリーアウト）の出力は“Ｌ”であり，ＦＦ２
の出力Ｑ＝“Ｌ”であるためＦＦ１のクロック端子ＣＫ
を駆動せず，ＦＦ１は動作しない。

【００３８】このループモード（ＢＣ信号＝“Ｌ”）の
期間に，ダイヤルパルスのブレイクパルス（図１３のＬ
Ｐ信号中のＤＰ１，ＤＰ２で表す“Ｈ”の区間）が発生
すると，ＬＰ信号＝“Ｈ”になりカウンタ３１のロード
が解除されて，クロック（ＣＬＫ）信号を端子ＣＫから
入力してカウントを開始する。しかし，図１３のＬＰ信
号のＤＰ１，ＤＰ２で示す区間が短いため，カウンタ３
１は出力端子ＱＡ，ＱＢが“Ｈ”になった状態（カウン
ト値“３”）で，ダイヤルパルスがメーク状態（オフフ
ック状態）になってＬＰ信号＝“Ｌ”になり，カウンタ
３１は再びロード状態になって，端子ＣＯ＝“Ｌ”を保
持して，マスク設定した時間内ではマスクをかけてＢＣ
信号が“Ｈ”（ＯＨＴモード）になるのを防止する。

【００３９】ＤＰ２の後のオフフック状態から，再びオ
ンフック状態になってＬＰ信号＝“Ｈ”に戻ると，カウ
ンタ３１はカウントを始め，マスク時間設定として設定
され個数のクロック信号をカウントして，１５個のクロ
ック信号をカウントすると出力端子ＱＡ〜ＱＤ＝“Ｈ”
になって端子ＣＯ＝“Ｈ”になる。この端子ＣＯの
“Ｈ”は，ＦＦ２のデータ入力Ｄへ供給されクロックに
同期してセットされて出力Ｑが“Ｈ”となり，これがＦ
Ｆ１のクロック入力ＣＫへ供給されてデータ入力Ｄの
“１”が設定されて出力Ｑから“Ｈ”が発生してＢＣ信
号として出力されて，ＯＨＴモードに戻る。

【００４０】このようにして，短いパルスを除去したＢ
Ｃ信号を給電回路１のバイアス回路１１ａ，１１ｂに加
えて，バイアス回路をループモードに保持する。なお，
この例ではマスク時間設定は，入力端子Ａ〜Ｄが全て
“０”であるため，キャリーアウトＣＯが発生するま
で，１５個のクロック周期の時間がマクス時間となって
いる。

【００４１】図１４はパルス吸収回路の構成例４を示
す。図中，３１〜３３は上記図１２の同一符号の各回路
と同じであり，３４はリンガマスク回路である。この構
成例４では，上記図１２に示す構成においてＬＰ信号が
通過する経路上にリンガマスク回路３４を設けたもので
ある。この構成例は，リンガ信号がオン・オフを繰り返
した時に，その都度加入者線上の電圧が急激に変化する
ためにループ検出回路が誤ってループ有り（ＬＰ信号＝
“Ｌ”）を検出する場合があり，そのような誤ったルー
プ有りの検出を防止するものである。

【００４２】図１５はリンガマスク回路の構成例１を示
し，図１５において，ＩＮＶ１はインバータ１，ＦＦ３
〜ＦＦ６はプリセット端子（ＰＲ）を備え，この端子に
“Ｈ”から“Ｌ”へ変化する信号が入力するとプリセッ
トがかけられ，“Ｌ”の入力が維持される間は出力Ｑに
“Ｈ”が出力されるフリップフロップ回路，ＡＮＤ１，
ＡＮＤ２はアンド回路，ＯＲ１はオア回路１である。

【００４３】このリンガマスク回路は，リンガ信号の切
替えを行うリレーの動作，復旧から一定時間だけＬＰ信
号をマスクして，ＯＨＴモードを保持するために設けた
ものである。

【００４４】図１６は図１５に示すリンガマスク回路を
含むパルス吸収回路の動作波形の例であり，以下に説明
する。図１５のリンガマスク回路のＦＦ３，ＦＦ４は初
期設定でクリア信号（ＣＬＲ）によりクリアされ，それ
ぞれの出力Ｑ＝“Ｌ”となりマスク無しとなる。リンガ
（ＲＮＧで示す）信号がオフからオンに変化すると，イ
ンバータ（ＩＮＶ１）で反転されて発生した“Ｈ”から
“Ｌ”への信号がＦＦ３，ＦＦ４のプリセット端子（Ｐ
Ｒ）に加えられ，ＦＦ３，ＦＦ４の出力Ｑが“Ｈ”にな
るが，アンド回路１（ＡＮＤ１）の入力の他方はリンガ
オン時は“Ｌ”のためその出力は“Ｌ”となってマスク
無しとなる。

【００４５】このＦＦ３，ＦＦ４はこの後，リンガ（Ｒ
ＮＧ）がオンからオフに変化すると，プリセットが解除
されてクロック信号（ＣＫＲ）の立ち上げが端子ＣＫに
供給されると，最初にＦＦ３がデータ入力端子Ｄ
（“０”に固定）がセットされて出力Ｑから“Ｌ”を出
力し，続いて次のクロック信号の立ち上げによりＦＦ４
がＦＦ３の出力Ｑの“Ｌ”がデータ入力端子Ｄへ入力さ
れているため同じく“０”がセットされて，その出力Ｑ
から“Ｌ”を発生する。これによりリンガ（ＲＮＧ）が
オンからオフに切替わった直後から一定時間内にＬＰ信
号が誤ってループ有りを表す誤パルスを発生しても，ア
ンド回路１（ＡＮＤ１）によりインバータ１とＦＦ４の
出力のアンドにより“Ｈ”が出力され，オア回路１（Ｏ
Ｒ１）から誤パルスが発生した期間も誤パルスをマスク
したＬＰ’信号が出力されてＯＨＴモードを保持するこ
とができる。

【００４６】一方，ＦＦ５，ＦＦ６は図１６に示すよう
にリンガ（ＲＮＧ）信号がオンからオフに変化する時に
プリセット端子（ＰＲ）が駆動されて，それぞれの出力
Ｑが“Ｈ”を出力するが，アンド回路２（ＡＮＤ２）の
入力の他方はリンガオフ時に“Ｌ”のため，その出力は
“Ｌ”になってマスク無しとなる。リンガ信号がオフか
らオンに切替わると，プリセットが解除されてＦＦ３が
次のクロック（ＣＫＲ）の立ち上がりで“０”にセット
され，その次のクロック（ＣＫＲ）の立ち上がりでＦＦ
４が“０”にセットされて，各出力Ｑから順に“Ｌ”が
発生する。この時，アンド回路２（ＡＮＤ２）からＬＰ
信号の誤パルスをマスクする“Ｈ”が出力されて，オア
回路１から誤パルスを含まないＬＰ’信号が発生する。

【００４７】図１７はリンガマスク回路の構成例２を示
す。このリンガマスク回路は上記図１４に示すパルス吸
収回路の中のリンガマスク回路３４として使用する。図
１７において，ＩＮＶ２はインバータ２，ＦＦ７〜ＦＦ
１２はそれぞれプリセット端子を備えたフリップフロッ
プ回路，ＯＲ２はオア回路２である。

【００４８】図１８は図１７に示すリンガマスク回路を
含むパルス吸収回路（図１４）の動作波形の例であり，
この例ではリンガ送出期間（例えば，リンガオンが１
秒，リンガオフが３秒の周期）の間，ＬＰ信号のマスク
を行いリンガ送出中はＯＨＴモードを保持する動作の例
であり，以下に説明する。

【００４９】最初にリンガ（ＲＮＧ）信号がオフの期間
にクリア信号（ＣＬＲ）が発生すると，図１７の全ての
フリップフロップ回路ＦＦ７〜ＦＦ１２がクリアされ
て，それぞれの出力Ｑは“Ｌ”になり，マスク無しとな
る。リンガ送出が開始してリンガ（ＲＮＧ）信号が図１
８に示すように“Ｈ”（オン）になると，インバータ２
（ＩＮＶ２）で反転した信号がＦＦ７〜ＦＦ１２の各プ
リセット端子へ入力されるため，それぞれプリセットさ
れて図１８に示すように各出力Ｑは全て“Ｈ”となって
マスクを開始する。マスクはＦＦ１２の出力Ｑの信号と
ＬＰ信号をオア回路２（ＯＲ２）で論理和することによ
り実行され，出力信号ＬＰ’がループ信号となる。

【００５０】リンガオンからオフになると，ＦＦ７のデ
ータ入力（Ｄ）＝“０”がクロック（ＣＫＳ）の立ち上
がりでセットされて出力Ｑが“Ｌ”になる。図１８に示
すように次のクロック（ＣＫＳ）の立ち上がりでＦＦ８
はＦＦ７の出力Ｑからの“Ｌ”がセットされ，その出力
Ｑも“Ｌ”となり，更に次のクロック（ＣＫＳ）により
ＦＦ９の出力Ｑも“Ｌ”となる。しかし，ＦＦ１２に
“Ｌ”が達する前にリンガオンになって，ＦＦ７〜ＦＦ
１２は再びプリセットされて，それぞれの出力Ｑは全て
“Ｈ”になり，リンガオフになると上記の動作を実行す
る。

【００５１】リンガ送出が終了すると，ＦＦ７〜ＦＦ１
２はクロック（ＣＫＳ）の立ち上がり毎に“Ｌ”をシフ
トして，最後にＦＦ１２の出力Ｑが“Ｌ”となってマス
クが終了する。このようにして，リンガリレーの動作，
復旧時の誤ＬＰ信号をマスクすることができ，ＯＨＴモ
ードを保持することができる。

【００５２】

【発明の効果】本発明によれば，オンフックトランスミ
ッション時に給電回路のバイアス電圧を切替える方法を
用いた場合に，誤ったループ信号の送出を無くすことが
でき，常時バイアス電圧を発生させることによる給電電
流の減少を無くすことができる。また，パルス吸収回路
によりバイアス電圧変化時にオン・オフを繰り返す発振
を防止することができる。更に，リンガマスクをパルス
吸収回路に設けることによりリンガ送出時のバイアス回
路の誤動作を防止することができる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】実施例１の構成図である。

【図３】実施例１の各部の動作波形の例を示す図であ
る。

【図４】ダイヤルパルス受信時の問題を示す図である。

【図５】線間電圧がスレッショルド付近になった時の問
題を示す図である。

【図６】実施例２の構成図である。

【図７】実施例２の各部の動作波形の例を示す図であ
る。

【図８】パルス吸収回路の構成例１を示す図である。

【図９】パルス吸収回路の構成例２を示す図である。

【図１０】実施例３の構成図である。

【図１１】実施例３の各部の動作波形の例を示す図であ
る。

【図１２】パルス吸収回路の構成例３を示す図である。

【図１３】図１２のパルス吸収回路を用いた場合の実施
例３の各部の動作波形の例を示す図である。

【図１４】パルス吸収回路の構成例４を示す図である。

【図１５】リンガマスク回路の構成例１を示す図であ
る。

【図１６】図１５に示すリンガマスク回路を含むパルス
吸収回路の動作波形の例を示す図である。

【図１７】リンガマスク回路の構成例２を示す図であ
る。

【図１８】図１７に示すリンガマスク回路を含むパルス
吸収回路の動作波形の例を示す図である。

【図１９】ＯＨＴ方式の説明図である。

【図２０】従来例１の構成図である。

【図２１】従来例１の動作例を示す図である。

【図２２】従来例２の構成図である。

【図２３】従来例２の動作例を示す図である。

【符号の説明】

１給電回路１０ａ，１０ｂ電源発生回路１１ａ，１１ｂバイアス回路２ループ検出回路３ハイブリッド回路４コーデック

Claims

【特許請求の範囲】

【請求項１】端末への着信時にオンフック状態でリン
ガの休止期間に情報データを端末へ送信するオンフック
トランスミッション機能を備えた交換機におけるアナロ
グ加入者回路であって，アナログ加入者回路は給電回
路，ループ検出回路，リンガ送出回路及び情報データを
加入者線へ出力する回路とを備え，前記給電回路は，加
入者線を構成する２つの線へ電源を供給する電源発生回
路と前記電源発生回路から発生する電源電圧に対しバイ
アス電圧を供給するバイアス回路を備え，前記ループ検
出回路はループ有を検出すると前記給電回路のバイアス
回路をオフにして，ループ無しを検出すると前記給電回
路のバイアス回路をオンに制御することを特徴とするオ
ンフックトランスミッション機能を備えた交換機におけ
るアナログ加入者回路。
【請求項２】請求項１において，前記ループ検出回路
は，前記加入者線を構成する２つの線の電圧または電流
を加算する加算回路と，前記加算回路の出力の一方がパ
ルス吸収回路を介して入力される第１の比較回路と，前
記加算回路の出力の他方が入力される第２の比較回路と
を備え，前記第１の比較回路は入力された電流または電
圧のレベルを比較電圧と比較した結果を前記バイアス回
路の制御信号として供給し，前記第２の比較回路は入力
された電流または電圧のレベルを比較電圧と比較した結
果をループ状態を表す信号として出力することを特徴と
するオンフックトランスミッション機能を備えた交換機
におけるアナログ加入者回路。
【請求項３】請求項１において，前記ループ検出回路
は，前記加入者線を構成する２つの線の電流または電圧
のレベルを加算する加算回路と，前記加算回路の出力を
比較電圧と比較する比較回路とを備え，前記比較回路の
出力をループ状態を表す信号として出力すると共に，該
比較回路の出力が供給されるパルス吸収回路を設け，該
パルス吸収回路の出力を前記バイアス回路の制御信号と
して供給することを特徴とするオンフックトランスミッ
ション機能を備えた交換機におけるアナログ加入者回
路。
【請求項４】請求項２または３において，前記パルス
吸収回路は，コンデンサ，抵抗を用いたローパスフィル
タの構成，または前記ローパスフィルタ及びその出力を
比較電圧と比較する比較回路を含む構成の何れかにより
構成したことを特徴とするオンフックトランスミッショ
ン機能を備えた交換機におけるアナログ加入者回路。
【請求項５】請求項３において，前記パルス吸収回路
は，ループ信号がオンフックを表示すると設定されたマ
スク時間を計測するカウンタと，前記ループ信号及び前
記カウンタの出力により制御されてバイアス回路の制御
信号を発生するフリップフロップ回路とを備え，前記フ
リップフロップ回路はループ信号がオフフックからオン
フックを表示する場合にオンフックを表す信号の継続時
間が前記カウンタが設定時間に達するまではオンフック
信号をマスクすることを特徴とするオンフックトランス
ミッション機能を備えた交換機におけるアナログ加入者
回路。
【請求項６】請求項５において，前記パルス吸収回路
は，前記ループ信号が入力されると共にリンガ信号が供
給されるリンガマスク回路を備え，前記リンガマスク回
路は，リンガ信号の動作，復旧時の誤ったループ信号を
マスクした出力を前記カウンタ及び前記フリップフロッ
プ回路に供給することを特徴とするオンフックトランス
ミッション機能を備えた交換機におけるアナログ加入者
回路。
【請求項７】請求項５において，前記パルス吸収回路
は，前記ループ信号が入力されると共にリンガ信号が供
給されるリンガマスク回路を備え，前記リンガマスク回
路は，リンガ信号の動作，復旧時の誤ったループ信号を
マスクするために，リンガ送出期間中に継続してマスク
信号を発生することを特徴とするオンフックトランスミ
ッション機能を備えた交換機におけるアナログ加入者回
路。