JPH1052062A - ３レベルインバータの制御装置 - Google Patents

３レベルインバータの制御装置

Info

Publication number
JPH1052062A
JPH1052062A JP8202136A JP20213696A JPH1052062A JP H1052062 A JPH1052062 A JP H1052062A JP 8202136 A JP8202136 A JP 8202136A JP 20213696 A JP20213696 A JP 20213696A JP H1052062 A JPH1052062 A JP H1052062A
Authority
JP
Japan
Prior art keywords
limit value
voltage command
semiconductor switching
point
switching elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8202136A
Other languages
English (en)
Inventor
Kiwamu Suzuki
究 鈴木
Hiroshi Osawa
博 大沢
Akio Suzuki
明夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP8202136A priority Critical patent/JPH1052062A/ja
Publication of JPH1052062A publication Critical patent/JPH1052062A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

(57)【要約】 【課題】 ３レベルインバータの素子破壊を防ぎ、異な
る変調方式間の移行を容易にする。 【解決手段】 ３レベルインバータの制御装置におい
て、搬送波の振幅を越えない第１の制限値Ｌｍａｘを設
定する制限値設定回路３と、第１の制限値を越えない第
２の制限値Ｌｓを設定する制限値設定回路５と、２つの
電圧指令の一方が第１の制限値を越えるときはその電圧
指令を第１の制限値に制限する制限回路３１，３２と、
第１の制限値を越えた電圧指令から第１の制限値を差し
引いた値を補正量として他方の電圧指令に加算するため
の補正量演算回路３６，３７、加算器６７，６８と、前
記他方の電圧指令が第２の制限値を越える時はその電圧
指令を第２の制限値に制限する制限回路３３，３４とを
備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、各相の出力電圧と
して３値を出力可能な３レベルインバータの制御装置に
関し、詳しくは、ＰＷＭ（パルス幅変調）制御による３
レベルインバータの制御装置に関する。
【０００２】
【従来の技術】図１６は、３レベルインバータの主回路
構成の一例を示している。図において、１０１は直流入
力コンデンサとしての正側コンデンサ、１０２は同じく
負側コンデンサ、８１〜９２は半導体スイッチング素子
としての逆導通ゲートターンオフサイリスタ（以下、単
にＧＴＯという）、９３〜９８は結合ダイオード、１０
３は負荷としてのモータ、１１０は直流電源である。ま
た、正側コンデンサ１０１と負側コンデンサ１０２との
接続点Ｏは中性点である。
【０００３】この種の３レベルインバータは、図１６の
主回路構成においてコンデンサ１０１，１０２の直列回
路に加わる直流電圧をＥdとすると、Ｒ，Ｓ，Ｔ各相の
出力電圧として＋Ｅd/２，０（零電位），−Ｅd/２の３
値を出力できるという特徴を持つ。このため、各相の出
力電圧として＋Ｅd/２，−Ｅd/２の２値を出力する２レ
ベルインバータと比べて出力電圧の出力レベル数が増加
し、高調波を低減できるという長所を持っている。この
３レベルインバータの主回路構成については、例えば特
開昭５６−７４０８８号公報に記載されている。
【０００４】３レベルインバータでは、主回路のスイッ
チング素子を動作させるＰＷＭ信号の発生方式として様
々な方式があるが、代表的なものにユニポーラ変調方式
及びダイポーラ変調方式がある。ユニポーラ変調方式
は、図２２（３）に示すように、出力相電圧、例えばＲ
相電圧ＶRの波形の一周期間において、半周期間は零電
位と正側電位（＋Ｅd/２）とを繰り返すパルス列を出力
し、残りの半周期間は零電位と負側電位（−Ｅd/２）と
を繰り返すパルス列を出力する点が特徴である。なお、
図２２（１）は電圧指令を、図２２（２）はＲ相の２つ
の電圧指令と搬送波（三角波）との比較原理を示す図で
ある。
【０００５】一方、ダイポーラ変調方式は、図１８
（３）に示すように、出力相電圧ＶRの波形において、
正側電位（＋Ｅd/２）と負側電位（−Ｅd/２）とを零電
位を経由しながら交互に出力するパルス列からなること
が特徴である。ここで、図１８（１）は電圧指令を、図
１８（２）は２つの電圧指令と搬送波との比較原理を示
す図である。
【０００６】これらの変調方式に関する従来技術とし
て、「A NOVEL APPROACH TO THEGENERATION AND
OPTIMIZATION OF THREE - LEBEL PWM WAVE FORM
S」(PESC '88 Record. April 1988)（以下、文献１
とする）の１２５５〜１２６２頁に、３レベルインバー
タの高調波低減を目的として、ダイポーラ変調とユニポ
ーラ変調とを出力電圧の大きさにより切り替えることが
記載されている。
【０００７】図２４及び図２５は、上記文献１に記載さ
れているダイポーラ変調及びユニポーラ変調のＰＷＭ方
式の原理図である。これらの図から明らかなように、文
献１の従来技術は、ダイポーラ変調とユニポーラ変調と
では三角波と電圧指令との比較方法が異なるので、変調
方式を切り替える際には三角波及び電圧指令双方の位相
を厳密に制御しなくてはならない。
【０００８】別の従来技術として、特開平５−１４６１
６２号公報（以下、文献２とする）には、ダイポーラ変
調から部分ダイポーラ変調に移行する記述がある。ここ
で、部分ダイポーラ変調は、図２０（３）に示すよう
に、出力相電圧の波形の１周期間において、ユニポーラ
変調の特徴である零電位と正側電位（＋Ｅd/２）とを繰
り返すパルス列を出力する期間と、零電位と負側電位
（−Ｅd/２）とを繰り返すパルス列を出力する期間とを
持つと共に、ダイポーラ変調の特徴である正側電位（＋
Ｅd/２）と負側電位（−Ｅd/２）とを零電位を経由しな
がら交互に出力するパルス列を持つ方式である。なお、
図２０（１）は電圧指令を、図２０（２）は２つの電圧
指令と搬送波との比較原理を示す図である。
【０００９】更に別の従来技術として、特開平５−１４
６１６０号公報（以下、文献３とする）及び特開平６−
３０５６４号公報（以下、文献４とする）には、上述し
たダイポーラ変調、部分ダイポーラ変調、ユニポーラ変
調を含む変調方式間の移行方法を示す記述がある。この
うち、文献４に示された変調方式の説明図には、異なっ
た２つの電圧指令をそれぞれ位相の異なる２つの搬送波
と比較してＰＷＭ信号を発生する方法が示されている。
【００１０】以上に示した従来技術は、ダイポーラ変調
から他の変調方式に移行することで出力電圧の低い領域
から高い領域までを制御しようとするものであるが、他
の従来技術である特開平７−１９４１３３号公報（以
下、文献５とする）には、ダイポーラ変調により零電圧
を含む低い電圧からある程度高い電圧まで連続的に電圧
を制御する方法が紹介されている。
【００１１】この文献５に係る従来技術を、図１７〜図
１９を用いて説明する。図１７は３レベルインバータの
１相分（例えば、図１６におけるＲ相）の主回路及びそ
の制御ブロック図であり、図１８及び図１９は制御方法
を説明するためのダイポーラ変調及び非対称ダイポーラ
変調の原理図である。
【００１２】まず、図１７において、図１８（１）の電
圧指令Ｖ*に対してバイアス量設定回路１により出力さ
れたバイアス量Ｂを加算器６６，６５により各々加減算
し、制限回路３１，３２及び補正量演算回路３６，３７
に導く。補正量演算回路３６，３７は補正量Ｓ1,Ｓ2を
演算し、これらを加算器６８，６７により制限回路３
２，３１の出力にそれぞれ加算することにより、電圧指
令ＶB *,ＶA *がそれぞれ求められる。
【００１３】電圧指令ＶA *は比較器６１に導かれて搬送
波発振器５２からの搬送波と比較され、その結果がＧＴ
Ｏ８１のスイッチングを行うＰＷＭ信号Ｐ1となる。ま
た、電圧指令ＶB *は比較器６２に導かれて搬送波と比較
され、その結果がＧＴＯ８２のスイッチングを行うＰＷ
Ｍ信号Ｐ2となる。更に、ＰＷＭ信号Ｐ1,Ｐ2はそれぞれ
反転回路７１，７２に導かれ、これらの出力がＧＴＯ８
３，８４のスイッチングを行うＰＷＭ信号Ｐ3,Ｐ4とな
る。なお、図１７において、３は電圧指令Ｖ*の振幅を
制限する制限値設定回路である。
【００１４】そして、他の相についても同様にＰＷＭ信
号を求め、図１６に示したＧＴＯ８５〜９２をスイッチ
ングする。前述のごとく、図１８（３）はＲ相の出力電
圧Ｖ Rの波形である。
【００１５】一般に、インバータにおいて電圧指令Ｖ*
は変調率λ*と電圧指令の波形を示す関数ｆ（θ）との
積により表される。例えば、電圧指令の波形を数式１に
示す正弦波とすると、電圧指令Ｖ*は数式２のようにな
る。
【００１６】
【数１】ｆ（θ）＝ｓｉｎθ
【００１７】
【数２】Ｖ*=λ*・ｓｉｎθ
【００１８】いま、図１８（１）のように変調率λ*の
大きさが０≦λ*≦（Ｌmax−Ｂ）の状態では、電圧指令
Ｖ*の大きさは（Ｌmax−Ｂ）を越えることがない。ここ
で、Ｌmaxは電圧指令の制限値、Ｂはバイアス量であ
る。このとき、電圧指令Ｖ*にバイアス量Ｂを加算また
は減算した値は搬送波Ｃの振幅を越えることがないた
め、補正量Ｓ1＝Ｓ2＝０となる。よって、図１８におい
て、電圧指令Ｖ*に一定のバイアス量Ｂを減算または加
算したものがそのまま電圧指令ＶA *またはＶB *となり、
これらの関係は数式３、数式４のようになる。
【００１９】
【数３】ＶA *＝Ｖ*−Ｂ
【００２０】
【数４】ＶB *＝Ｖ*＋Ｂ
【００２１】一方、図１９（１）のように変調率λ*の
大きさが（Ｌmax−Ｂ）を越える領域では、電圧指令Ｖ*
にバイアス量Ｂを加算または減算して得られた値は図１
９の斜線部，で制限値Ｌmaxを越えてしまう。この
ような場合は、斜線部，では電圧指令が制限値を越
えないように大きさを制限する。しかし、このままでは
必要な出力電圧が得られなくなるので、ＶB *の斜線部
をＶA *の斜線部で不足分だけ補正（補正量：Ｓ1)し、
電圧指令通りの出力電圧を得るようにする。このとき、
電圧指令ＶA *,ＶB *は数式５、数式６によって表され
る。
【００２２】
【数５】ＶA *＝Ｖ*−Ｂ＋Ｓ1
【００２３】
【数６】ＶB *＝Ｌmax
【００２４】また、数式５における補正量Ｓ1は数式７
により表されるので、電圧指令ＶA *は数式８のようにな
る。
【００２５】
【数７】Ｓ1＝Ｖ*−（Ｌmax−Ｂ）
【００２６】
【数８】ＶA *＝２Ｖ*−Ｌmax
【００２７】同様に、制限値Ｌmaxを越えているＶA *の
斜線部は、電圧指令通りの出力電圧が得られるように
ＶB *の斜線部について補正（補正量：Ｓ2)を加える。
このとき、電圧指令Ｖ*,ＶA *,ＶB *の関係は数式９、数
式１０により表される。
【００２８】
【数９】ＶA *＝−Ｌmax
【００２９】
【数１０】ＶB *＝Ｖ*＋Ｂ−Ｓ2
【００３０】また、数式１０の補正量Ｓ2は数式１１に
より表されるので、電圧指令ＶB *は数式１２となる。
【００３１】
【数１１】Ｓ2＝Ｖ*＋（Ｌmax−Ｂ）
【００３２】
【数１２】ＶB *＝２Ｖ*＋Ｌmax
【００３３】なお、上記以外の電圧指令Ｖ*の大きさが
（Ｌmax−Ｂ）を越えない領域では、補正量Ｓ1＝Ｓ2＝
０となり、このとき、電圧指令ＶA *,ＶB *はそれぞれ前
記数式３、数式４により表される。ここで、図１７にお
ける補正量演算回路３６，３７は、電圧指令の大きさに
応じてそれぞれ数式１３、数式１４に示す補正量Ｓ1,Ｓ
2を演算する。
【００３４】
【数１３】
【００３５】
【数１４】
【００３６】上述した従来技術では、出力電圧を零から
最大値まで電圧指令に対して連続的に制御可能である
が、補正量が大きくなると２つの電圧指令が重なり、２
個の主回路スイッチング素子（例えば図１６のＲ相では
ＧＴＯ８１と８２及びＧＴＯ８３と８４）を同時にオン
オフするＰＷＭ信号が発生する。また、補正量が更に大
きくなると、制限値により固定されている一方の電圧指
令を他方の補正を受けた電圧指令が越える結果、３レベ
ルインバータでは禁止されているスイッチング状態（例
えば図１６のＲ相ではＧＴＯ８１，８４がオンする状
態）となる。
【００３７】
【発明が解決しようとする課題】前記文献１の従来技術
では、ダイポーラ変調とユニポーラ変調とでは三角波と
電圧指令との比較方法が異なり、変調方式の切り替え時
に三角波と電圧指令との両方の位相を厳密に制御、管理
しなくてはならず、制御方式が複雑になるという問題が
ある。
【００３８】前記文献３及び文献４の従来技術では、電
圧指令と三角波との比較方式は同一であるが、異なった
２つの電圧指令を位相の異なる２つの三角波と比較する
ため制御方式が複雑になるという問題がある。また、変
調方式の移行時に電圧指令が搬送波の振幅（ピーク値）
付近で発生するＰＷＭ信号のパルス幅について特に考慮
されていないため、次のような別の問題を生じる。
【００３９】すなわち、一般にインバータでは主回路動
作の制約上、スイッチング素子をオン（またはオフ）す
るＰＷＭ信号のパルス幅最小値が決められている。この
パルス幅最小値よりも狭い幅のパルスをスイッチング素
子に与えると、素子は十分にオン（またはオフ）できな
くなり、素子破壊を招くおそれがある。
【００４０】また、従来技術では述べられていないが、
通常、上述したような素子破壊を防止するために、パル
ス幅最小値よりも狭い幅のパルスが発生するような領域
では、素子破壊を防ぐために別の手段により、パルス幅
を最小値に固定するかパルスが発生しないようにパルス
幅を零にしている。しかし、このようにパルス幅を固定
すると、電圧指令に対して必要なパルス幅を得ることが
できないため、出力電圧を制御できなくなるという別の
事態を生じる。なお、このようなパルス幅最小値の問題
は、前記文献２の従来技術についても同様である。
【００４１】更に、前記文献５の従来技術では、出力電
圧の全領域をダイポーラ変調にて実現しているので、上
述したような制御方式が複雑になる問題やパルス幅最小
値による問題は発生しない。しかるに、従来技術の最後
に述べたような、３レベルインバータにおいて禁止され
ているスイッチング状態となる可能性があり、これが素
子破壊を起こす危険性がある。
【００４２】そこで本発明は、上述した種々の問題を解
決し、制御方式の複雑化や素子破壊を招かずに所望の出
力電圧を得ることができ、しかも３レベルインバータを
安定して動作させることができる３レベルインバータの
制御装置を提供しようとするものである。
【００４３】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、例えばダイポーラ変調において電圧指
令に対する２種類の制限値を設定する手段を持つこと
で、３レベルインバータにおいて禁止されているスイッ
チング状態の発生を防止することとした。また、バイア
ス量と変調率との切り替えのみでダイポーラ変調とユニ
ポーラ変調とを実現可能としたものである。
【００４４】すなわち、請求項１記載の発明は、直流電
源両端の正電位点及び負電位点とこれらの間の中性点と
の間に接続された直流入力コンデンサを有する直流電源
回路を備え、第１〜第４の半導体スイッチング素子から
なる３つの直列回路の両端が前記正電位点及び負電位点
にそれぞれ接続されると共に、第２及び第３の半導体ス
イッチング素子の相互接続点が１相分の出力端子に接続
され、第１及び第２の半導体スイッチング素子と前記中
性点との間に第１の結合ダイオードが接続され、かつ、
第３及び第４の半導体スイッチング素子と前記中性点と
の間に第２の結合ダイオードが接続されてなるインバー
タの各相電圧指令に、あるバイアス量を加算または減算
して得た２つの電圧指令のそれぞれを搬送波と比較して
ＰＷＭ信号を発生する３レベルインバータの制御装置に
おいて、搬送波の振幅を越えない第１の制限値を設定す
る手段と、第１の制限値を越えない第２の制限値を設定
する手段と、前記２つの電圧指令の一方が第１の制限値
を越えるときはその電圧指令を第１の制限値に制限する
手段と、第１の制限値を越えた電圧指令から第１の制限
値を差し引いた値を補正量として他方の電圧指令に加算
する手段と、前記他方の電圧指令が第２の制限値を越え
る時はその電圧指令を第２の制限値に制限する手段とを
備えたものである。
【００４５】請求項２記載の発明は、請求項１記載の３
レベルインバータの制御装置において、第１及び第２の
制限値をインバータ周波数に応じて変化させる手段を備
えたものである。
【００４６】請求項３記載の発明は、直流電源両端の正
電位点及び負電位点とこれらの間の中性点との間に接続
された直流入力コンデンサを有する直流電源回路を備
え、第１〜第４の半導体スイッチング素子からなる３つ
の直列回路の両端が前記正電位点及び負電位点にそれぞ
れ接続されると共に、第２及び第３の半導体スイッチン
グ素子の相互接続点が１相分の出力端子に接続され、第
１及び第２の半導体スイッチング素子と前記中性点との
間に第１の結合ダイオードが接続され、かつ、第３及び
第４の半導体スイッチング素子と前記中性点との間に第
２の結合ダイオードが接続されてなるインバータの各相
電圧指令に、あるバイアス量を加算または減算して得た
２つの電圧指令のそれぞれを搬送波と比較してＰＷＭ信
号を発生する３レベルインバータの制御装置において、
搬送波の振幅を越えない制限値を設定する手段と、前記
制限値を変調率の大きさに応じて変化させる手段と、前
記２つの電圧指令の一方が前記制限値を越えるときはそ
の電圧指令を前記制限値に制限する手段と、前記制限値
を越えた電圧指令から前記制限値を差し引いた値を補正
量として他方の電圧指令に加算する手段とを備えたもの
である。
【００４７】請求項４記載の発明は、直流電源両端の正
電位点及び負電位点とこれらの間の中性点との間に接続
された直流入力コンデンサを有する直流電源回路を備
え、第１〜第４の半導体スイッチング素子からなる３つ
の直列回路の両端が前記正電位点及び負電位点にそれぞ
れ接続されると共に、第２及び第３の半導体スイッチン
グ素子の相互接続点が１相分の出力端子に接続され、第
１及び第２の半導体スイッチング素子と前記中性点との
間に第１の結合ダイオードが接続され、かつ、第３及び
第４の半導体スイッチング素子と前記中性点との間に第
２の結合ダイオードが接続されてなるインバータの各相
電圧指令に、あるバイアス量を加算または減算して得た
２つの電圧指令のそれぞれを搬送波と比較してＰＷＭ信
号を発生する３レベルインバータの制御装置において、
搬送波の振幅を越えない制限値を設定する手段と、前記
制限値をインバータ周波数に応じて変化させる手段と、
前記２つの電圧指令の一方が前記制限値を越えるときは
その電圧指令を前記制限値に制限する手段と、前記制限
値を越えた電圧指令から前記制限値を差し引いた値を補
正量として他方の電圧指令に加算する手段とを備えたも
のである。
【００４８】請求項５記載の発明は、請求項３記載の３
レベルインバータの制御装置において、前記制限値をイ
ンバータ周波数に応じて変化させる手段を併せ持つもの
である。
【００４９】請求項６記載の発明は、直流電源両端の正
電位点及び負電位点とこれらの間の中性点との間に接続
された直流入力コンデンサを有する直流電源回路を備
え、第１〜第４の半導体スイッチング素子からなる３つ
の直列回路の両端が前記正電位点及び負電位点にそれぞ
れ接続されると共に、第２及び第３の半導体スイッチン
グ素子の相互接続点が１相分の出力端子に接続され、第
１及び第２の半導体スイッチング素子と前記中性点との
間に第１の結合ダイオードが接続され、かつ、第３及び
第４の半導体スイッチング素子と前記中性点との間に第
２の結合ダイオードが接続されてなるインバータの各相
電圧指令に、あるバイアス量を加算または減算して得た
２つの電圧指令のそれぞれを搬送波と比較してＰＷＭ信
号を発生する３レベルインバータの制御装置において、
電圧指令の振幅及び前記バイアス量を変調率の大きさに
応じて切り替える手段を備えたものである。
【００５０】請求項７記載の発明は、直流電源両端の正
電位点及び負電位点とこれらの間の中性点との間に接続
された直流入力コンデンサを有する直流電源回路を備
え、第１〜第４の半導体スイッチング素子からなる３つ
の直列回路の両端が前記正電位点及び負電位点にそれぞ
れ接続されると共に、第２及び第３の半導体スイッチン
グ素子の相互接続点が１相分の出力端子に接続され、第
１及び第２の半導体スイッチング素子と前記中性点との
間に第１の結合ダイオードが接続され、かつ、第３及び
第４の半導体スイッチング素子と前記中性点との間に第
２の結合ダイオードが接続されてなるインバータの各相
電圧指令に、あるバイアス量を加算または減算して得た
２つの電圧指令のそれぞれを搬送波と比較してＰＷＭ信
号を発生する３レベルインバータの制御装置において、
電圧指令の振幅及び前記バイアス量をインバータ周波数
に応じて切り替える手段を備えたものである。
【００５１】請求項８記載の発明は、直流電源両端の正
電位点及び負電位点とこれらの間の中性点との間に接続
された直流入力コンデンサを有する直流電源回路を備
え、第１〜第４の半導体スイッチング素子からなる３つ
の直列回路の両端が前記正電位点及び負電位点にそれぞ
れ接続されると共に、第２及び第３の半導体スイッチン
グ素子の相互接続点が１相分の出力端子に接続され、第
１及び第２の半導体スイッチング素子と前記中性点との
間に第１の結合ダイオードが接続され、かつ、第３及び
第４の半導体スイッチング素子と前記中性点との間に第
２の結合ダイオードが接続されてなるインバータの各相
電圧指令に、あるバイアス量を加算または減算して得た
２つの電圧指令のそれぞれを搬送波と比較してＰＷＭ信
号を発生する３レベルインバータの制御装置において、
電圧指令の振幅及び前記バイアス量を変調率の大きさ及
びインバータ周波数に応じて切り替える手段を備えたも
のである。
【００５２】請求項９記載の発明は、請求項６，７また
は８記載の３レベルインバータの制御装置において、前
記２つの電圧指令の振幅を制限する手段を備えたもので
ある。
【００５３】請求項１０記載の発明は、請求項９記載の
３レベルインバータの制御装置において、前記２つの電
圧指令の振幅の制限値をインバータ周波数に応じて変化
させる手段を備えたものである。
【００５４】請求項１１記載の発明は、請求項３記載の
３レベルインバータの制御装置において、前記バイアス
量を変調率の大きさに応じて変化させる手段を備えたも
のである。
【００５５】請求項１２記載の発明は、直流電源両端の
正電位点及び負電位点とこれらの間の中性点との間に接
続された直流入力コンデンサを有する直流電源回路を備
え、第１〜第４の半導体スイッチング素子からなる３つ
の直列回路の両端が前記正電位点及び負電位点にそれぞ
れ接続されると共に、第２及び第３の半導体スイッチン
グ素子の相互接続点が１相分の出力端子に接続され、第
１及び第２の半導体スイッチング素子と前記中性点との
間に第１の結合ダイオードが接続され、かつ、第３及び
第４の半導体スイッチング素子と前記中性点との間に第
２の結合ダイオードが接続されてなるインバータの各相
電圧指令に、あるバイアス量を加算または減算して得た
２つの電圧指令のそれぞれを搬送波と比較してＰＷＭ信
号を発生する３レベルインバータの制御装置において、
搬送波の振幅を越えない制限値を設定する手段と、前記
制限値をインバータ周波数に応じて変化させる手段と、
前記バイアス量を変調率の大きさに応じて変化させる手
段と、前記２つの電圧指令の一方が前記制限値を越える
ときはその電圧指令を前記制限値に制限する手段と、前
記制限値を越えた電圧指令から前記制限値を差し引いた
値を補正量として他方の電圧指令に加算する手段とを備
えたものである。
【００５６】請求項１３記載の発明は、請求項１２記載
の３レベルインバータの制御装置において、前記制限値
を変調率の大きさに応じて変化させる手段を併せ持つも
のである。
【００５７】請求項１４記載の発明は、請求項１１，１
２または１３記載の３レベルインバータの制御装置にお
いて、補正量が加えられた後の前記２つの電圧指令の振
幅を制限する手段を備えたものである。
【００５８】請求項１５記載の発明は、請求項１４記載
の３レベルインバータの制御装置において、前記２つの
電圧指令の振幅の制限値をインバータ周波数に応じて変
化させる手段を備えたものである。
【００５９】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。図１は請求項１記載の発明の実施形態で
あり、３レベルインバータの主回路１相分（図１６にお
けるＲ相）の制御ブロック図である。なお、図１におい
て、図１７と同一の構成要素には同一番号を付してあ
る。
【００６０】図１において、５１は電圧指令の位相θに
より正弦波などの電圧指令波形を出力する波形発生回
路、１はバイアス量Ｂを設定するバイアス量設定回路、
３は電圧指令に対し、搬送波の振幅を越えない第１の制
限値Ｌmaxを設定する制限値設定回路、５は２つの電圧
指令ＶA *,ＶB *に対し第２の制限値Ｌsを設定する制限値
設定回路、３１，３２は電圧指令Ｖ*にバイアス量Ｂを
減算または加算した結果を制限値Ｌmaxに制限する制限
回路、３３，３４は制限回路３１，３２の出力と補正量
Ｓ1,Ｓ2との各々の加算結果を制限値Ｌsに制限して電圧
指令ＶA *,ＶB *を出力する制限回路、３６，３７は補正
量Ｓ1,Ｓ2を演算する補正量演算回路、５２は搬送波を
発生する搬送波発振器、６１，６２は２つの電圧指令Ｖ
A *,ＶB *と搬送波とを比較し、ＧＴＯ８１，８２のスイ
ッチングを行うＰＷＭ信号Ｐ1,Ｐ2を演算する比較器、
７１，７２は比較器６１，６２から出力されるＰＷＭ信
号Ｐ 1,Ｐ2をそれぞれ反転してＧＴＯ８３，８４に対す
るＰＷＭ信号Ｐ3,Ｐ4を出力する反転回路である。な
お、６４は乗算器、６５〜６８は加算器である。
【００６１】次に、この実施形態の動作を説明する。電
圧指令の位相θに基づき波形発生回路５１から出力され
た信号に変調率λ*を掛け合わせて電圧指令Ｖ*とし、加
算器６６，６５により前記電圧指令Ｖ*に対しバイアス
量Ｂを加減算する。こうして得た電圧指令ＶA *,ＶB *を
もとにして、ＰＷＭ信号を発生する。
【００６２】いま、図１８（１）のように変調率λ*が
（Ｌmax−Ｂ）を越えない場合は、補正量演算回路３
６，３７の出力はＳ1＝Ｓ2＝０となり、電圧指令ＶA *,
ＶB *はそれぞれ数式１５、数式１６によって表される。
なお、バイアス量Ｂは任意の一定値である。また、例え
ば制限値Ｌmaxはパルス幅最小値を発生させる変調率の
大きさであり、制限値ＬsはＬmaxよりも小さい値とすれ
ばよい。
【００６３】
【数１５】ＶA *＝Ｖ*−Ｂ
【００６４】
【数１６】ＶB *＝Ｖ*＋Ｂ
【００６５】ここで、電圧指令の波形を正弦波とすれ
ば、数式１５、数式１６におけるＶ*は数式１７とな
る。
【００６６】
【数１７】Ｖ*＝λ*・ｓｉｎθ
【００６７】一方、図１９（１）のように変調率λ*の
大きさが（Ｌmax−Ｂ）を越える領域では、電圧指令Ｖ*
にバイアス量Ｂを加算または減算して得られた値は図１
９（２）の斜線部，で制限値Ｌmaxを越えてしま
う。この場合には、斜線部，の部分で電圧指令
ＶA *,ＶB *を制限値Ｌmaxに制限する。そして、不足した
斜線部をもう一方の電圧指令で斜線部のように補正
（補正量：Ｓ1)し、電圧指令通りの出力を得るようにす
る。このとき、電圧指令ＶA *,ＶB *はそれぞれ数式１
８、数式１９によって表される。
【００６８】
【数１８】ＶA *＝Ｖ*−Ｂ＋Ｓ1
【００６９】
【数１９】ＶB *＝Ｌmax
【００７０】なお、数式１８の補正量Ｓ1は数式２０に
よって表される。ゆえに、電圧指令ＶA *は数式２１のよ
うになる。
【００７１】
【数２０】Ｓ1＝Ｖ*−（Ｌmax−Ｂ）
【００７２】
【数２１】ＶA *＝２Ｖ*−Ｌmax
【００７３】同様に、制限値Ｌmaxを越えている斜線部
は、電圧指令通りの出力電圧が得られるように斜線部
で補正（補正量：Ｓ2)する。このとき、電圧指令
ＶA *,ＶB *はそれぞれ数式２２、数式２３によって表さ
れる。
【００７４】
【数２２】ＶA *＝−Ｌmax
【００７５】
【数２３】ＶB *＝Ｖ*＋Ｂ−Ｓ2
【００７６】数式２３における補正量Ｓ2は数式２４に
より表され、これにより電圧指令ＶB *は数式２５のよう
になる。
【００７７】
【数２４】Ｓ2＝Ｖ*＋（Ｌmax−Ｂ）
【００７８】
【数２５】ＶB *＝２Ｖ*＋Ｌmax
【００７９】次に、変調率λ*が更に大きくなると、や
がて２つの電圧指令ＶA *,ＶB *が重なり合うようにな
る。これを防ぐため、図２１の非対称ダイポーラ過変調
の原理図に示すごとく、図２１（２）のように斜線部
が制限値Ｌsを越える場合には、これをＬsに制限する。
このとき、電圧指令ＶA *は数式２６となり、電圧指令Ｖ
B *は既に制限値に達しているため前記数式１９となる。
【００８０】
【数２６】ＶA *＝Ｌs
【００８１】同様に、図２１（２）の斜線部では、数
式２７に示すごとく電圧指令ＶB *を−Ｌsに制限する。
電圧指令ＶA *は既に制限値に達しているため前記数式２
２となる。
【００８２】
【数２７】ＶB *＝−Ｌs
【００８３】なお、上記以外の区間では、電圧指令ＶA *
は先に示した数式１５、数式２１、数式２２、電圧指令
ＶB *は先に示した数式１６、数式１９、数式２５とな
る。
【００８４】次に、請求項２の発明の実施形態を説明す
る。図２は、図１と同様に３レベルインバータの主回路
１相分（例えば図１６のＲ相）の制御ブロック図であ
る。なお、以下の図３〜図１５についても主回路のＲ相
１相分の制御ブロック図を示してある。図２において、
４ａはインバータ周波数ｆinvに応じて第１の制限値Ｌ
maxを演算する制限値演算回路、６ａはインバータ周波
数ｆinvに応じて第２の制限値Ｌsを演算する制限値演算
回路であり、他の部分については図１と同様であるため
同一符号を付して説明を省略する。
【００８５】インバータ周波数ｆinvが高い場合には、
インバータ周波数ｆinvと搬送波周波数ｆcとの比率ＮＮ
を数式２８のように一定とする同期式ＰＷＭを採用する
のがよい。この場合、インバータ周波数ｆinvの増加に
より搬送波周波数ｆcも増加することになる。
【００８６】
【数２８】ｆc＝ＮＮ・ｆinv
【００８７】このため、請求項１の発明のように、制限
値が固定されていて電圧指令が制限値に制限されている
状態でインバータ周波数が上昇すると、搬送波である三
角波の周期が短くなり、ＰＷＭ信号の幅がパルス幅最小
値よりも短くなることがある。そこで請求項２の発明で
は、制限値Ｌmax,Ｌsをインバータ周波数ｆinvに応じて
変化させることで、ＰＷＭ信号の幅がパルス幅最小値よ
りも短くならないようにしている。
【００８８】以下、その動作を説明する。図２の制限値
演算回路４ａでは、インバータ周波数ｆinvとパルス幅
最小値Ｔm inとから制限値Ｌmaxを決定する数式２９のよ
うな演算が実行される。
【００８９】
【数２９】Ｌmax＝１−２・ｆinv・ＮＮ・Ｔmin
【００９０】また、図２の制限値演算回路６ａでは、イ
ンバータ周波数ｆinvとパルス幅最小値Ｔminとから制限
値Ｌsを決定する数式３０のような演算が実行される。
この数式３０において、Ｔ0は２つの電圧指令ＶA *,ＶB *
が重なり合わないようにするための任意の数値である。
【００９１】
【数３０】 Ｌs＝１−２・ｆinv・ＮＮ・（２・Ｔ0＋Ｔmin）
【００９２】次いで、請求項３の発明の実施形態を説明
する。図３において、４ｂは変調率λ*の大きさに応じ
て制限値Ｌの大きさをＬmaxと１．０とに切り替える制
限値演算回路であり、他の部分は図１７と同一である。
【００９３】この動作を述べると、変調率λ*の大きさ
が（Ｌmax−Ｂ）を越えない場合は、補正量演算回路３
６，３７の出力はＳ1＝Ｓ2＝０であり、電圧指令ＶA *，
ＶB *はそれぞれ前記数式１５、数式１６により表される
とともに、波形比較図は図１８のようになる。また、変
調率λ*の大きさが（Ｌmax−Ｂ）を越える場合には、電
圧指令ＶA *，ＶB *及び補正量Ｓ1，Ｓ2はそれぞれ前記数
式１８〜数式２５により表され、波形比較図は図１９の
ようになる。
【００９４】変調率λ*が更に大きくなり、（１.０−
Ｂ）を越えるような場合には、図２０（２）のように電
圧指令ＶA *,ＶB *の制限値を１.０とする。図２０に示す
ごとく、変調率λ*の大きさが（１.０−Ｂ）より大きい
斜線部，では、電圧指令Ｖ A *,ＶB *を制限値の１.０
（搬送波の振幅）にする。しかし、このままでは必要な
出力電圧が得られなくなるので、ＶB *の不足部分の斜線
部をＶA *の斜線部で補正（補正量：Ｓ1)する。この
ときの電圧指令Ｖ A *,ＶB *及び補正量Ｓ1,Ｓ2は数式３１
〜数式３４で表される。
【００９５】
【数３１】ＶA *＝Ｖ*−Ｂ＋Ｓ1
【００９６】
【数３２】ＶB *＝１．０
【００９７】
【数３３】Ｓ1＝Ｖ*−（１．０−Ｂ）
【００９８】
【数３４】Ｓ2＝０
【００９９】同様に、ＶA *の斜線部からＶB *の斜線部
について補正（補正量：Ｓ2)を行い、電圧指令通りの
出力電圧を得るようにする。このときの電圧指令ＶA *,
ＶB *及び補正量Ｓ1,Ｓ2は数式３５〜数式３８で表され
る。
【０１００】
【数３５】ＶA *＝−１．０
【０１０１】
【数３６】ＶB *＝Ｖ*＋Ｂ＋Ｓ2
【０１０２】
【数３７】Ｓ2＝Ｖ*＋（１．０−Ｂ）
【０１０３】
【数３８】Ｓ1＝０
【０１０４】ここで、上記以外の電圧指令Ｖ*の大きさ
が（１．０−Ｂ）を越えない区間では、補正量Ｓ1＝Ｓ2
＝０となり、電圧指令ＶA *,ＶB *は数式１５、数式１６
で表される。図３における制限値演算回路４ｂの出力Ｌ
は、Ｌmaxと１.０とを任意の変調率λ*により切り替え
ればよい。切り替えの条件は、例えば図１９（２）の斜
線部またはがまたはと重なり合わないこととす
る。変調率λ*の大きさに応じた制限値演算回路４ｂの
出力Ｌは、数式３９に示すとおりである。
【０１０５】
【数３９】
【０１０６】また、補正量演算回路３６，３７は、電圧
指令の大きさにより、数式４０、数式４１のように補正
量Ｓ1,Ｓ2を演算する。
【０１０７】
【数４０】
【０１０８】
【数４１】
【０１０９】次に、請求項４の発明の実施形態を説明す
る。図４において、４ｃはインバータ周波数ｆinvから
制限値Ｌを演算する制限値演算回路であり、他の部分は
図３と同一であるため説明を省略する。
【０１１０】前述のように、同期式ＰＷＭでは、インバ
ータ周波数ｆinvの増加により搬送波周波数ｆcも増加
し、制限値を一定にするとパルス幅最小値よりも短いパ
ルスを発生するおそれがある。このため、制限値をイン
バータ周波数ｆinvに応じて変化させる必要がある。図
４の制限値演算回路４ｃでは、例えば数式４２のような
演算を行い、制限値ＬをＬmaxと１.０との間で切り替え
る。この数式４２において、Ｌmaxは一定値ではなく、
先に示した数式２９によりインバータ周波数ｆinvから
演算する。
【０１１１】
【数４２】
【０１１２】請求項５の発明の実施形態を説明する。図
５において、４ｄは変調率λ*の大きさ及びインバータ
周波数ｆinvに基づいて制限値Ｌを演算する制限値演算
回路であり、他の部分は図３と同一である。この実施形
態は、制限値Ｌの演算方法として、図３の実施形態にお
ける変調率λ*から演算する方法と、図４の実施形態に
おけるインバータ周波数ｆinvから演算する方法とを併
せ持つものであり、その動作は図３、図４の実施形態か
ら容易に理解できるため、説明を省略する。
【０１１３】次に、請求項６の発明の実施形態を説明す
る。図６において、２ａは変調率λ *の大きさからバイ
アス量Ｂを演算するバイアス量演算回路、７ａは変調率
λ*の大きさに応じて電圧指令Ｖ*の振幅Ｓを切り替える
振幅切替回路である。なお、他の部分で図１〜図５と同
一の構成要素には同一番号を付してあるが、この実施形
態では、加算器６５，６６の出力がそのまま電圧指令Ｖ
A *,ＶB *として比較器６１，６２に入力されている。
【０１１４】この動作を説明すると、電圧指令の位相θ
により波形発生回路５１から出力された信号に振幅切替
回路７ａの出力Ｓを掛け合わせ、電圧指令Ｖ*とする。
そして、バイアス量演算回路２ａから出力されたバイア
ス量Ｂを、加算器６６，６５にて電圧指令Ｖ*に対し加
減算し、新たな電圧指令ＶA *,ＶB *を得る。
【０１１５】ここで、電圧指令の振幅Ｓとバイアス量Ｂ
の切替条件を変調率λ*が（Ｌmax−Ｂ）を越える場合と
越えない場合とで分けると、変調率λ*が（Ｌmax−Ｂ）
を越えないときの電圧指令ＶA *,ＶB *は数式４３、数式
４４となる。また、波形比較図は図１８と同様になる。
【０１１６】
【数４３】ＶA *＝Ｖ*−Ｂ
【０１１７】
【数４４】ＶB *＝Ｖ*＋Ｂ
【０１１８】なお、数式４３、数式４４において、電圧
指令Ｖ*は数式２に示したとおりである。変調率λ*が
（Ｌmax−Ｂ）を越える場合は数式４５、数式４６のよ
うになり、波形比較図は図２２のようになる。また、こ
れらの数式における電圧指令Ｖ*は数式４７のようにな
る。
【０１１９】
【数４５】ＶA *＝Ｖ*−１．０
【０１２０】
【数４６】ＶB *＝Ｖ*＋１．０
【０１２１】
【数４７】Ｖ*＝２・λ*・ｓｉｎθ
【０１２２】変調率λ*の大きさに応じた電圧指令の振
幅Ｓとバイアス量Ｂの大きさとを整理すると、数式４
８、数式４９のようになる。
【０１２３】
【数４８】
【０１２４】
【数４９】
【０１２５】次に、請求項７の発明の実施形態を説明す
る。図７において、２ｂはインバータ周波数ｆinvに応
じてバイアス量Ｂを演算するバイアス量演算回路、７ｂ
はインバータ周波数ｆinvから電圧指令の振幅Ｓを後述
するように切り替える振幅切替回路である。他の部分は
図６と同一であるため、説明を省略する。
【０１２６】この実施形態は、図６の実施形態において
振幅Ｓ及びバイアス量Ｂを変調率λ *の大きさに応じて
切り替えていたものを、インバータ周波数ｆinvに応じ
て切り替えるようにしたものであり、電圧指令ＶA *,ＶB
*,Ｖ*は数式４３〜数式４７により表される。また、振
幅Ｓ及びバイアス量Ｂの切替ポイントのインバータ周波
数ｆpは任意に設定すればよい。本実施形態における電
圧指令の振幅Ｓ及びバイアス量Ｂは、インバータ周波数
ｆinvに応じて数式５０、数式５１のようになる。
【０１２７】
【数５０】
【０１２８】
【数５１】
【０１２９】請求項８の発明の実施形態を説明する。図
８において、２ｃはインバータ周波数ｆinv及び変調率
λ*の大きさに応じてバイアス量Ｂを演算するバイアス
量演算回路、７ｃはインバータ周波数ｆinv及び変調率
λ*の大きさに応じて電圧指令の振幅Ｓを切り替える振
幅切替回路である。他の部分は図６と同一であるため、
説明を省略する。この実施形態は、振幅Ｓとバイアス量
Ｂとをインバータ周波数ｆinv及び変調率λ*の双方から
演算するようにしたものである。
【０１３０】次に、請求項９及び請求項１０の発明の実
施形態を説明する。図９は請求項９記載の発明の実施形
態を示しており、２ａ，７ａは図６と同様のバイアス量
演算回路及び振幅切替回路、３は図１と同様の制限値設
定回路である。また、３８，３９はそれぞれ電圧指令Ｖ
A *,ＶB *の制限回路であり、電圧指令ＶA *,ＶB *を制限値
Ｌmaxにより制限するように作用する。図１０は請求項
１０記載の発明の実施形態を示しており、４ａは図２と
同様にインバータ周波数ｆinvから制限値Ｌmaxを演算す
る制限値演算回路である。なお、図９、図１０の他の部
分については、図６の実施形態と同様である。
【０１３１】これらの実施形態の動作を説明すると、基
本的には図６の実施形態と同様であり、加算器６５また
は６６の出力が制限値Ｌmaxを越えない場合、電圧指令
ＶA *,ＶB *,Ｖ*、振幅Ｓ及びバイアス量Ｂは数式４３〜
数式５１のようになり、波形比較図も図１８、図２２の
ようになる。しかし、図２３（２）の，のように加
算器６５または６６の出力が制限値Ｌmaxを越えると
き、電圧指令ＶA *,ＶB *は数式５２、数式５３のように
なる。
【０１３２】
【数５２】ＶA *＝Ｌmax （ＶA *＞Ｌmax）
【０１３３】
【数５３】ＶB *＝−Ｌmax （ＶB *＜−Ｌmax）
【０１３４】なお、上記以外の電圧指令ＶA *，ＶB *が制
限値Ｌmaxを越えない部分では、電圧指令ＶA *，ＶB *は
それぞれ数式４５、数式４６となる。また、図１０の実
施形態では、図９の実施形態において、制限値Ｌmaxを
図２の実施形態のごとく前記数式２９のように変化させ
るものである。ここで、図９及び図１０の実施形態は、
図７、図８の実施形態にもそれぞれ適用可能である。
【０１３５】次いで、請求項１１の発明の実施形態を説
明する。図１１において、２ａ，７ａは図６と同様のバ
イアス量演算回路及び振幅切替回路、４ｂは図３と同様
の制限値演算回路であり、その他の部分は図３の実施形
態と同様である。
【０１３６】この動作を説明すると、電圧指令Ｖ*の大
きさが（Ｌmax−Ｂ）を越えない場合は補正量演算回路
３６，３７の出力はＳ1＝Ｓ2＝０となり、電圧指令
ＶA *，ＶB *は数式１５、数式１６により表され、波形比
較図は図１８のようになる。電圧指令Ｖ*の大きさが
（Ｌmax−Ｂ）を越える場合、電圧指令ＶA *，ＶB *及び
補正量Ｓ1，Ｓ2は数式１８〜数式２５により表され、波
形比較図は図１９のようになる。
【０１３７】変調率λ*が更に大きくなり、ＶA *,ＶB *が
重なるような場合には、電圧指令Ｖ A *,ＶB *を数式５
４、数式５５のようにする。これらの数式において、電
圧指令Ｖ*は数式５６により表され、波形比較図は図２
２となる。
【０１３８】
【数５４】ＶA *＝Ｖ*−１．０
【０１３９】
【数５５】ＶB *＝Ｖ*＋１．０
【０１４０】
【数５６】Ｖ*＝２・λ*・ｓｉｎθ
【０１４１】ここで、電圧指令の振幅Ｓとバイアス量Ｂ
の大きさとを整理すると、数式５７、数式５８となる。
【０１４２】
【数５７】
【０１４３】
【数５８】
【０１４４】図１１の制限値演算回路４ｂの出力Ｌは、
図３と同様に変調率λ*に応じてＬm axと１.０とに切り
替えられる。例えば、図１９（２）の斜線部または
がまたはと重ならないことを条件として加え、制限
値演算回路４ｂの出力Ｌは数式５９のようにする。
【０１４５】
【数５９】
【０１４６】また、補正量演算回路３６，３７は、電圧
指令の大きさに応じ数式６０、数式６１によって補正量
Ｓ1,Ｓ2を演算する。
【０１４７】
【数６０】
【０１４８】
【数６１】
【０１４９】次に、請求項１２の発明の実施形態を説明
する。図１２において、４ｃは図４と同様の制限値演算
回路であり、その他の部分は図１１の実施形態と同様で
ある。この実施形態は、図１１における制限値演算回路
４ｂの代わりに、インバータ周波数ｆinvに基づいて制
限値Ｌを演算する制限値演算回路４ｃを備えたものであ
る。この演算回路４ｃにおける演算内容は、前記数式４
２による。
【０１５０】請求項１３の発明の実施形態を説明する。
図１３において、４ｄは図５と同様の制限値演算回路で
あり、その他の部分は図１１の実施形態と同様である。
この実施形態では、制限値Ｌの演算方法として、図１１
に示した変調率λ*から演算する方法と、図１２に示し
たインバータ周波数ｆinvから演算する方法とを併せ持
つものである。
【０１５１】最後に、請求項１４及び請求項１５の発明
の実施形態を説明する。図１４は請求項１４記載の発明
の実施形態を示しており、この実施形態は、図１１の実
施形態において、電圧指令ＶA *,ＶB *を制限値Ｌ2により
制限するべく制限回路３８，３９を追加し、前記制限値
Ｌ2を制限値設定回路３から発生させるようにしたもの
である。
【０１５２】図１５は請求項１５記載の発明の実施形態
を示しており、４ｅは制限値Ｌ2を演算する制限値演算
回路である。この実施形態は、上記制限値Ｌ2をインバ
ータ周波数ｆinvに応じて数式６２のように変化させる
ものである。この数式６２において、ＮＮはインバータ
周波数ｆinvと搬送波周波数ｆcとの比率、Ｔminはパル
ス幅最小値を示す。
【０１５３】
【数６２】Ｌ2＝１．０−２・ｆinv・ＮＮ・Ｔmin
【０１５４】図１４、図１５の実施形態の動作は、基本
的には図１１の実施形態と同様である。このため、加算
器６７または６８の出力が制限値Ｌmaxを越えない場
合、電圧指令ＶA *,ＶB *,Ｖ*、振幅Ｓ及びバイアス量Ｂ
は数式１５〜数式２５、数式５４〜数式６１のようにな
り、波形比較図も図１８、図１９及び図２２のようにな
る。
【０１５５】しかし、図２３のように加算器６７または
６８の出力が制限値Ｌ2(Ｌmax)を越える場合には、電圧
指令ＶA *,ＶB *は数式６３、数式６４のようになる。
【０１５６】
【数６３】ＶA *＝Ｌmax （ＶA *＞Ｌmax)
【０１５７】
【数６４】ＶB *＝−Ｌmax （ＶB *＜−Ｌmax)
【０１５８】なお、上記以外の電圧指令が制限値Ｌ2(Ｌ
max)を越えない部分では、電圧指令ＶA *,ＶB *は数式４
５、数式４６のようになる。ここで、図１４、図１５の
実施形態は、図１２、図１３の実施形態にも適用可能で
ある。
【０１５９】
【発明の効果】以上のように本発明によれば、搬送波の
振幅を越えないように制限する制限値を設け、電圧指令
がこの制限値を越えないように制御することで、主回路
の半導体スイッチング素子の破壊を防止し、同時に出力
電圧の制御不能期間をなくして３レベルインバータを安
定して制御することができる。更に、制限値や振幅、バ
イアス量等を切り替えることにより、異なる変調方式間
の移行を円滑に行わせることが可能である。
【図面の簡単な説明】
【図１】請求項１記載の発明の実施形態を示す制御ブロ
ック図である。
【図２】請求項２記載の発明の実施形態を示す制御ブロ
ック図である。
【図３】請求項３記載の発明の実施形態を示す制御ブロ
ック図である。
【図４】請求項４記載の発明の実施形態を示す制御ブロ
ック図である。
【図５】請求項５記載の発明の実施形態を示す制御ブロ
ック図である。
【図６】請求項６記載の発明の実施形態を示す制御ブロ
ック図である。
【図７】請求項７記載の発明の実施形態を示す制御ブロ
ック図である。
【図８】請求項８記載の発明の実施形態を示す制御ブロ
ック図である。
【図９】請求項９記載の発明の実施形態を示す制御ブロ
ック図である。
【図１０】請求項１０記載の発明の実施形態を示す制御
ブロック図である。
【図１１】請求項１１記載の発明の実施形態を示す制御
ブロック図である。
【図１２】請求項１２記載の発明の実施形態を示す制御
ブロック図である。
【図１３】請求項１３記載の発明の実施形態を示す制御
ブロック図である。
【図１４】請求項１４記載の発明の実施形態を示す制御
ブロック図である。
【図１５】請求項１５記載の発明の実施形態を示す制御
ブロック図である。
【図１６】３レベルインバータの主回路構成図である。
【図１７】３レベルインバータの１相分の主回路及び制
御ブロック図である。
【図１８】ダイポーラ変調方式の原理図である。
【図１９】非対称ダイポーラ変調の原理図である。
【図２０】部分ダイポーラ変調の原理図である。
【図２１】非対称ダイポーラ過変調の原理図である。
【図２２】ユニポーラ変調方式の原理図である。
【図２３】ユニポーラ過変調方式の原理図である。
【図２４】文献１に記載されているダイポーラ変調のＰ
ＷＭ方式の原理図である。
【図２５】文献１に記載されているユニポーラ変調のＰ
ＷＭ方式の原理図である。
【符号の説明】
１ バイアス量設定回路 ２ａ，２ｂ，２ｃ バイアス量演算回路 ３，５ 制限値設定回路 ４ａ，４ｂ，４ｃ，４ｄ，４ｅ，６ａ 制限値演算回路 ７ａ，７ｂ，７ｃ 振幅切替回路 ３１〜３４，３８，３９ 制限回路 ３６，３７ 補正量演算回路 ５１ 波形発生回路 ５２ 搬送波発振器 ６１，６２ 比較器 ６４ 乗算器 ６５〜６８ 加算器 ７１，７２ 反転回路 ８１〜８４ ＧＴＯ ９３，９４ ダイオード

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 直流電源両端の正電位点及び負電位点と
    これらの間の中性点との間に接続された直流入力コンデ
    ンサを有する直流電源回路を備え、第１〜第４の半導体
    スイッチング素子からなる３つの直列回路の両端が前記
    正電位点及び負電位点にそれぞれ接続されると共に、第
    ２及び第３の半導体スイッチング素子の相互接続点が１
    相分の出力端子に接続され、第１及び第２の半導体スイ
    ッチング素子と前記中性点との間に第１の結合ダイオー
    ドが接続され、かつ、第３及び第４の半導体スイッチン
    グ素子と前記中性点との間に第２の結合ダイオードが接
    続されてなるインバータの各相電圧指令に、あるバイア
    ス量を加算または減算して得た２つの電圧指令のそれぞ
    れを搬送波と比較してＰＷＭ信号を発生する３レベルイ
    ンバータの制御装置において、 搬送波の振幅を越えない第１の制限値を設定する手段
    と、 第１の制限値を越えない第２の制限値を設定する手段
    と、 前記２つの電圧指令の一方が第１の制限値を越えるとき
    はその電圧指令を第１の制限値に制限する手段と、 第１の制限値を越えた電圧指令から第１の制限値を差し
    引いた値を補正量として他方の電圧指令に加算する手段
    と、 前記他方の電圧指令が第２の制限値を越える時はその電
    圧指令を第２の制限値に制限する手段と、 を備えたことを特徴とする３レベルインバータの制御装
    置。
  2. 【請求項２】 請求項１記載の３レベルインバータの制
    御装置において、 第１及び第２の制限値をインバータ周波数に応じて変化
    させる手段を備えたことを特徴とする３レベルインバー
    タの制御装置。
  3. 【請求項３】 直流電源両端の正電位点及び負電位点と
    これらの間の中性点との間に接続された直流入力コンデ
    ンサを有する直流電源回路を備え、第１〜第４の半導体
    スイッチング素子からなる３つの直列回路の両端が前記
    正電位点及び負電位点にそれぞれ接続されると共に、第
    ２及び第３の半導体スイッチング素子の相互接続点が１
    相分の出力端子に接続され、第１及び第２の半導体スイ
    ッチング素子と前記中性点との間に第１の結合ダイオー
    ドが接続され、かつ、第３及び第４の半導体スイッチン
    グ素子と前記中性点との間に第２の結合ダイオードが接
    続されてなるインバータの各相電圧指令に、あるバイア
    ス量を加算または減算して得た２つの電圧指令のそれぞ
    れを搬送波と比較してＰＷＭ信号を発生する３レベルイ
    ンバータの制御装置において、 搬送波の振幅を越えない制限値を設定する手段と、 前記制限値を変調率の大きさに応じて変化させる手段
    と、 前記２つの電圧指令の一方が前記制限値を越えるときは
    その電圧指令を前記制限値に制限する手段と、 前記制限値を越えた電圧指令から前記制限値を差し引い
    た値を補正量として他方の電圧指令に加算する手段と、 を備えたことを特徴とする３レベルインバータの制御装
    置。
  4. 【請求項４】 直流電源両端の正電位点及び負電位点と
    これらの間の中性点との間に接続された直流入力コンデ
    ンサを有する直流電源回路を備え、第１〜第４の半導体
    スイッチング素子からなる３つの直列回路の両端が前記
    正電位点及び負電位点にそれぞれ接続されると共に、第
    ２及び第３の半導体スイッチング素子の相互接続点が１
    相分の出力端子に接続され、第１及び第２の半導体スイ
    ッチング素子と前記中性点との間に第１の結合ダイオー
    ドが接続され、かつ、第３及び第４の半導体スイッチン
    グ素子と前記中性点との間に第２の結合ダイオードが接
    続されてなるインバータの各相電圧指令に、あるバイア
    ス量を加算または減算して得た２つの電圧指令のそれぞ
    れを搬送波と比較してＰＷＭ信号を発生する３レベルイ
    ンバータの制御装置において、 搬送波の振幅を越えない制限値を設定する手段と、 前記制限値をインバータ周波数に応じて変化させる手段
    と、 前記２つの電圧指令の一方が前記制限値を越えるときは
    その電圧指令を前記制限値に制限する手段と、 前記制限値を越えた電圧指令から前記制限値を差し引い
    た値を補正量として他方の電圧指令に加算する手段と、 を備えたことを特徴とする３レベルインバータの制御装
    置。
  5. 【請求項５】 請求項３記載の３レベルインバータの制
    御装置において、 前記制限値をインバータ周波数に応じて変化させる手段
    を併せ持つことを特徴とする３レベルインバータの制御
    装置。
  6. 【請求項６】 直流電源両端の正電位点及び負電位点と
    これらの間の中性点との間に接続された直流入力コンデ
    ンサを有する直流電源回路を備え、第１〜第４の半導体
    スイッチング素子からなる３つの直列回路の両端が前記
    正電位点及び負電位点にそれぞれ接続されると共に、第
    ２及び第３の半導体スイッチング素子の相互接続点が１
    相分の出力端子に接続され、第１及び第２の半導体スイ
    ッチング素子と前記中性点との間に第１の結合ダイオー
    ドが接続され、かつ、第３及び第４の半導体スイッチン
    グ素子と前記中性点との間に第２の結合ダイオードが接
    続されてなるインバータの各相電圧指令に、あるバイア
    ス量を加算または減算して得た２つの電圧指令のそれぞ
    れを搬送波と比較してＰＷＭ信号を発生する３レベルイ
    ンバータの制御装置において、 電圧指令の振幅及び前記バイアス量を変調率の大きさに
    応じて切り替える手段を備えたことを特徴とする３レベ
    ルインバータの制御装置。
  7. 【請求項７】 直流電源両端の正電位点及び負電位点と
    これらの間の中性点との間に接続された直流入力コンデ
    ンサを有する直流電源回路を備え、第１〜第４の半導体
    スイッチング素子からなる３つの直列回路の両端が前記
    正電位点及び負電位点にそれぞれ接続されると共に、第
    ２及び第３の半導体スイッチング素子の相互接続点が１
    相分の出力端子に接続され、第１及び第２の半導体スイ
    ッチング素子と前記中性点との間に第１の結合ダイオー
    ドが接続され、かつ、第３及び第４の半導体スイッチン
    グ素子と前記中性点との間に第２の結合ダイオードが接
    続されてなるインバータの各相電圧指令に、あるバイア
    ス量を加算または減算して得た２つの電圧指令のそれぞ
    れを搬送波と比較してＰＷＭ信号を発生する３レベルイ
    ンバータの制御装置において、 電圧指令の振幅及び前記バイアス量をインバータ周波数
    に応じて切り替える手段を備えたことを特徴とする３レ
    ベルインバータの制御装置。
  8. 【請求項８】 直流電源両端の正電位点及び負電位点と
    これらの間の中性点との間に接続された直流入力コンデ
    ンサを有する直流電源回路を備え、第１〜第４の半導体
    スイッチング素子からなる３つの直列回路の両端が前記
    正電位点及び負電位点にそれぞれ接続されると共に、第
    ２及び第３の半導体スイッチング素子の相互接続点が１
    相分の出力端子に接続され、第１及び第２の半導体スイ
    ッチング素子と前記中性点との間に第１の結合ダイオー
    ドが接続され、かつ、第３及び第４の半導体スイッチン
    グ素子と前記中性点との間に第２の結合ダイオードが接
    続されてなるインバータの各相電圧指令に、あるバイア
    ス量を加算または減算して得た２つの電圧指令のそれぞ
    れを搬送波と比較してＰＷＭ信号を発生する３レベルイ
    ンバータの制御装置において、 電圧指令の振幅及び前記バイアス量を変調率の大きさ及
    びインバータ周波数に応じて切り替える手段を備えたこ
    とを特徴とする３レベルインバータの制御装置。
  9. 【請求項９】 請求項６，７または８記載の３レベルイ
    ンバータの制御装置において、 前記２つの電圧指令の振幅を制限する手段を備えたこと
    を特徴とする３レベルインバータの制御装置。
  10. 【請求項１０】 請求項９記載の３レベルインバータの
    制御装置において、 前記２つの電圧指令の振幅の制限値をインバータ周波数
    に応じて変化させる手段を備えたことを特徴とする３レ
    ベルインバータの制御装置。
  11. 【請求項１１】 請求項３記載の３レベルインバータの
    制御装置において、 前記バイアス量を変調率の大きさに応じて変化させる手
    段を備えたことを特徴とする３レベルインバータの制御
    装置。
  12. 【請求項１２】 直流電源両端の正電位点及び負電位点
    とこれらの間の中性点との間に接続された直流入力コン
    デンサを有する直流電源回路を備え、第１〜第４の半導
    体スイッチング素子からなる３つの直列回路の両端が前
    記正電位点及び負電位点にそれぞれ接続されると共に、
    第２及び第３の半導体スイッチング素子の相互接続点が
    １相分の出力端子に接続され、第１及び第２の半導体ス
    イッチング素子と前記中性点との間に第１の結合ダイオ
    ードが接続され、かつ、第３及び第４の半導体スイッチ
    ング素子と前記中性点との間に第２の結合ダイオードが
    接続されてなるインバータの各相電圧指令に、あるバイ
    アス量を加算または減算して得た２つの電圧指令のそれ
    ぞれを搬送波と比較してＰＷＭ信号を発生する３レベル
    インバータの制御装置において、 搬送波の振幅を越えない制限値を設定する手段と、 前記制限値をインバータ周波数に応じて変化させる手段
    と、 前記バイアス量を変調率の大きさに応じて変化させる手
    段と、 前記２つの電圧指令の一方が前記制限値を越えるときは
    その電圧指令を前記制限値に制限する手段と、 前記制限値を越えた電圧指令から前記制限値を差し引い
    た値を補正量として他方の電圧指令に加算する手段と、 を備えたことを特徴とする３レベルインバータの制御装
    置。
  13. 【請求項１３】 請求項１２記載の３レベルインバータ
    の制御装置において、 前記制限値を変調率の大きさに応じて変化させる手段を
    併せ持つことを特徴とする３レベルインバータの制御装
    置。
  14. 【請求項１４】 請求項１１，１２または１３記載の３
    レベルインバータの制御装置において、 補正量が加えられた後の前記２つの電圧指令の振幅を制
    限する手段を備えたことを特徴とする３レベルインバー
    タの制御装置。
  15. 【請求項１５】 請求項１４記載の３レベルインバータ
    の制御装置において、 前記２つの電圧指令の振幅の制限値をインバータ周波数
    に応じて変化させる手段を備えたことを特徴とする３レ
    ベルインバータの制御装置。
JP8202136A 1996-07-31 1996-07-31 ３レベルインバータの制御装置 Pending JPH1052062A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8202136A JPH1052062A (ja) 1996-07-31 1996-07-31 ３レベルインバータの制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8202136A JPH1052062A (ja) 1996-07-31 1996-07-31 ３レベルインバータの制御装置

Publications (1)

Publication Number Publication Date
JPH1052062A true JPH1052062A (ja) 1998-02-20

Family

ID=16452564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8202136A Pending JPH1052062A (ja) 1996-07-31 1996-07-31 ３レベルインバータの制御装置

Country Status (1)

Country Link
JP (1) JPH1052062A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820280A (zh) * 2010-05-18 2010-09-01 中国航天科技集团公司第九研究院第七七一研究所 用于脉宽调制器异相驱动的检相纠相电路
WO2014141398A1 (ja) * 2013-03-13 2014-09-18 株式会社日立製作所 Ｐｗｍ制御方法とそれを用いた電力変換装置
JP2015211595A (ja) * 2014-04-28 2015-11-24 株式会社安川電機 電力変換装置、制御装置および電力変換装置の制御方法
US9812940B2 (en) 2015-04-14 2017-11-07 Lsis Co., Ltd. Offset voltage generator and method for generating an offset voltage of three-phase inverter
US9899936B2 (en) 2015-04-14 2018-02-20 Lsis Co., Ltd. Offset voltage generator and method for generating an offset voltage of three-phase inverter

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820280A (zh) * 2010-05-18 2010-09-01 中国航天科技集团公司第九研究院第七七一研究所 用于脉宽调制器异相驱动的检相纠相电路
WO2014141398A1 (ja) * 2013-03-13 2014-09-18 株式会社日立製作所 Ｐｗｍ制御方法とそれを用いた電力変換装置
JP2015211595A (ja) * 2014-04-28 2015-11-24 株式会社安川電機 電力変換装置、制御装置および電力変換装置の制御方法
US9906168B2 (en) 2014-04-28 2018-02-27 Kabushiki Kaisha Yaskawa Denki Power converting apparatus, control device, and method for controlling power converting apparatus
US9812940B2 (en) 2015-04-14 2017-11-07 Lsis Co., Ltd. Offset voltage generator and method for generating an offset voltage of three-phase inverter
US9899936B2 (en) 2015-04-14 2018-02-20 Lsis Co., Ltd. Offset voltage generator and method for generating an offset voltage of three-phase inverter

Similar Documents

Publication Publication Date Title
US8817499B2 (en) Control method and system for reducing the common-mode current in a power converter
US6594164B2 (en) PWM controlled power conversion device
EP1261123B1 (en) Method for controlling pwm pulse
US7952896B2 (en) Power conversion architecture with zero common mode voltage
KR102409013B1 (ko) 전력 변환 장치
JPH05227796A (ja) 電力変換器の制御装置
JPH02307373A (ja) インバータの制御装置
JP3455788B2 (ja) 電力変換装置
JPH1052062A (ja) ３レベルインバータの制御装置
JP2923727B2 (ja) 電力変換装置
JP2008048550A (ja) マトリクスコンバータ
JP4277360B2 (ja) ３レベルインバータの制御装置
JPH08107698A (ja) 空間ベクトルｐｗｍ制御方式
JP3755089B2 (ja) 電気車の制御装置
JP3807340B2 (ja) マルチレベルインバータの制御方法
JP4096501B2 (ja) 電力変換器の制御装置
JP3232615B2 (ja) インバータ装置
JP7051600B2 (ja) 多段変換器の制御装置
JP3316448B2 (ja) 半導体電力変換装置
JP4448294B2 (ja) 電力変換装置
JP2021044993A (ja) ３レベル電力変換器の制御装置
JP3747259B2 (ja) 電気車の制御装置
JPH03159570A (ja) インバータ装置
JPH0775346A (ja) Ｐｗｍインバータ装置
JPH11196579A (ja) 半導体電力変換装置用制御装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021203