JPH1054853A - コンパレータ - Google Patents
コンパレータInfo
- Publication number
- JPH1054853A JPH1054853A JP22928396A JP22928396A JPH1054853A JP H1054853 A JPH1054853 A JP H1054853A JP 22928396 A JP22928396 A JP 22928396A JP 22928396 A JP22928396 A JP 22928396A JP H1054853 A JPH1054853 A JP H1054853A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- constant current
- variable
- generating means
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】スレッショルド・レベル値とヒステリシス幅と
が相互干渉せず各々独立して設定可能で、かつコンパレ
ータ素子の部品ばらつきの影響を受けない精度の高い良
好なコンパレータ回路を実現する。 【解決手段】ヒステリシス条件である上下限の一方の比
較電圧値として供給し、所定スレッショルド・レベル値
に設定可変可能な可変電圧発生手段を挿入して設け、可
変電圧発生手段とコンパレータの基準の比較電圧入力端
間に所定の抵抗を設け、抵抗に所定の定電流を供給し、
所定定電流に設定可変可能な可変定電流発生手段を設
け、コンパレータ出力端の信号を受けて、可変定電流発
生手段とコンパレータの基準の比較電圧入力端間に挿入
して設けて、可変定電流発生手段の定電流を開閉する電
流スイッチ手段を設け、可変定電流発生手段の定電流に
より抵抗両端に生じる電位差をヒステリシス条件である
上下限の他方の比較電圧値として使用する構成手段。
が相互干渉せず各々独立して設定可能で、かつコンパレ
ータ素子の部品ばらつきの影響を受けない精度の高い良
好なコンパレータ回路を実現する。 【解決手段】ヒステリシス条件である上下限の一方の比
較電圧値として供給し、所定スレッショルド・レベル値
に設定可変可能な可変電圧発生手段を挿入して設け、可
変電圧発生手段とコンパレータの基準の比較電圧入力端
間に所定の抵抗を設け、抵抗に所定の定電流を供給し、
所定定電流に設定可変可能な可変定電流発生手段を設
け、コンパレータ出力端の信号を受けて、可変定電流発
生手段とコンパレータの基準の比較電圧入力端間に挿入
して設けて、可変定電流発生手段の定電流を開閉する電
流スイッチ手段を設け、可変定電流発生手段の定電流に
より抵抗両端に生じる電位差をヒステリシス条件である
上下限の他方の比較電圧値として使用する構成手段。
Description
【０００１】
【発明の属する技術分野】この発明は、未知のアナログ
信号を受けて、所望のスレッショルド・レベル条件とヒ
ステリシス幅条件でデジタル信号に変換する可変設定可
能なコンパレータ回路に関する。
信号を受けて、所望のスレッショルド・レベル条件とヒ
ステリシス幅条件でデジタル信号に変換する可変設定可
能なコンパレータ回路に関する。
【０００２】
【従来の技術】コンパレータ回路の利用アプリケーショ
ンとしては、図４のコンパレータ変換波形図に示すよう
にスレッショルド・レベル値Ｖthlvlとヒステリシス幅
Ｖwdを任意可変に設定制御し、かつ正確に未知のアナロ
グ信号Ｖinをデジタル信号Ｄoutに変換したい利用形態
がある。例えばノイズが混在していて的確な条件で変換
したい場合や、立ち上がり／立ち下がりの遅い信号に重
複してノイズが乗っている場合や、ＤＣ成分が重複して
いる場合や、入力レベルが低い場合や、レベルの異なる
複数入力信号を順次切り替えて測定する等の場合があ
る。このような入力信号に対応してコンパレータ回路側
に要求される条件としては、第１にスレッショルド・レ
ベル値Ｖthlvlとヒステリシス幅Ｖwdに対して個々に任
意可変設定機能が要求され、第２にスレッショルド・レ
ベル値Ｖthlvlとヒステリシス幅Ｖwdの設定確度の精度
が高いことが要求され、第３に比較的広い周波数範囲
（例えばＤＣ〜１００ＭＨｚ）で安定動作することが要
求される。
ンとしては、図４のコンパレータ変換波形図に示すよう
にスレッショルド・レベル値Ｖthlvlとヒステリシス幅
Ｖwdを任意可変に設定制御し、かつ正確に未知のアナロ
グ信号Ｖinをデジタル信号Ｄoutに変換したい利用形態
がある。例えばノイズが混在していて的確な条件で変換
したい場合や、立ち上がり／立ち下がりの遅い信号に重
複してノイズが乗っている場合や、ＤＣ成分が重複して
いる場合や、入力レベルが低い場合や、レベルの異なる
複数入力信号を順次切り替えて測定する等の場合があ
る。このような入力信号に対応してコンパレータ回路側
に要求される条件としては、第１にスレッショルド・レ
ベル値Ｖthlvlとヒステリシス幅Ｖwdに対して個々に任
意可変設定機能が要求され、第２にスレッショルド・レ
ベル値Ｖthlvlとヒステリシス幅Ｖwdの設定確度の精度
が高いことが要求され、第３に比較的広い周波数範囲
（例えばＤＣ〜１００ＭＨｚ）で安定動作することが要
求される。
【０００３】従来技術例の一般的な任意可変コンパレー
タ回路の構成例を図３に示す。構成は、コンパレータ７
０と、可変電圧発生手段１０と、抵抗Ｒ１と、ヒステリ
シス切替部９０とで成る。ヒステリシス切替部９０は複
数の抵抗Ｒ２1〜Ｒ２nとスイッチＳＷ３1〜ＳＷ３nで成
り、外部からの設定データを受けて、所望のヒステリシ
ス幅Ｖwdに切り替えるものである。可変電圧発生手段１
０は、例えばＤＡ変換器とバッファアンプで構成され、
主にコンパレータのスレッショルド・レベル要素を与え
る可変直流電圧Ｖthを発生するものであり、外部からの
設定データを受けて、抵抗Ｒ１の一端に供給する。
タ回路の構成例を図３に示す。構成は、コンパレータ７
０と、可変電圧発生手段１０と、抵抗Ｒ１と、ヒステリ
シス切替部９０とで成る。ヒステリシス切替部９０は複
数の抵抗Ｒ２1〜Ｒ２nとスイッチＳＷ３1〜ＳＷ３nで成
り、外部からの設定データを受けて、所望のヒステリシ
ス幅Ｖwdに切り替えるものである。可変電圧発生手段１
０は、例えばＤＡ変換器とバッファアンプで構成され、
主にコンパレータのスレッショルド・レベル要素を与え
る可変直流電圧Ｖthを発生するものであり、外部からの
設定データを受けて、抵抗Ｒ１の一端に供給する。
【０００４】ところでコンパレータ回路において、スレ
ッショルド・レベルやヒステリシス幅による変換精度が
要求される場合は、予め当該回路や回路素子個々のばら
つき補正する為に校正してから使用に供する。この校正
手段についての説明は省略する。
ッショルド・レベルやヒステリシス幅による変換精度が
要求される場合は、予め当該回路や回路素子個々のばら
つき補正する為に校正してから使用に供する。この校正
手段についての説明は省略する。
【０００５】次に本回路におけるスレッショルド・レベ
ル値Ｖthlvlとヒステリシス幅Ｖwdの設定条件について
計算式を示して説明する。ここでコンパレータ７０入力
端の基準の比較電圧Ｖcompにおいて、コンパレータ７０
自体のオフセット誤差が無い素子と仮定し、ヒステリシ
ス電圧のハイ側値をＶcompＨとし、ロー側値をＶcompＬ
とし、コンパレータ７０出力端のハイ出力電圧をＶoＨ
とし、ロー出力電圧をＶoＬと仮定し、又可変電圧発生
手段１０の出力電圧をＶthと仮定する。このとき各スイ
ッチ毎のコンパレータ７０入力端における比較電圧Ｖco
mpは、 ＶcompＨ＝ Ｖth×｛Ｒ２n／（Ｒ１＋Ｒ２n）｝＋ＶoＨ
×｛Ｒ１／（Ｒ１＋Ｒ２n）｝ ＶcompＬ＝ Ｖth×｛Ｒ２n／（Ｒ１＋Ｒ２n）｝＋ＶoＬ
×｛Ｒ１／（Ｒ１＋Ｒ２n）｝ となる。
ル値Ｖthlvlとヒステリシス幅Ｖwdの設定条件について
計算式を示して説明する。ここでコンパレータ７０入力
端の基準の比較電圧Ｖcompにおいて、コンパレータ７０
自体のオフセット誤差が無い素子と仮定し、ヒステリシ
ス電圧のハイ側値をＶcompＨとし、ロー側値をＶcompＬ
とし、コンパレータ７０出力端のハイ出力電圧をＶoＨ
とし、ロー出力電圧をＶoＬと仮定し、又可変電圧発生
手段１０の出力電圧をＶthと仮定する。このとき各スイ
ッチ毎のコンパレータ７０入力端における比較電圧Ｖco
mpは、 ＶcompＨ＝ Ｖth×｛Ｒ２n／（Ｒ１＋Ｒ２n）｝＋ＶoＨ
×｛Ｒ１／（Ｒ１＋Ｒ２n）｝ ＶcompＬ＝ Ｖth×｛Ｒ２n／（Ｒ１＋Ｒ２n）｝＋ＶoＬ
×｛Ｒ１／（Ｒ１＋Ｒ２n）｝ となる。
【０００６】上記式と図３から、ヒステリシス条件であ
るヒステリシス切替部９０のスイッチを変えると抵抗Ｒ
１に流れる電流値も変わってしまう。この為スレッショ
ルド・レベル値Ｖthlvlも変わってしまう為、所望のレ
ベルとなるように可変電圧発生手段１０側に対する設定
条件も計算し直して設定する必要がある。またコンパレ
ータ７０出力であるハイ出力電圧ＶoＨやロー出力電圧
をＶoＬは、素子個々に部品ばらつきを有している点が
あり、更に出力端から次段に供給される負荷電流にも影
響を受け一定した電圧では無い。これらの点から本回路
においては一義的に設定条件が決まらないという難点が
ある。更に加えて実際にはコンパレータ７０自体のオフ
セット誤差が例えば数ｍＶ有しているのでこれを考慮し
た補正演算処理も必要となり複雑となる。
るヒステリシス切替部９０のスイッチを変えると抵抗Ｒ
１に流れる電流値も変わってしまう。この為スレッショ
ルド・レベル値Ｖthlvlも変わってしまう為、所望のレ
ベルとなるように可変電圧発生手段１０側に対する設定
条件も計算し直して設定する必要がある。またコンパレ
ータ７０出力であるハイ出力電圧ＶoＨやロー出力電圧
をＶoＬは、素子個々に部品ばらつきを有している点が
あり、更に出力端から次段に供給される負荷電流にも影
響を受け一定した電圧では無い。これらの点から本回路
においては一義的に設定条件が決まらないという難点が
ある。更に加えて実際にはコンパレータ７０自体のオフ
セット誤差が例えば数ｍＶ有しているのでこれを考慮し
た補正演算処理も必要となり複雑となる。
【０００７】
【発明が解決しようとする課題】上記説明のように、ヒ
ステリシス切替部９０の設定条件を変えると抵抗Ｒ１に
流れる電流値も変わってしまい、スレッショルド・レベ
ル値Ｖthlvlとヒステリシス幅Ｖwdの設定間が相互干渉
する為に好ましくない。またコンパレータ７０出力電圧
（ＶoＨ、ＶoＬ）は素子個々に部品ばらつきが有る為、
精度の良い安定したコンパレータ回路には出来にくい難
点がある。これらの点から実用上の不便があった。
ステリシス切替部９０の設定条件を変えると抵抗Ｒ１に
流れる電流値も変わってしまい、スレッショルド・レベ
ル値Ｖthlvlとヒステリシス幅Ｖwdの設定間が相互干渉
する為に好ましくない。またコンパレータ７０出力電圧
（ＶoＨ、ＶoＬ）は素子個々に部品ばらつきが有る為、
精度の良い安定したコンパレータ回路には出来にくい難
点がある。これらの点から実用上の不便があった。
【０００８】そこで、本発明が解決しようとする課題
は、スレッショルド・レベル値Ｖthlvlとヒステリシス
幅Ｖwdとが相互干渉せず各々独立して設定可能で、かつ
コンパレータ素子の部品ばらつきの影響を受けない精度
の高い良好なコンパレータ回路を実現することを目的と
する。
は、スレッショルド・レベル値Ｖthlvlとヒステリシス
幅Ｖwdとが相互干渉せず各々独立して設定可能で、かつ
コンパレータ素子の部品ばらつきの影響を受けない精度
の高い良好なコンパレータ回路を実現することを目的と
する。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の構成では、ヒステリシス条件である上下限
の一方の比較電圧値として供給し、所定スレッショルド
・レベル値Ｖthに設定可変可能な可変電圧発生手段１０
を挿入して設け、可変電圧発生手段１０とコンパレータ
７０の基準の比較電圧Ｖcomp入力端間に所定の抵抗Ｒ１
を設け、抵抗Ｒ１に所定の定電流を供給し、所定定電流
に設定可変可能な可変定電流発生手段２０を設け、コン
パレータ７０出力端の信号を受けて、可変定電流発生手
段２０とコンパレータ７０の基準の比較電圧Ｖcomp入力
端間に挿入して設けて、可変定電流発生手段２０の定電
流Ｉconstを開閉する電流スイッチ手段３０を設け、可
変定電流発生手段２０の定電流Ｉconstにより抵抗Ｒ１
両端に生じる電位差Ｖd1をヒステリシス条件である上下
限の他方の比較電圧値として使用する構成手段とする。
これにより、正負入力端を有するコンパレータ７０にお
いて、一方の入力端に未知アナログ信号Ｖinを受け、他
方の入力端に基準の比較電圧Ｖcompを印加して所定のス
レッショルド・レベル条件及び所定のヒステリシス条件
でデジタル信号に変換するコンパレータにおいて、スレ
ッショルド・レベルとヒステリシス幅とが相互干渉せず
各々独立して設定可能で、かつ安定な精度のコンパレー
タ回路を実現する
に、本発明の構成では、ヒステリシス条件である上下限
の一方の比較電圧値として供給し、所定スレッショルド
・レベル値Ｖthに設定可変可能な可変電圧発生手段１０
を挿入して設け、可変電圧発生手段１０とコンパレータ
７０の基準の比較電圧Ｖcomp入力端間に所定の抵抗Ｒ１
を設け、抵抗Ｒ１に所定の定電流を供給し、所定定電流
に設定可変可能な可変定電流発生手段２０を設け、コン
パレータ７０出力端の信号を受けて、可変定電流発生手
段２０とコンパレータ７０の基準の比較電圧Ｖcomp入力
端間に挿入して設けて、可変定電流発生手段２０の定電
流Ｉconstを開閉する電流スイッチ手段３０を設け、可
変定電流発生手段２０の定電流Ｉconstにより抵抗Ｒ１
両端に生じる電位差Ｖd1をヒステリシス条件である上下
限の他方の比較電圧値として使用する構成手段とする。
これにより、正負入力端を有するコンパレータ７０にお
いて、一方の入力端に未知アナログ信号Ｖinを受け、他
方の入力端に基準の比較電圧Ｖcompを印加して所定のス
レッショルド・レベル条件及び所定のヒステリシス条件
でデジタル信号に変換するコンパレータにおいて、スレ
ッショルド・レベルとヒステリシス幅とが相互干渉せず
各々独立して設定可能で、かつ安定な精度のコンパレー
タ回路を実現する
【００１０】また、電流スイッチ手段３０としては、差
動トランジスタ（Ｑ１、Ｑ２）構成とし、コンパレータ
７０の正／負出力信号を受けて、一方のトランジスタが
ＯＮのときに可変定電流発生手段２０からの定電流Ｉco
nstをスイッチして抵抗Ｒ１に供給する構成手段があ
る。
動トランジスタ（Ｑ１、Ｑ２）構成とし、コンパレータ
７０の正／負出力信号を受けて、一方のトランジスタが
ＯＮのときに可変定電流発生手段２０からの定電流Ｉco
nstをスイッチして抵抗Ｒ１に供給する構成手段があ
る。
【００１１】
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に詳細に説明する。
例と共に詳細に説明する。
【００１２】
【実施例】本発明では、相互干渉なく、独立してスレッ
ショルド・レベル値Ｖthlvlを設定可能な可変電圧発生
手段と、独立してヒステリシス幅Ｖwdを設定可能な可変
定電流発生手段と、コンパレータ出力信号により定電流
発生手段をスイッチしてヒステリシス帰還手段とするこ
とにより実現する。
ショルド・レベル値Ｖthlvlを設定可能な可変電圧発生
手段と、独立してヒステリシス幅Ｖwdを設定可能な可変
定電流発生手段と、コンパレータ出力信号により定電流
発生手段をスイッチしてヒステリシス帰還手段とするこ
とにより実現する。
【００１３】本発明のコンパレータ回路構成例を図１に
示す。構成は、コンパレータ７０と、可変電圧発生手段
１０と、抵抗Ｒ１と、電流スイッチ手段３０と、可変定
電流発生手段２０とで成る。この構成で、コンパレータ
７０と可変電圧発生手段１０と抵抗Ｒ１は、従来構成と
同様である。
示す。構成は、コンパレータ７０と、可変電圧発生手段
１０と、抵抗Ｒ１と、電流スイッチ手段３０と、可変定
電流発生手段２０とで成る。この構成で、コンパレータ
７０と可変電圧発生手段１０と抵抗Ｒ１は、従来構成と
同様である。
【００１４】可変定電流発生手段２０は、抵抗Ｒ１に流
す電流値を決めるものであり、外部からの設定データを
受けて、所定の定電流値Ｉconstを電流スイッチ手段３
０を介して抵抗Ｒ１に流す。この抵抗の両端の電位差Ｖ
d1＝Ｉconst×Ｒ１がそのままヒステリシス幅Ｖwdとし
て一義的に与えられる。この回路構成例としては、一般
的なＤＡ変換器とＶＩ変換器の構成、あるいは基準電圧
と可変ゲインアンプとＶＩ変換器での構成例がある。
す電流値を決めるものであり、外部からの設定データを
受けて、所定の定電流値Ｉconstを電流スイッチ手段３
０を介して抵抗Ｒ１に流す。この抵抗の両端の電位差Ｖ
d1＝Ｉconst×Ｒ１がそのままヒステリシス幅Ｖwdとし
て一義的に与えられる。この回路構成例としては、一般
的なＤＡ変換器とＶＩ変換器の構成、あるいは基準電圧
と可変ゲインアンプとＶＩ変換器での構成例がある。
【００１５】電流スイッチ手段３０は、上記説明の可変
定電流発生手段２０と抵抗Ｒ１の間に挿入されてＯＮ／
ＯＦＦ開閉動作する高速の電流スイッチ回路であり、コ
ンパレータ７０からの出力信号を受けてスイッチ動作す
る。即ち、当初のコンパレータ７０入力端における比較
電圧Ｖcompは、スイッチＯＦＦ状態であるから可変電圧
発生手段１０の出力電圧Ｖthがそのまま与えられる。次
にスイッチＯＮ状態では可変定電流発生手段２０の定電
流値Ｉconstによる電圧ドロップ分Ｖd1低い電圧が与え
られる。
定電流発生手段２０と抵抗Ｒ１の間に挿入されてＯＮ／
ＯＦＦ開閉動作する高速の電流スイッチ回路であり、コ
ンパレータ７０からの出力信号を受けてスイッチ動作す
る。即ち、当初のコンパレータ７０入力端における比較
電圧Ｖcompは、スイッチＯＦＦ状態であるから可変電圧
発生手段１０の出力電圧Ｖthがそのまま与えられる。次
にスイッチＯＮ状態では可変定電流発生手段２０の定電
流値Ｉconstによる電圧ドロップ分Ｖd1低い電圧が与え
られる。
【００１６】これらを従来同様の式で表現すると、 ＶcompＨ＝ Ｖth ＶcompＬ＝ Ｖth−Ｖd1＝ Ｖth−Ｒ１×Ｉconst ヒステリシス幅Ｖwd＝ ＶcompＨ−ＶcompＬ＝ Ｒ１×Ｉ
const となる。この式から明らかなようにスレッショルド・レ
ベル値Ｖthlvlについては、可変電圧発生手段１０の出
力電圧Ｖthの可変項のみで一義的に決まり、ヒステリシ
ス幅Ｖwdについては、定電流値Ｉconstの可変項のみで
一義的に決まることとなる。またコンパレータ７０自体
のオフセット誤差は、出力電圧Ｖthにこの値を相殺する
ように単にオフセット加算するのみで良い。
const となる。この式から明らかなようにスレッショルド・レ
ベル値Ｖthlvlについては、可変電圧発生手段１０の出
力電圧Ｖthの可変項のみで一義的に決まり、ヒステリシ
ス幅Ｖwdについては、定電流値Ｉconstの可変項のみで
一義的に決まることとなる。またコンパレータ７０自体
のオフセット誤差は、出力電圧Ｖthにこの値を相殺する
ように単にオフセット加算するのみで良い。
【００１７】このように独立して個別設定可能となった
本発明回路では、スレッショルド・レベル値とヒステリ
シス幅の設定が相互影響を受けることなく、かつ容易に
設定できる利点が得られる。当然ながらコンパレータ７
０出力電圧（ＶoＨ、ＶoＬ）の影響についても解消され
ていることは言うまでもない。
本発明回路では、スレッショルド・レベル値とヒステリ
シス幅の設定が相互影響を受けることなく、かつ容易に
設定できる利点が得られる。当然ながらコンパレータ７
０出力電圧（ＶoＨ、ＶoＬ）の影響についても解消され
ていることは言うまでもない。
【００１８】次に上記説明における電流スイッチ手段３
０の具体的回路例を図２に示す。本回路例では差動トラ
ンジスタ（Ｑ１，Ｑ２）構成にし、コンパレータ７０の
正／負出力信号を受けて、何れかのトランジスタをＯＮ
状態に切り替えて可変定電流発生手段２０の電流Ｉcons
tを高速にスイッチする。これにより抵抗Ｒ１側へは定
電流ＩconstのＯＮ／ＯＦＦ切替が高速に行われ、これ
による入力側への帰還によってヒステリシス作用が得ら
れる。
０の具体的回路例を図２に示す。本回路例では差動トラ
ンジスタ（Ｑ１，Ｑ２）構成にし、コンパレータ７０の
正／負出力信号を受けて、何れかのトランジスタをＯＮ
状態に切り替えて可変定電流発生手段２０の電流Ｉcons
tを高速にスイッチする。これにより抵抗Ｒ１側へは定
電流ＩconstのＯＮ／ＯＦＦ切替が高速に行われ、これ
による入力側への帰還によってヒステリシス作用が得ら
れる。
【００１９】
【発明の効果】本発明は、以上説明した内容から、下記
に記載される効果を奏する。本回路構成により、可変電
圧発生手段１０の出力電圧Ｖthが、そのままコンパレー
タ７０ヒステリシス電圧のハイ側設定値ＶcompＨとな
る。また、ヒステリシス電圧のロー側設定値ＶcompＬと
なる。このことは、可変電圧発生手段１０の出力電圧Ｖ
thにより、可変定電流発生手段２０の影響を受けること
のない独立したスレッショルド・レベル値の設定が可能
となる利点が得られる。また、コンパレータ７０のヒス
テリシス幅Ｖwdについては、抵抗Ｒ１に流れる定電流Ｉ
constのみで決まる結果、可変電圧発生手段１０の影響
を受けることのない、かつコンパレータ素子出力振幅ば
らつきの影響をも受けない精度の高い独立したスレッシ
ョルド・レベル値の設定が可能となる利点が得られる。
これらの結果、設定条件が回路毎の誤差要因を受けず設
定精度が大幅に向上され、スレッショルド・レベル値設
定とヒステリシス幅Ｖwd設定間での干渉影響を解消で
き、かつ容易に設定値を算出可能なコンパレータ回路を
実現でき、その効果は大である。
に記載される効果を奏する。本回路構成により、可変電
圧発生手段１０の出力電圧Ｖthが、そのままコンパレー
タ７０ヒステリシス電圧のハイ側設定値ＶcompＨとな
る。また、ヒステリシス電圧のロー側設定値ＶcompＬと
なる。このことは、可変電圧発生手段１０の出力電圧Ｖ
thにより、可変定電流発生手段２０の影響を受けること
のない独立したスレッショルド・レベル値の設定が可能
となる利点が得られる。また、コンパレータ７０のヒス
テリシス幅Ｖwdについては、抵抗Ｒ１に流れる定電流Ｉ
constのみで決まる結果、可変電圧発生手段１０の影響
を受けることのない、かつコンパレータ素子出力振幅ば
らつきの影響をも受けない精度の高い独立したスレッシ
ョルド・レベル値の設定が可能となる利点が得られる。
これらの結果、設定条件が回路毎の誤差要因を受けず設
定精度が大幅に向上され、スレッショルド・レベル値設
定とヒステリシス幅Ｖwd設定間での干渉影響を解消で
き、かつ容易に設定値を算出可能なコンパレータ回路を
実現でき、その効果は大である。
【図１】 本発明の、コンパレータ回路構成例である。
【図２】 本発明の、電流スイッチ手段３０の具体的回
路例である。
路例である。
【図３】 従来の、一般的な任意可変コンパレータ回路
構成例である。
構成例である。
【図４】 コンパレータの変換波形図の一例である。
Ｒ１，Ｒ２1〜Ｒ２n 抵抗 ＳＷ３1〜ＳＷ３n スイッチ １０ 可変電圧発生手段 ２０ 可変定電流発生手段 ３０ 電流スイッチ手段 ７０ コンパレータ ９０ ヒステリシス切替部
Claims (2)
- 【請求項１】 正負入力端を有するコンパレータにおい
て、一方の入力端に未知アナログ信号を受け、他方の入
力端に基準の比較電圧を印加して所定のスレッショルド
・レベル条件及び所定のヒステリシス条件でデジタル信
号に変換するコンパレータにおいて、 ヒステリシス条件である上下限の一方の比較電圧値とし
て供給し、所定スレッショルド・レベル値に設定可変可
能な可変電圧発生手段を挿入して設け、 該可変電圧発生手段とコンパレータの基準の比較電圧入
力端間に所定の抵抗を設け、 該抵抗に所定の定電流を供給し、所定定電流に設定可変
可能な可変定電流発生手段を設け、 コンパレータ出力端の信号を受けて、該可変定電流発生
手段とコンパレータの基準の比較電圧入力端間に挿入し
て設けて、該可変定電流発生手段の定電流を開閉する電
流スイッチ手段を設け、 該可変定電流発生手段の定電流により抵抗両端に生じる
電位差をヒステリシス条件である上下限の他方の比較電
圧値として使用し、 以上を具備していることを特徴としたコンパレータ。 - 【請求項２】 電流スイッチ手段は、差動トランジスタ
構成とし、コンパレータの正／負出力信号を受けて、一
方のトランジスタがＯＮのときに可変定電流発生手段か
ら抵抗に供給する定電流をスイッチする請求項１記載の
コンパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22928396A JPH1054853A (ja) | 1996-08-12 | 1996-08-12 | コンパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22928396A JPH1054853A (ja) | 1996-08-12 | 1996-08-12 | コンパレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1054853A true JPH1054853A (ja) | 1998-02-24 |
Family
ID=16889699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22928396A Pending JPH1054853A (ja) | 1996-08-12 | 1996-08-12 | コンパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1054853A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088748A (ja) * | 2005-09-21 | 2007-04-05 | Sony Corp | 波形整形回路及びそれを備えた半導体集積回路 |
| JP2020086399A (ja) * | 2018-11-30 | 2020-06-04 | キヤノン株式会社 | 電源装置及び画像形成装置 |
-
1996
- 1996-08-12 JP JP22928396A patent/JPH1054853A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088748A (ja) * | 2005-09-21 | 2007-04-05 | Sony Corp | 波形整形回路及びそれを備えた半導体集積回路 |
| JP2020086399A (ja) * | 2018-11-30 | 2020-06-04 | キヤノン株式会社 | 電源装置及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356450A (en) | Offset compensating circuit for operational amplifier | |
| US4742331A (en) | Digital-to-time converter | |
| US5909132A (en) | Resistance bridge and its use in conversion systems | |
| US12218596B2 (en) | Control device of a switching voltage regulator and switching voltage regulator | |
| EP2198313A2 (en) | Switched capacitor measurement circuit for measuring the capacitance of an input capacitor | |
| US20040135567A1 (en) | Switching regulator and slope correcting circuit | |
| US6584380B1 (en) | Approximate third-order function generator, temperature compensation quartz oscillation circuit made by using the same, and temperature compensation method | |
| US12244280B2 (en) | Signal processing circuit | |
| US5229772A (en) | Ratiometric ADC with pulse width modulated output for wide temperature range applications | |
| US20010033190A1 (en) | Analog voltage isolation circuit | |
| US4611136A (en) | Signal delay generating circuit | |
| JP2000509958A (ja) | 制御ループ内に遅延不感タイミングを有する切換モード電源 | |
| JP2005244413A (ja) | 時定数自動調整回路 | |
| US10852758B2 (en) | Reference voltage generator | |
| US6628147B2 (en) | Comparator having reduced sensitivity to offset voltage and timing errors | |
| US5563541A (en) | Load current detection circuit | |
| JPH1054853A (ja) | コンパレータ | |
| US10727797B2 (en) | Amplitude control with signal swapping | |
| US20050195301A1 (en) | Charge pump circuit and PLL circuit using the same | |
| US11316528B2 (en) | PWM DAC with improved linearity and insensitivity to switch resistance | |
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| US5485124A (en) | Integrated amplifier with an accurately defined gain factor | |
| US6087876A (en) | Time delay generator and method | |
| Filanovsky et al. | Temperature stable BiCMOS voltage-to-frequency converter | |
| JP2903213B2 (ja) | レベル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030610 |