JP2000509958A - 制御ループ内に遅延不感タイミングを有する切換モード電源 - Google Patents

制御ループ内に遅延不感タイミングを有する切換モード電源

Info

Publication number
JP2000509958A
JP2000509958A JP10529264A JP52926498A JP2000509958A JP 2000509958 A JP2000509958 A JP 2000509958A JP 10529264 A JP10529264 A JP 10529264A JP 52926498 A JP52926498 A JP 52926498A JP 2000509958 A JP2000509958 A JP 2000509958A
Authority
JP
Japan
Prior art keywords
signal
power supply
mode power
timing signal
switching mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10529264A
Other languages
English (en)
Other versions
JP2000509958A5 (ja
Inventor
ジョアン ウィチャード ストレイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2000509958A publication Critical patent/JP2000509958A/ja
Publication of JP2000509958A5 publication Critical patent/JP2000509958A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 フライバック変換器が:一次巻線(4)と、それと直列に配設されたスイッチングトランジスタ(2)とを有する変圧器(6);制御信号(Uc)に応答して一次区間の間前記のスイッチングトランジスタ(2)を閉じ、且つ二次区間の間前記のスイッチングトランジスタ(2)を開くための制御手段(14),フィードバック信号(UFB)を発生するための補助巻線(12),前記のフィードバック信号(UFB)を単一方向に測定するための測定手段(20),前記のフィードバック信号(UFB)から前記の二次区間を表現する第1タイミング信号(TMl)を引き出すための比較器(16)及び論理回路(18);前記の二次区間の間前記の単一方向に測定されたフィードバック信号(IFB)を基準信号(IR)と比較するための比較手段,及び前記の比較に応答して前記の制御信号(Uc)を発生するための積分器(28)を具えている。この切換モード電源は更に前記の一次区間内に生じる開始の瞬間を有し少なくとも前記の二次区間の終端の瞬間を超えない終端の瞬間を有する第2タイミング信号(TM2)を発生するための論理回路(32)を具えている。第1時間選択素子(26)が前記の第1タイミング信号(TMl)の指令の下で基準信号(IR)を伝達し、且つ第2時間選択素子(30)が前記の第2タイミング信号(TM2)の指令の下で単一方向に測定されたフィードバック信号(IFB)を伝達する。これの結果として、前記のフライバック変換器の出力電圧は前記の第1タイミング信号(TMl)の発生における遅延により起こされる誤りに影響されない。

Description

【発明の詳細な説明】 制御ループ内に遅延不感タイミングを有する切換モード電源 本発明は切換モード電源に関するものであり、その電源は:供給電圧を受け取 るために直列に配設された誘導性素子及びスイッチング素子;制御信号に応答し て、一次区間の間前記のスイッチング素子を閉じ、且つ二次区間の間前記スイッ チング素子を開くための制御手段;開かれ及び閉じられているスイッチング素子 の結果として前記誘導性素子の両端間に発生された信号電圧の表現であるフィー ドバック信号を単一方向に測定するための測定手段;前記のフィードバック信号 から二次区間の表現である第1タイミング信号を引き出すための手段;少なくと も二次区間の間単一方向に測定されたフィードバック信号を基準信号と比較する ための時間選択比較手段、及び前記の比較に応答して制御信号を発生するための 積分手段を具えている。 そのような切換モード電源は、例えば欧州特許明細書第EP 0 420 997号から既 知である。前記の特許は、前記の誘導性素子が変圧器の一次巻線であり且つ前記 のスイッチング素子がターンオンされ且つターンオフされるトランジスタである 自己発振フライバック変換器を開示している。前記の一次区間においてトランジ スタがターンオンされ且つ磁気エネルギーが前記変圧器内に形成される。前記の 一次区間を追従する前記の二次区間において、前記のトランジスタがターンオン され、且つ形成されたエネルギーがダイオードを介して変圧器の二次巻線へ接続 されている負荷へ供給される。前記の二次巻線の両端間の電圧変動は前記の二次 巻線へ磁気的に結合されている補助巻線によって測定される。しかしながら、そ のような補助巻線は必要ではない。二次巻線自身又は一次巻線さえもこの目的の ために用いられ得る。補助巻線の両端間の電圧における信号反転が、二次区間の 始まりと終端とを支持する第1タイミング信号を発生するために用いられる。補 助巻線の両端間の電圧は零値の付近で変動する。二次区間の間はこの電圧が、例 えば負である。この負電圧の大きさが負荷の両端間の電圧の尺度である。この目 的のために、補助巻線の両端間の電圧が単一方向で測定され、すなわち負成分の みが通過を許容され且つ第1タイミング信号により定義される時間窓において基 準信号と比較される。かくして、この比較は第1タイミング信号により定義され た二次区間の間のみ達成される。この比較の結果が積分され、且つ結果として生 じた制御信号が、最後に積分された信号の平均値が零になるまで、スイッチング トランジスタのオン‐オフ時間を変化する。 補助巻線の両端間のフィードバック信号から第1タイミング信号を引き出すた めに電子回路が必要であり、その回路が遅延の源泉である。結果は第1タイミン グ信号の縁がフィードバック信号内の信号反転に遅れることである。以下にもっ と完全に説明されるように、このことが基準信号と単一方向で測定されたフィー ドバック信号との間の時間選択的に測定された差において、二次区間の終端にお いて発生される誤り信号となる。この誤り信号もまた積分され、その結果として 負荷の両端間の電圧が期待されたのと異なる値へ制御される。出力電圧はそれ故 にその遅延に依存する。 出力電圧の遅延依存に対する解決を与えることが本発明の目的である。この目 的のために、冒頭文節において定義された種類の切換モード電源は、その切換モ ード電源が更に一次区間内に生じる開始する瞬間を有し且つ少なくとも二次区間 の終端の瞬間を超過しない終端の瞬間を有する第2タイミング信号を発生するた めの手段を具え;且つ時間選択比較手段は:第1タイミング信号に応答して基準 信号を伝達するための第1時間選択素子、及び第2タイミング信号に応答して単 一方向に測定されたフィードバック信号を伝達するための第2時間選択素子を具 えていることを特徴としている。 今や基準信号と単一方向に測定されたフィードバック信号とはもはや同じタイ ミング信号、すなわち第1タイミング信号によって時間選択的に伝達され、比較 され、積分されず、異なるタイミング信号によって時間選択的に伝達され、比較 され、積分される。基準信号は立ち上がり縁と立ち下がり縁とが遅延を受ける第 1タイミング信号によって時間選択的に伝達される。単一方向で測定されたフィ ードバック信号は、立ち下がり縁は第1タイミング信号の立ち下がり縁とほぼ一 致するが、立ち上がり縁は一次区間内のどこかで生じる第2タイミング信号によ って時間選択的に伝達される。以下にもっと完全に説明されるように、このこと が単一方向に測定された信号のさもないと失う部分が時間選択的に伝達され、且 つ誤り信号が差信号の積分の間に補償される結果となる。第2タイミング信号の 立ち上がり縁は、そのスイッチング素子が一次区間中にそれによりターンオンさ れる信号から引き出され得る。この誘導は遅延を伴われ得るが、この遅延が一次 区間よりも小さい限りこれは影響を有しない。 本発明のこれらの及びその他の態様を添付の図面を参照してもっと詳細に説明 しよう。図において、 図1は従来技術の切換モード電源を示し、 図2は図1の切換モード電源に現れる信号波形を示し、 図3は本発明よる切換モード電源を示し、 図4は図3の切換モード電源に現れる信号波形を示し、 図5は図3の切換モード電源に用いるための第1電圧‐電流変換器を示し、且 つ 図6は図3の切換モード電源に用いるための第2電圧‐電流変換器を示してい る。 これらの図において、同じ機能又は目的を有する部分は同じ参照符号を具えて いる。 図1は従来技術の切換モード電源を示している。スイッチング素子、この場合 においては例えばN型FET(電界効果トランジスタ)スイッチングトランジス タ2が、変圧器6の一次巻線4と直列に配設されており、その変圧器が、ダイオ ード10を介して、図示されていない、負荷へ接続された二次巻線8を有している 。その変圧器6は更に補助巻線12を具えている。前記の二次巻線8とこの補助巻 線12とが大地へ接続された一端を有している。一次巻線4は正電圧へ接続された 一端を有している。その一次巻線4の他端はスイッチングトランジスタ2を介し て大地へ接続されている。他の種類のトランジスタ、例えばバイポーラトランジ スタを、スイッチング素子として使用することが代わりに可能であることは明ら かであろう。望むならば、前記のスイッチングトランジスタは反対導電型のもの であってもよく、その場合には供給電圧は大地に対して負でなくてはならない。 そのスイッチングトランジスタは、駆動器(制御手段)14により供給される制御 信 号UDによってターンオン及びターンオフされる。補助巻線12の両端間にかかる 電圧UFBが比較器16において大地電位と比較され、その比較器が論理回路18を制 御し、その論理回路が今度は第1タイミング信号TMlを発生する。電圧UFBの負 部分が単一方向電圧‐電流変換器20によって電流IFBに変換される。この電流IFB がフィードバック信号として機能し、その電流が差段22において基準電流IR と比較され、その基準電流は電圧‐電流変換器24によって基準電圧URから引き 出されたものである。電流IRとIFBとの間の差IEが、第1タイミング信号TMl の指令の下で閉じられるスイッチとして表現されている、時間選択素子26によっ てサンプリングされる。サンプリングされた差信号I* Eが、制御信号Ucを形成 するために積分器28において積分される。その制御信号Ucが、スイッチングト ランジスタ2がその間に駆動器14によりターンオン及びターンオフされる時間区 間の間の比率を制御する。電圧UFBとURとの電流への変換は単に例として与え られたものであり、望むならば、省略されてもよい。 この既知の切換モード電源の動作は、切換モード電源において現れる幾つかの 信号波形を示す、図2を参照して説明される。スイッチングトランジスタは瞬間 t1においてターンオンされ、且つ瞬間t2においてターンオフされる。瞬間t1とt2 との間の区間は一次区間Tpであり、その区間内で供給電圧が一次巻線4の両端 間に印加され、且つエネルギーが変圧器6内に形成される。その時ダイオード10 は遮断され且つ電流は負荷へ流れない。補助巻線12の両端間の電圧UFBはその時 大地に対して正である。瞬間t2においてスイッチングトランジスタ2がターンオ フされ、且つ蓄積されたエネルギーが二次巻線8へ伝達される。変圧器の巻線の 両端間の電圧はその時符号を変える。今や電流がダイオード10を通って負荷へ流 れる二次区間Tsが始まる。この電流は減少し、且つ瞬間t3において零になり、 それが二次区間Tsの終端を明示する。その時電圧UFBは所定の負の値から、単 純化のために直線として示されている、正弦波状線に従って零へジャンプする。 ダイオード10を通る電流が零に成ってしまった後に、二次巻線8の両端間の電圧 及び、結果として、補助巻線12の両端間の電圧もまた、スイッチングトランジス タが再びターンオンされるまで振動する。 信号UFB内の瞬間t2における負の電圧過渡現象と、瞬間t3における正の電圧過 渡現象とは、比較器16によって検出され且つ論理ユニット18において第1タイミ ング信号に変換される。理想的な場合には、前記の検出と変換とはなんらの遅延 無しで進行する。図2においてはこの理想的状態に対応している信号波形がTMli ,I* Ri,I* FBi及びI* Eiとして示されており、それらは時間選択素子26に対す る第1タイミング信号,サンプリングされた基準電流,サンプリングされたフィ ードバック電流及びサンプリングされた誤り電流をそれぞれ表現している。最終 状態においては、サンプリングされた基準電流I* Eiは零であり、且つ負荷の両 端間の出力電圧は基準電圧URと一定に比例している値を有している。 しかしながら、実際には第1タイミング信号TMlの縁の発生は比較器16及び論 理ユニット18において遅延を受け、且つ第1タイミング信号の立ち上がり及び立 ち下がり縁はそれぞれ時間D1及びD2だけ遅延される。図2においては実際の状態 に対応する信号波形はTMl,I* R,I* FB及びI* Eとして示されており、それらは 時間選択素子26に対する遅延された第1タイミング信号,同様に遅延されたサン プリングされた基準電流,サンプリングされたフィードバック電流及びサンプリ ングされた誤り電流をそれぞれ表現している。瞬間t2後の遅延時間D1において生 じる信号部分は今やサンプリングされたフィードバック電流I* FB内には存在し ない。瞬間t3において、すなわちすでにサンプリングされた基準電流I* Rが零に 帰る前に、サンプリングされたフィードバック電流I* FBは再び零になる。サン プリングされた差電流I* Eは今や瞬間t3の後の遅延時間D2の間望ましくない正の 成分を有している。この成分がまた積分されて且つ、それの結果として、サンプ リングされた差電流I* Eの平均値が零である最終状態における出力電圧が、期待 された値から外れた値を有する。この出力電圧は従って遅延時間D1及びD2に依存 している。これは短い二次区間の場合に、すなわち小さい負荷の場合に特に迷惑 である。 図3は遅延依存に反抗する本発明による切換モード電源を示している。図4は 関連する信号波形を示している。丁度図1におけるのと同様に、基準電流IRは 遅延された第1タイミング信号TMlの指令の下で時間選択素子26によって伝達さ れ、それが図4に示されたようなサンプリングされた基準電流I* Rとなる。しか しながら、フィードバック電流IFBは、立ち上がり縁が一次区間Tp内の瞬間t4 において生じ、且つ立ち下がり縁が第1タイミング信号TMlの立ち下がり縁と実 質的に一致している第2タイミング信号TM2の指令の下で第2時間選択素子30に よって伝達される。しかしながら、代わりに、第2タイミング信号TM2の立ち下 がり縁が二次区間Tsの終端と、すなわち瞬間t3と一致してもよく、あるいはそ れが瞬間t3の後であるが電圧UFBの第1の正の半サイクル内のあらゆる瞬間と一 致してもよい。図4から明らかなように、サンプリングされたフィードバック電 流I* FBは今やまた瞬間t2の後の遅延時間D1の間に生じる負の信号部分も具えて いる。この負の信号部分が瞬間t3の後の遅延時間D2において生じるサンプリング された誤り電流I* E内の正の信号部分を補償する。このサンプリングされた基準 電流I* Rにおける誤りの寄与は遅延D1とD2との間の差により起こされる。サンプ リングされたフィードバック電流I* FBにおける誤りの寄与は遅延D1の絶対値に より起こされる。二つの別々の時間選択素子と追加の第2タイミング信号とによ る構成が、サンプリングされたフィードバック電流における誤りの寄与を除去す る。 第2タイミング信号TM2が論理ユニット32において形成され、そのユニットは 第2タイミング信号TM2の立ち下がり縁を定義するために、第1タイミング信号T M1を受け取る。第2タイミング信号TM2の立ち上がり縁を定義するために、論理 ユニット32は駆動器14から制御信号UDを受け取る。瞬間t1におけるこの信号の 立ち上がり縁は、瞬間t4において第2タイミング信号TM2の立ち上がり縁を発生 するために用いられる。瞬間t1とt4との間の可能な遅延D3は瞬間t4が一次区間Tp 内に留まる限りいかなる部分も演じない。 単一方向電圧‐電流変換器20の遅延もまたある役割を演ずるが、しかしこれは 比較的簡単な手段により比較的重要でなく保たれ得ることは真実である。図5は 変換抵抗36を介してフィードバック電圧UFBへ接続されたエミッタを有するNPN トランジスタ34を示している。このトランジスタ34は適切に選択された直流電圧 源38へ接続されたベースを有し、且つ第2時間選択素子30へ接続されたコレクタ を有している。このトランジスタ34は負性信号に対してのみ導通し且つ従って単 一方向性である。電圧‐電流変換は非常に迅速であり且つトランジスタ34の遷移 周波数FTにより制限されるのみである。バイポーラトランジスタの代わりにユ ニポーラー(MOS)トランジスタを使用することも同様に可能である。 図6は代わりの装置を示し、その装置ではトランジスタ34のエミッタが、大地 へ接続された非反転入力端子、トランジスタ34のエミッタへ接続された反転入力 端子、及びトランジスタ34のベースへ接続された出力端子を有する演算増幅器40 により、大地電位に保持される。ダイオード42と電圧源44とを具えているクラン ピング回路がトランジスタ34のベースバイアスを与えている。
───────────────────────────────────────────────────── 【要約の続き】 1時間選択素子(26)が前記の第1タイミング信号(T Ml)の指令の下で基準信号(IR)を伝達し、且つ第2時 間選択素子(30)が前記の第2タイミング信号(TM2)の 指令の下で単一方向に測定されたフィードバック信号 (IFB)を伝達する。これの結果として、前記のフライ バック変換器の出力電圧は前記の第1タイミング信号(T Ml)の発生における遅延により起こされる誤りに影響さ れない。

Claims (1)

  1. 【特許請求の範囲】 1.供給電圧を受け取るために直列に配設された誘導性素子(4)及びスイッチ ング素子(2);制御信号(Uc)に応答して、一次区間(Tp)の間前記スイ ッチング素子(2)を閉じ、且つ二次区間(Ts)の間前記スイッチング素子 (2)を開くための制御手段(14);開かれ及び閉じられているスイッチング 素子(2)の結果として前記誘導性素子(4)の両端間に発生された信号電圧 の表現であるフィードバック信号(UFB)を単一方向に測定するための測定手 段(20);前記のフィードバック信号(UFB)から二次区間(Ts)の表現で ある第1タイミング信号(TMl)を引き出すための手段(16,18);少なくと も二次区間(Ts)の間単一方向に測定されたフィードバック信号(IFB)を 基準信号(IR)と比較するための時間選択比較手段(22,26)、及び前記の 比較に応答して制御信号(Uc)を発生するための積分手段(28)を具えてい る切換モード電源において、 該切換モード電源が更に一次区間(Tp)内に生じる開始する瞬間(t4)を 有し且つ少なくとも二次区間(Ts)の終端の瞬間を超過しない終端の瞬間を 有する第2タイミング信号(TM2)を発生するための手段(32)を具え、且つ 前記の時間選択比較手段は:第1タイミング信号(TM1)に応答して基準信号 (IR)を伝達するための第1時間選択素子(26)、及び第2タイミング信号 (TM2)に応答して単一方向に測定されたフィードバック信号(IFB)を伝達 するための第2時間選択素子(30)を具えていることを特徴とする切換モード 電源。 2.請求項1記載の切換モード電源において、前記の第2タイミング信号(TM2 )を発生するための手段(32)が、第1タイミング信号(TMl)とスイッチン グ素子(2)用の制御信号(UD)とを受け取るための入力端子を有する論理ユ ニット(32)を具えている切換モード電源。 3.請求項1又は2記載の切換モード電源において、フィードバック信号を単一 方向に測定するための測定手段(20)が単一方向性電圧‐電流変換器の形を取 る切換モード電源。 4.請求項3記載の切換モード電源において、前記の単一方向性電圧‐電流変換 器が抵抗(36)を介してフィードバック信号(UFB)を受け取るために接続さ れたエミッタを有し、第2時間選択素子(30)へ接続されたコレクタを有し、 且つバイアス電圧源(38)へ接続されたベースを有するトランジスタ(34)を 具えている切換モード電源。 5.請求項4記載の切換モード電源において、前記トランジスタ(34)がダイオ ード(42)を介してバイアス電圧源(44)へ結合されたベースを有し、且つ該 トランジスタ(34)が差動増幅器(40)の反転入力端子へ接続されたエミッタ を有し、前記の差動増幅器(40)は信号大地へ接続された非反転入力端子を有 し且つトランジスタ(34)のベースへ接続された出力端子を有する切換モード 電源。 6.請求項1〜5のいずれか1項記載の切換モード電源において、前記の誘導性 素子(4)がフィードバック信号(UFB)を発生するための補助巻線(12)を 有する変圧器(6)の一次巻線である切換モード電源。 7.請求項6記載の切換モード電源において、第1タイミング信号(TMl)を発 生するための手段が、フィードバック信号(UFB)を受け取るために補助巻線 (12)へ接続された入力端子を有する比較器(16)を具えている切換モード電 源。
JP10529264A 1997-03-05 1998-02-23 制御ループ内に遅延不感タイミングを有する切換モード電源 Pending JP2000509958A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP97200648 1997-03-05
EP97200648.0 1997-03-05
PCT/IB1998/000216 WO1998039837A1 (en) 1997-03-05 1998-02-23 Switched-mode power supply having a delay-insensitive timing in the control loop

Publications (2)

Publication Number Publication Date
JP2000509958A true JP2000509958A (ja) 2000-08-02
JP2000509958A5 JP2000509958A5 (ja) 2005-09-08

Family

ID=8228080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10529264A Pending JP2000509958A (ja) 1997-03-05 1998-02-23 制御ループ内に遅延不感タイミングを有する切換モード電源

Country Status (6)

Country Link
US (1) US5901052A (ja)
EP (1) EP0901712B1 (ja)
JP (1) JP2000509958A (ja)
KR (1) KR100544042B1 (ja)
DE (1) DE69815971T2 (ja)
WO (1) WO1998039837A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269034B2 (en) 1997-01-24 2007-09-11 Synqor, Inc. High efficiency power converter
US5999417A (en) 1997-01-24 1999-12-07 Fische, Llc High efficiency power converter
US6314010B1 (en) 2000-02-25 2001-11-06 Compaq Computer Corporation Slope-based primary feedback to control the off-time of a power supply
EP1193850B1 (en) 2000-09-22 2010-11-10 Imec Device and method for generating a high voltage
US6531852B2 (en) 2000-09-22 2003-03-11 Interuniversitair Microelektronica Centrum (Imec) Device and method for generating a high voltage
US20060133115A1 (en) * 2004-12-22 2006-06-22 Phadke Vijay G Adaptive blanking of transformer primary-side feedback winding signals
GB2438465B (en) * 2006-05-23 2008-05-21 Cambridge Semiconductor Ltd Switch mode power supply controllers
GB2438463A (en) * 2006-05-23 2007-11-28 Cambridge Semiconductor Ltd Regulating the output of a switch mode power supply
WO2007135454A1 (en) * 2006-05-23 2007-11-29 Cambridge Semiconductor Limited Switch mode power supply controllers
US8446746B2 (en) * 2006-05-23 2013-05-21 Cambridge Semiconductor Limited Switch mode power supply controller with feedback signal decay sensing
US7583120B2 (en) * 2006-11-21 2009-09-01 Semiconductor Components Industries, L.L.C. Power supply controller and method therefor
TWI374602B (en) * 2008-12-29 2012-10-11 Richtek Technology Corp Power supply control circuit and method for sensing voltage in the power supply control circuit
CN102931819B (zh) * 2012-11-21 2014-04-16 清华大学 基于瞬态电磁能量平衡的电力电子变换器控制方法
US10199950B1 (en) 2013-07-02 2019-02-05 Vlt, Inc. Power distribution architecture with series-connected bus converter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4302802A (en) * 1979-08-08 1981-11-24 Hewlett-Packard Company Flyback power supply regulator
ES2051950T3 (es) * 1989-09-29 1994-07-01 Siemens Ag Disposicion de circuito para una fuente de alimentacion de conexion de transformador de bloqueo.
JPH0680385U (ja) * 1993-04-27 1994-11-08 サンケン電気株式会社 スイッチング電源装置
US5424933A (en) * 1994-01-03 1995-06-13 Avionic Instruments, Inc. Resonant forward converter circuit with control circuit for controlling switching transistor on and off times
WO1997013314A1 (en) * 1995-10-02 1997-04-10 Philips Electronics N.V. Switched-mode power supply with transformer and feedback via primary winding
US5831839A (en) * 1997-03-21 1998-11-03 U.S. Philips Corporation Switched-mode power supply

Also Published As

Publication number Publication date
DE69815971T2 (de) 2004-05-27
EP0901712B1 (en) 2003-07-02
DE69815971D1 (de) 2003-08-07
KR100544042B1 (ko) 2006-04-17
KR20000065197A (ko) 2000-11-06
US5901052A (en) 1999-05-04
EP0901712A1 (en) 1999-03-17
WO1998039837A1 (en) 1998-09-11

Similar Documents

Publication Publication Date Title
US11108328B2 (en) Systems and methods for high precision and/or low loss regulation of output currents of power conversion systems
US4326245A (en) Current foldback circuit for a DC power supply
EP0636889B1 (en) Switch mode power supply with output current estimating circuit
US5367247A (en) Critically continuous boost converter
JP3690814B2 (ja) 変成器及び1次巻線を介した帰還を有する切替モード電源
JP2500999B2 (ja) スイツチモ―ドコンバ―タ
US5770940A (en) Switching regulator
US5901052A (en) Switched-mode power supply having a delay-insensitive timing in the control loop
CN102255506B (zh) 具有前馈补偿的高精度振荡器系统及其方法
US6590789B2 (en) Method and apparatus for regulating output voltage of a voltage converter
US10171003B1 (en) Controlling a switching resonant converter
JP2790263B2 (ja) 電流モード制御式コンバータ回路
US4553198A (en) Power converter symmetry correction circuit
JPH0759150B2 (ja) ブロツキング発振式スイツチング・レギユレータ
CN113014076A (zh) 一种反激式ac/dc开关电源的线电压补偿电路
US5388041A (en) Method and a circuit for controlling an inverter to switch in the sliding mode and by PWM with a three-level output voltage
JPS6126304B2 (ja)
US5710495A (en) Apparatus and method for measuring average motor current
JP3312763B2 (ja) 電圧印加電流測定回路
US12132383B2 (en) Current sampling in converter circuits
JPH0545196A (ja) 電磁流量計の励磁回路
SU1292129A1 (ru) Способ управлени транзисторным ключом
JPH1054853A (ja) コンパレータ
JPH0638779Y2 (ja) パワ−ステアリング制御装置
JPH1031522A (ja) 電圧変換回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080807

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081009

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100121