JPH1055631A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【課題】データ処理装置に関し、例えばテープストリー
マ等の大容量記憶装置に適用して、バッファメモリ及び
周辺回路の信頼性を向上する。 【解決手段】バッファメモリの出力データを誤り検出訂
正処理し、誤り訂正処理結果に基づいて、必要に応じて
外部機器、記録再生系に対してデータ記録、データ出力
の処理をリトライする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ処理装置に
関し、例えばテープストリーマ等の大容量記憶装置に適
用して、バッファメモリの出力データを誤り訂正処理
し、誤り訂正処理結果に基づいて必要に応じて外部機
器、記録再生系に対してデータ出力等の処理をリトライ
することにより、バッファメモリ及び周辺回路の信頼性
を向上する。

【０００２】

【従来の技術】従来、この種のデータ処理装置は、大容
量のバッファメモリを介してホストコンピュータとの間
でデータを入出力するようになされ、これにより記録再
生系と、この記録再生系に対して非同期の外部機器との
間で、所望のデータを記録再生するようになされてい
る。

【０００３】すなわち図２１は、データ処理装置を示す
ブロック図である。このデータ処理装置１は、磁気テー
プＭに順次斜めに記録トラックを形成し、ホストコンピ
ュータでなる外部機器よりデータＤ１を入力してこの記
録トラックに記録する。すなわちこのデータ処理装置１
において、インターフェース（Ｉ／Ｆ）２は、インター
フェース（Ｉ／Ｆ）制御回路３により制御されて、ホス
トコンピュータとの間で制御コマンド、記録再生に供す
るデータＤ１、Ｄ２等を入出力する。

【０００４】このためインターフェース制御回路３は、
インターフェース２を介してホストコンピュータより出
力される制御コマンドを監視し、必要に応じてシステム
制御回路４に通知し、さらにバッファメモリ５にコント
ロール信号ＳＣ１を出力して続いて入力されるデータＤ
１をバッファメモリ５に格納する。このときインターフ
ェース制御回路３は、インターフェース２を介して、論
理フォーマットに必要なデータをホストコンピュータよ
り入力されるデータＤ１に付加する。また再生時、イン
ターフェース制御回路３は、記録時とは逆に、コントロ
ール信号ＳＣ１を出力してバッファメモリ５に蓄積され
たデータをホストコンピュータに送出する。なおこのホ
ストコンピュータとの間の通信は、ＳＣＳＩ（Small Co
mputer System Interface ）により実行され、またデー
タＤ１、Ｄ２は、３２ビットパラレルにより入出力され
る。

【０００５】バッファメモリ５は、このデータＤ１、Ｄ
２を一旦保持して所定のタイミングで出力する。図２２
は、このバッファメモリ５を周辺回路と共に示すブロッ
ク図である。バッファメモリ５は、２系統のバッファメ
モリ５Ａ及び５Ｂにより構成され、これら２系統のバッ
ファメモリ５Ａ及び５Ｂの動作を交互に切り換えること
により、同時並列的にデータの書き込み及び読み出しの
処理を実行して、高速度でデータＤ１及びＤ２を入出力
する。

【０００６】メモリ制御回路６は、記録時、コントロー
ル信号ＳＣ１に従ってアドレスＡＤＡ、ＡＤＢを発行し
てバッファメモリ５をアドレス制御し、これによりバッ
ファ７を介してインターフェース２より入力されるデー
タＤ１をバッファメモリ５に格納する。またシステム制
御回路４より出力されるコントロール信号ＳＣ２に応動
して、同様にバッファメモリ５をアドレス制御し、これ
によりバッファメモリ５に格納したデータＤ１を磁気テ
ープＭの記録に適したタイミングにより所定のブロック
単位で出力する。さらにメモリ制御回路６は、再生時、
これとは逆に、コントロール信号ＳＣ２に応動してアド
レス制御することにより、磁気テープＭより所定のブロ
ック単位で再生されるデータＤ２をバッファメモリ５に
格納し、またコントロール信号ＳＣ１に応動してこの格
納したデータＤ２をホストコンピュータに同期したタイ
ミングで出力する。

【０００７】バッファ７は、インターフェース２及びバ
ッファメモリ５間のバッファを形成し、バッファ９は、
バッファメモリ５及びテープコントローラ１１間のバッ
ファを構成する。テープコントローラ１１は、続く信号
処理回路１０（図２１）等により構成され、バッファ９
との間でデータＤ１、Ｄ２を送受する。

【０００８】信号処理回路１０は、記録時、順次入力さ
れるデータＤ１をデータ処理した後、また磁気テープＭ
の記録に適した符号化方式により符号化して出力する。
またこれとは逆に、再生時、信号処理回路１０は、ＲＦ
回路１２より得られる再生データを復号した後、データ
処理し、これによりデータＤ２を再生してバッファメモ
リ５に出力する。

【０００９】ＲＦ回路１２は、記録時、信号処理回路１
０の出力データにより回転ヘッド１３を駆動し、これに
より磁気テープＭに順次斜めに記録トラックを形成して
データＤ１を記録する。またこれとは逆に、再生時、Ｒ
Ｆ回路１２は、回転ヘッドより得られる再生信号より再
生データを生成して出力する。

【００１０】サーボ回路１４は、システム制御回路４に
より制御されて、磁気テープ走行系の動作を制御し、こ
れによりデータ処理装置１では、磁気テープを頭出し
し、またホストコンピュータより入力されるデータＤ１
を繋ぎ取り記録する。すなわちシステム制御回路４は、
ホストコンピュータより書き込みのコマンドが入力され
ると、サーボ回路１４を制御して磁気テープＭを所定量
だけ巻き戻しした後、磁気テープＭの走行を開始し、こ
れにより磁気テープＭを助走して繋ぎ取り記録する。ま
たシステム制御回路４は、ホストコンピュータより再生
コマンドが入力されると、対応する箇所まで磁気テープ
を巻き戻しした後、磁気テープＭの走行を開始し、これ
によりホストコンピュータの要求に従って磁気テープに
記録されたデータＤ２を再生する。

【００１１】かくするにつき、この種の磁気記録媒体に
おいては、ドロップアウト等によりビット誤りを避け得
ず、このためこの種のデータ処理装置１においては、記
録時、信号処理回路１０におけるデータ処理において、
強力な誤り訂正符号を付加し、またクロスインターリー
ブ処理し、さらには同一データを磁気テープに重複分散
して記録する。これによりこの種のデータ処理装置１に
おいては、磁気記録再生系におけるビット誤りを殆ど無
視し得る程度の、極めて低い値に保持するようになさ
れ、これにより極めて高い信頼性を確保するようになさ
れている。

【００１２】

【発明が解決しようとする課題】ところでこのようなデ
ータ処理装置１においては、磁気テープに対するデータ
の記録再生については、データエラーに対して充分に考
慮されているものの、バッファメモリに対してはデータ
エラーに対して特に対応しないのが実情である。

【００１３】ところが近年装置の高速化に伴い、バッフ
ァメモリも大容量化し、バッファメモリのエラーが無視
できないことが判った。具体的に、バッファメモリ５に
３２〔Ｍ byte 〕のものを使用して、図２１について上
述したデータ処理装置を動作させた場合、正しく動作し
ているにも係わらず、数年に１回程度、宇宙線によるビ
ット誤りが発生することが判った。

【００１４】本発明は以上の点を考慮してなされたもの
で、この種のビット誤りを有効に回避して、従来に比し
てバッファメモリ及び周辺回路の信頼性を向上すること
ができるデータ処理装置を提案しようとするものであ
る。

【００１５】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、外部機器又はデータ記録手段より
入力されるデータに誤り訂正符号を付加してバッファメ
モリに格納し、この誤り訂正符号による誤り訂正処理結
果に基づいて、バッファメモリより出力されるデータに
誤りが発生した場合、バッファメモリより対応するデー
タを読み出し、誤り訂正手段を介して、データ記録媒体
に記録し、又は外部機器に出力する。

【００１６】バッファメモリより出力されるデータに誤
りが発生した場合、バッファメモリより対応するデータ
を読み出し、誤り訂正手段を介して、データ記録媒体に
記録し、又は外部機器に出力すれば、単にバッファメモ
リをアクセスするだけの処理により、外部機器等からデ
ータを再送することなく、偶発的に発生したビットエラ
ーを確認することができる。

【００１７】

【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。

【００１８】図２は、本発明の実施の形態に係るデータ
処理装置を示すブロック図である。このデータ処理装置
２０においては、バッファメモリ２１の入出力データを
監視し、この監視結果に基づいて必要に応じて記録再生
の処理をリトライする。なおこの図２に示す構成におい
て、図２１について上述した従来構成と同一の構成は対
応する符号を付して示し、重複した説明は省略する。

【００１９】図３は、このバッファメモリ２１の周辺構
成を示すブロック図である。ここでバッファメモリ２１
は、２系統のバッファメモリ２１Ａ及び２１Ｂにより構
成され、これら２系統のバッファメモリ２１Ａ及び２１
Ｂの動作を交互に切り換えることにより、同時並列的に
データの書き込み及び読み出しの処理を実行し、高速度
でデータＤ１及びＤ２を入出力する。このデータ書き込
み読み出しの際、バッファメモリ２１Ａ及び２１Ｂは、
１ＩＤ（１１７７６９バイト＝２９４４０ワード）を単
位にして、データＤ１を信号処理回路１０に出力し、ま
た信号処理回路１０より入力されるデータＤ２を格納す
る。

【００２０】ＥＤＡＣ（Error Detection And Correcti
on）２４Ａ及び２４Ｂは、それぞれ各バッファメモリ２
１Ａ及び２１Ｂに対応して配置され、記録時、バッファ
７より入力されるデータＤ１に誤り訂正用の符号でなる
チェックビットを付加する。ここでＥＤＡＣ２４Ａ及び
２４Ｂは、図４に示すように、１ワード（３２ビット）
のデータＤ１に対し、７ビットのチェックビットを付加
する。

【００２１】さらにＥＤＡＣ２４Ａ及び２４Ｂは、記録
時、各バッファメモリ２１Ａ及び２１Ｂより出力される
データＤ１をチェックビットにより誤り検出処理し、誤
り訂正可能な場合には誤り訂正処理する。すなわちＥＤ
ＡＣ２４Ａ及び２４Ｂは、３９ビットのデータに対し
て、１ビットのビット誤りが検出された場合、対応する
ビットの論理レベルを反転して誤り訂正処理する。これ
に対して２ビット以上のビット誤りが検出された場合、
誤り訂正困難なことにより、そのままデータＤ１を出力
する。

【００２２】さらにＥＤＡＣ２４Ａ及び２４Ｂは、この
誤り訂正処理結果をエラーフラグＦ１によりタイミング
制御回路２５に通知する。ここでエラーフラグＦ１が値
１の場合、エラーが発生していない状態を示し、エラー
フラグＦ１が値２の場合、誤り訂正処理できたことを、
エラーフラグＦ１が値２の場合、誤り訂正できなかった
ことを通知するようになされている。

【００２３】さらにＥＤＡＣ２４Ａ及び２４Ｂは、この
ように処理したデータＤ１を出力すいる際に、３２ビッ
トのデータＤ１に対して、４ビットのパリティ符号を付
加して出力し、これにより続く周辺回路におけるビット
エラーを検出できるようになされている。

【００２４】これに対して再生時、ＥＤＡＣ２４Ａ及び
２４Ｂは、図６に示すように、４ビットのパリティ符号
が付加されてなる再生データＤ２を受け、このパリティ
符号により誤り検出処理する。さらにＥＤＡＣ２４Ａ及
び２４Ｂは、誤り検出結果をエラーフラグＦ２によりタ
イミング制御回路２５に通知する。これによりＥＤＡＣ
２４Ａ及び２４Ｂは、信号処理回路１０よりＥＤＡＣ２
４Ａ及び２４Ｂに至までの経路について、この経路で発
生したエラーを検出して通知する。

【００２５】さらにＥＤＡＣ２４Ａ及び２４Ｂは、再生
時、このようにして入力されるデータＤ２よりパリティ
符号を除去した後、記録時と同様の、７ビットのチェッ
クビットを付加してバッファメモリ２１Ａ及び２１Ｂに
格納する。さらにＥＤＡＣ２４Ａ及び２４Ｂは、図７に
示すように、このようにして格納したデータＤ２を出力
する際に、チェックビットにより誤り訂正処理し、誤り
訂正処理結果をエラーフラグＦ１によりタイミング制御
回路２５に通知する。これによりＥＤＡＣ２４Ａ及び２
４Ｂは、記録再生時、バッファメモリ２１Ａ及び２１Ｂ
への入出力の際におけるデータＤ１及びＤ２のビット誤
りを監視して監視結果を通知すると共に、誤り訂正可能
な場合は誤り訂正処理するようになされている。

【００２６】テープコントローラ２７は、信号処理回路
１０（図２）等により構成され、記録時、バッファメモ
リ２４Ａ及び２４Ｂより入力されるデータＤ１をデータ
処理して出力する。このときテープコントローラ２７
は、データＤ１に付加されたパリティ符号によりデータ
Ｄ１のビット誤りを検出し、検出結果をエラー情報ＥＥ
１としてシステム制御回路２２に出力する。これにより
データ処理装置２０では、バッファメモリ２４Ａ及び２
４Ｂより信号処理回路１０に至までの間で、データＤ１
に発生したビットエラーを検出し、検出結果を出力する
ようになされている。またテープコントローラ２７は、
再生時、信号処理回路１０より出力されるデータＤ２に
４ビットのパリティ符号を付加して出力し、このパリテ
ィ符号によりビットエラーを検出できるようにする。

【００２７】さらにテープコントローラ２７は、記録再
生時、１ＩＤ単位で入力されるデータＤ１、Ｄ２の最後
尾のデータを検出し、これによりフレーミングエラーを
検出する。ここでフレーミングエラーは、何らかの原因
により１ＩＤを単位にしてなるデータのブロック構造が
乱れるエラーである。この実施の形態では、記録時、イ
ンターフェース制御回路３において１６進数で「０Ｆ０
Ｆ０Ｆ０Ｆ」のデータが各ブロックの最後尾に付加さ
れ、テープコントローラ２７は、最後尾のデータがこれ
と異なる場合、フレーミングエラーと判断してエラー情
報ＥＥ１を出力する。

【００２８】メモリ制御回路２６は、インターフェース
制御回路３より出力されるコントロール信号ＳＣ１に応
じて、またタイミング制御回路２５に入力されるコント
ロール信号ＳＣ２に応じて、バッファメモリ２１Ａ及び
２１Ｂをアドレス制御し、これにより記録再生時、バッ
ファメモリ２１Ａ及び２１Ｂのメモリ空間を順次指定し
て、データＤ１、Ｄ２をバッファメモリ２１Ａ及び２１
Ｂに格納し、また格納したデータＤ１、Ｄ２を読み出
す。

【００２９】タイミング制御回路２５は、バッファメモ
リ２１Ａ及び２１Ｂと、周辺回路とを制御する制御回路
でなり、エラーフラグＦ１に応じてシステム制御回路２
２及びインターフェース制御回路３にエラー情報ＥＥ３
を通知する。このときタイミング制御回路２５は、メモ
リ制御回路２６の発行するアドレスＡＤＡ及びＡＤＢを
モニタすることにより、エラーの発生したデータに対応
するバッファメモリ２１Ａ及び２１Ｂのアドレスを併せ
てシステム制御回路２２に通知する。またタイミング制
御回路２５は、エラー情報ＥＥ１及びＥＥ３に応動した
システム制御回路２２の制御により、後述するようにバ
ッファメモリ２１Ａ及び２１Ｂの動作を切り換え制御す
る。

【００３０】かくするにつきこの実施の形態では、記録
時、図８に示すような経路により、インターフェース２
より入力したデータＤ１を信号処理回路１０に出力し、
このときＥＤＡＣ２４Ａ及び２４Ｂからバッファメモリ
２１Ａ及び２１Ｂへデータを出力した後、バッファメモ
リ２１Ａ及び２１ＢからＥＤＡＣ２４Ａ及び２４Ｂに入
力するまでの間で発生したビットエラーについて、ＥＤ
ＡＣ２４Ａ及び２４Ｂにおいてチェックビットによりビ
ットエラーを監視し、可能な限り誤り訂正する。またこ
のＥＤＡＣ２４Ａ及び２４Ｂからテープコントローラ２
７までの間については、パリティ符号によりテープコン
トローラ２７でビットエラーを監視する。さらにインタ
ーフェース２よりテープコントローラ２７までの間につ
いて、テープコントローラ２７によりフレーミングエラ
ーを監視する。

【００３１】これに対して図９に示すように、再生時に
おいては、テープコントローラ２７からＥＤＡＣ２４Ａ
及び２４Ｂまでの間については、ＥＤＡＣ２４Ａ及び２
４Ｂにおいて、パリティ符号によりビットエラーを監視
する。さらにＥＤＡＣ２４Ａ及び２４Ｂからバッファメ
モリ２１Ａ及び２１Ｂへデータを出力した後、バッファ
メモリ２１Ａ及び２１ＢからＥＤＡＣ２４Ａ及び２４Ｂ
に入力するまでの間で発生したビットエラーについて、
ＥＤＡＣ２４Ａ及び２４Ｂにおいて、チェックビットに
よりビットエラーを監視し、可能な限り誤り訂正する。
さらに磁気記録再生系よりテープコントローラ２７に至
るまでの間について、テープコントローラ２７によりフ
レーミングエラーを監視する。

【００３２】システム制御回路２２（図２）は、外部機
器より入力される制御コマンドに応動してこのデータ処
理装置２０全体の動作を制御し、これにより外部機器よ
り入力されるデータＤ１を磁気テープＭに記録し、また
この磁気テープＭに記録したデータＤ２を再生して外部
機器に出力する。このときシステム制御回路２２は、タ
イミング制御回路２５等より出力されるエラー情報ＥＥ
１〜ＥＥ２に従って必要に応じて全体の動作を切り換え
制御し、これによりバッファメモリ２１Ａ、２１Ｂ及び
周辺回路によるビットエラーを可能な限り修復する。ま
たビットエラーが発生した場合は、不揮発生メモリによ
り構成される履歴メモリ２３に記録を残し、この記録に
より必要に応じてユーザーに警告を発生する。

【００３３】すなわちシステム制御回路２２は、外部機
器より書き込みの制御コマンドが入力されると全体の動
作を記録の動作モードに切り換え、外部機器の動作に同
期したタイミングで、インターフェース２を介して入力
されるデータＤ１をバッファメモリ２１Ａ及び２１Ｂに
順次格納する。この状態でシステム制御回路２２は、図
１に示すように、ステップＳＰ１からステップＳＰ２に
移り、バッファメモリ２１Ａ及び２１Ｂの先頭アドレス
をセットした後、ステップＳＰ３に移り、バッファメモ
リ２１Ａ及び２１Ｂより１ＩＤ分のデータＤ１をバッフ
ァメモリ２１Ａ及び２１Ｂより読み出して信号処理回路
１０に転送する。

【００３４】このときシステム制御回路２２は、続くス
テップＳＰ４において、エラー情報ＥＥ１、ＥＥ２に基
づいてエラーが発生したか否か判断し、ここで否定結果
が得られると、ステップＳＰ５に移る。ここでシステム
制御回路２２は、続くデータＤ１の有無を判断し、続く
データＤ１がバッファメモリ２１Ａ及び２１Ｂに保持さ
れている場合、ステップＳＰ２に移り、続く１ＩＤ分の
データＤ１について同様の処理を繰り返す。これに対し
て続くデータＤ１がバッファメモリ２１Ａ及び２１Ｂに
保持されていない場合、ステップＳＰ５よりステップＳ
Ｐ６に移り、この処理手順を終了する。これによりシス
テム制御回路２２は、エラーを監視しながら、１ＩＤ単
位でデータＤ１を磁気テープＭに記録する。

【００３５】この一連の処理において、エラーが発生す
ると、システム制御回路２２は、１ＩＤ分のデータを記
録した後、ステップＳＰ７に移り、エラーの種類を判別
する。ここで発生したエラーがＥＤＡＣ２４Ａ及び２４
Ｂにより検出された１ビットエラーの場合、システム制
御回路２２は、ステップＳＰ８に移り、後述する１ビッ
トエラー処理を実行してステップＳＰ５に戻る。これに
対して発生したエラーがテープコントローラ２７により
検出されたフレーミングエラーの場合、ステップＳＰ９
に移り、後述するフレーミングエラー処理を実行してス
テップＳＰ５に戻る。

【００３６】さらに発生したエラーがＥＤＡＣ２４Ａ及
び２４Ｂにより検出された２ビットエラーの場合、シス
テム制御回路２２は、ステップＳＰ１０に移り、後述す
る２ビットエラー処理を実行してステップＳＰ５に戻
る。さらに発生したエラーがテープコントローラ２７に
より検出されたパリティエラーの場合、システム制御回
路２２は、ステップＳＰ１１に移り、後述するパリティ
エラー処理を実行してステップＳＰ５に戻る。さらにシ
ステム制御回路２２は、これら１ビットエラー処理等に
おいて、装置の故障と判断される場合、ステップＳＰ５
に戻ることなく、記録の処理を中止し、誤ったデータの
記録を防止する。

【００３７】なおここで１ビットエラーとは、チェック
ビットにより検出されるビット誤りのうち、誤り訂正に
成功したビット誤りを意味し、２ビットエラーとは、同
様にチェックビットにより検出されるビット誤りのう
ち、誤り訂正困難なビット誤りを意味する。さらにパリ
ティエラーとは、ＥＤＡＣ２４Ａ、２４Ｂ又はテープコ
ントローラ２７において、データＤ１、Ｄ２に付加され
たパリティ符号により検出されるエラーを意味する。こ
れによりシステム制御回路２２は、発生したエラーの種
類に応じて対応する処理手順を実行し、これにより実用
上充分な範囲で、バッファメモリ２１Ａ、２１Ｂ及び周
辺回路の信頼性を向上する。

【００３８】図１０は、１ビットエラー処理ルーチィン
を示すフローチャートである。システム制御回路２２
は、この１ビットエラー処理において、ステップＳＰ２
０からステップＳＰ２１に移り、タイミング制御回路２
５より通知されたエラー情報ＥＥ１に基づいて、エラー
の発生したデータに対応する領域より改めて対応するデ
ータＤ１を読み出す。続いてシステム制御回路２２は、
ステップＳＰ２２に移り、この読み出したデータＤ１に
ついて、再び１ビットエラーが発生したか否か判断す
る。ここで正しく読み出すことができた場合、システム
制御回路２２は、ステップＳＰ２２からステップＳＰ２
３に移り、エラーモードをセットする。

【００３９】ここでこの種のデータ処理装置において発
生するデータのエラーは、大きくハードエラーとソフト
エラーとに分類することができる。ここでハードエラー
とは、一般に回路やデバイス（ＩＣ等）の故障によって
発生する恒久的なデータの破壊を意味する。メモリにお
けるハードエラーは、データのあるビット（０か１）を
記憶する単位（メモリセル）等が故障し、該当するメモ
リセルに割り当てられたビットが常時０または１に保持
される状態であり、特定の１ビットに異常が発生する場
合、特定のアドレス空間全体に異常が発生する場合とが
ある。

【００４０】これに対して偶発的にデータが破壊され、
ビット誤りが再現できない場合をソフトエラーと呼ぶ。
メモリのソフトエラーには、メモリＩＣ内のメモリセル
からデータを読み出した後にデータが変化するものと、
メモリセル内のデータそのものが変化してしまうものと
があり、前者は、メモリの周辺回路におけるソフトエラ
ーにより発生し、後者は、その後何度同じアドレスを読
み出しても、正しいデータを読み出すことが困難にな
る。しかしながらメモリのソフトエラーは、メモリ自身
（ハードウェア）が壊れたわけではないので、もう一度
正しいデータを書き込めば、正しいデータを読み出すこ
とができる。

【００４１】これによりこの実施の形態では、これらエ
ラーの発生原因に対応して図１１に示すようにエラーモ
ードを規定する。すなわちバッファメモリ２１Ａ、２１
Ｂ以外の周辺回路において、ノイズ等によりデータの論
理値が変化したと考えられる場合は、エラーモードをＥ
１とする。またバッファメモリ２１Ａ、２１Ｂ以外の周
辺回路の故障と判断される場合、エラーモードをＥ２と
し、バッファメモリ２１Ａ、２１Ｂからのデータ出力の
際に、何らかの原因でデータの論理値が変化したと考え
られる場合、エラーモードをＥ３とする。

【００４２】さらにバッファメモリ２１Ａ、２１Ｂ内の
データそのものが変化している場合、エラーモードをＥ
４とし、バッファメモリ２１Ａ、２１Ｂの故障、バッフ
ァメモリ２１Ａ、２１Ｂが故障しかかっていると考えら
れる場合、それぞれエラーモードをＥ５及びＥ６とす
る。

【００４３】これによりシステム制御回路２２は、始め
に検出されたエラー情報ＥＥ１による誤り検出結果と、
このエラー情報ＥＥ１に基づいて再度のデータ読み出し
により検出される誤り検出結果とにより、１ビット誤り
の原因を自己診断し、この自己診断結果に基づいて全体
の動作を切り換える。すなわちステップＳＰ２２におい
て否定結果が得られる場合、システム制御回路２２は、
当初の１ビット誤りは、バッファメモリ２１Ａ、２１Ｂ
以外の周辺回路において、ノイズ等によりデータの論理
値が変化した場合、又はバッファメモリ２１Ａ、２１Ｂ
からの出力の際に、何らかの原因でデータの論理値が変
化した場合と考えられることにより、エラーモードを対
応するＥ１及びＥ３にセットする。

【００４４】これによりシステム制御回路２２は、続く
ステップＳＰ２４において、このビットエラーの発生し
た時刻、エラーの種類、エラーモード、バッファメモリ
２１Ａ、２１Ｂの対応するアドレスＡＤＡ、ＡＤＢを履
歴メモリ２３に記録した後、ステップＳＰ２５に移って
メインルーチィンに戻る。すなわちこの場合、ビットエ
ラーの発生したデータＤ１においては、チェックビット
により正しく誤り訂正処理されて磁気テープＭに記録さ
れていることにより、またこのビットエラーが偶発的に
発生したと考えられることにより、システム制御回路２
２は、バッファメモリ２１Ａ及び２１Ｂに格納されてい
る、又はインターフェース２を介して入力される続くデ
ータＤ１の記録に支障を来たすことのないように、この
１ビットエラー処理を終了する。

【００４５】これに対して再度の読み出しで再び１ビッ
ト誤りが検出された場合、システム制御回路２２は、ス
テップＳＰ２２よりステップＳＰ２６に移る。ここでシ
ステム制御回路２２は、この再度の読み出しにおいて、
ＥＤＡＣ２４Ａ及び２４Ｂで誤り訂正処理した正しいデ
ータＤ１を、同一のアドレス空間に格納した後、再び読
み出す。続いてシステム制御回路２２は、ステップＳＰ
２７に移り、この読み出したデータについて、再び１ビ
ット誤りが発生したか否か判断する。

【００４６】ここで１ビットエラーが発生しない場合、
バッファメモリ２１Ａ、２１Ｂへのデータ格納時に、ノ
イズ等の何らかの原因によりデータＤ１そのものが変化
し、この場合は偶発的なビットエラーと考えられること
により、システム制御回路２２は、ステップＳＰ２８に
移り、エラーモードを対応するＥ４にセットする。さら
にシステム制御回路２２は、ステップＳＰ２４に移り、
エラー発生時刻、エラーモード等を履歴メモリ２３に記
録してステップＳＰ２５に移る。かくするにつきシステ
ム制御回路２２は、この場合もビットエラーの発生した
データＤ１においては、チェックビットにより正しく誤
り訂正処理されて磁気テープＭに記録されていることに
より、またこのビットエラーが偶発的に発生したと考え
られることにより、バッファメモリ２１Ａ及び２１Ｂに
格納されている、又はインターフェース２を介して入力
される続くデータＤ１の記録に支障を来すことのないよ
うに、メインルーチィンに戻る。

【００４７】これに対して再び１ビットエラーが発生し
た場合、システム制御回路２２は、ステップＳＰ２７よ
りステップＳＰ２９に移る。この場合、この１ビットエ
ラーは、バッファメモリ２１Ａ、２１Ｂの対応するアド
レス空間の故障と考えられることにより、システム制御
回路２２は、エラーモードを対応するエラーモードＥ５
にセットした後、ステップＳＰ２４に移る。これにより
システム制御回路２２は、この場合もビットエラーの発
生したデータＤ１においては、チェックビットにより正
しく誤り訂正処理されて磁気テープＭに記録されている
ことにより、また続く記録の処理においても誤り訂正し
て正しいデータを磁気テープＭに記録できることによ
り、バッファメモリ２１Ａ及び２１Ｂに格納されてい
る、又はインターフェース２を介して入力される続くデ
ータＤ１の記録に支障を来すことのないように、メイン
ルーチィンに戻る。

【００４８】これに対して図１２は、２ビットエラー処
理の処理ルーチィンを示すフローチャートである。シス
テム制御回路２２は、この２ビットエラー処理におい
て、ステップＳＰ３０からステップＳＰ３１に移り、こ
の場合磁気テープＭに誤ったデータＤ２が記録されたこ
とにより、磁気テープＭを巻き戻しして頭出しした後、
磁気テープＭの走行を開始し、磁気テープＭの対応する
領域に改めてデータＤ１を記録する。このときシステム
制御回路２２は、バッファメモリ２１Ａ及び２１Ｂより
対応する１ＩＤのデータＤ１を読み出して磁気テープに
記録する。

【００４９】このようにしてデータＤ１の記録をリトラ
イすると、システム制御回路２２は、ステップＳＰ３２
に移り、再び２ビットエラーが発生したか否か判断す
る。これによりシステム制御回路２２は、始めに検出さ
れたエラー情報による誤り検出結果と、このエラー情報
に基づくリトライの誤り検出結果とにより、２ビット誤
りの原因を自己診断し、この自己診断結果に基づいて全
体の動作を切り換える。

【００５０】すなわちシステム制御回路２２は、ステッ
プＳＰ３１において正しくデータＤ１を読み出すことが
できた場合、ステップＳＰ３２からステップＳＰ３３に
移る。この場合、ノイズ等の影響により偶発的に２ビッ
トエラーが発生したと考えられることにより、システム
制御回路２２は、ステップＳＰ３３において、エラーモ
ードをＥ１、Ｅ３にセットする。さらにこの場合データ
記録のリトライにより磁気テープＭに正しいデータが記
録されたことにより、ステップＳＰ３４に移り、履歴メ
モリ２３にエラー発生時刻等を記録する。さらにシステ
ム制御回路２２はステップＳＰ３５に移ってメインルー
チィンに戻る。

【００５１】これによりシステム制御回路２２は、再送
要求による外部機器の処理を妨げることなく、この処理
手順を終了する。

【００５２】これに対してデータ記録のリトライで再び
２ビット誤りが検出された場合、システム制御回路２２
は、ステップＳＰ３２よりステップＳＰ３６に移る。こ
こでシステム制御回路２２は、外部機器にデータ再送要
求を発行すると共に、磁気テープＭを巻き戻しして走行
を開始し、これにより外部機器から再送されたデータＤ
１を用いて、磁気テープＭの対応する領域にデータ記録
をリトライする。

【００５３】続いてシステム制御回路２２は、ステップ
ＳＰ３７に移り、この再生されたデータについて、再び
２ビット誤りが発生したか否か判断する。これによりシ
ステム制御回路２２は、始めに検出されたエラー情報
と、エラー情報に基づいて実行するステップＳＰ３１及
びＳＰ３６のリトライで検出される誤り検出結果とによ
り、２ビット誤りの原因を自己診断し、この自己診断結
果に基づいて全体の動作を切り換える。

【００５４】すなわちシステム制御回路２２は、ここで
２ビットエラーが発生しない場合、バッファメモリ２１
Ａ、２１Ｂへのデータ格納時に、ノイズ等によりデータ
Ｄ１そのものが変化した、偶発的なビットエラーと考え
られることにより、ステップＳＰ３８に移り、エラーモ
ードを対応するＥ４にセットする。さらにシステム制御
回路２２は、続いてステップＳＰ３４に移り、エラー発
生時刻、エラーモード等を履歴メモリ２３に記録した
後、ステップＳＰ３５に移ってメインルーチィンに戻
る。

【００５５】かくするにつきこの実施の形態では、最も
発生頻度の高い１ビット誤りに対応するようにチェック
ビット数を設定して、１ビット誤りについては外部機器
に対して再送要求を発行しなくても、内部処理により正
しいデータを記録し、２ビット以上のビットエラーにつ
いては、必要に応じて外部機器に対して再送要求を発行
して正しいデータを記録するようになされている。すな
わち１ビットエラーにおいては、データ処理装置２０が
正しく動作している場合、上述したように数年で１回程
度しか発生せず、２ビットエラーにおいては、この１ビ
ットエラーに比してさらに一段と発生確立が低下する。
これによりデータ処理装置２０では、チェックビットの
付加によるバッファメモリ２１Ａ、２１Ｂの容量の増大
を有効に回避して、実用上充分な信頼性を確保するよう
になされている。

【００５６】これに対して再び２ビットエラーが発生し
た場合、システム制御回路２２は、ステップＳＰ３７よ
りステップＳＰ３９に移る。ここでシステム制御回路２
２は、同一アドレスにおいて２ビットエラーが発生した
か否か判断し、肯定結果が得られると、この場合バッフ
ァメモリ２１Ａ、２１Ｂの対応するアドレス空間の故障
と考えられることにより、ステップＳＰ３９に移り、エ
ラーモードを対応するエラーモードＥ５にセットする。

【００５７】さらにこの場合、他のメモリ空間を使用す
れば磁気テープＭに正しいデータを記録することができ
るものの、同一のメモリ空間を使用しては磁気テープＭ
に正しいデータを記録することが困難なことにより、ス
テップＳＰ４１に移り、信頼性を優先して、全体の動作
を停止制御する。このときシステム制御回路２２は、イ
ンターフェース制御回路３を介してホストコンピュータ
でなる外部機器にエラーメッセージを発行し、データを
正しく記録できなかった旨、システム異常により動作を
停止する旨ユーザーに通知する。またシステム制御回路
２２は、履歴メモリ２３に記録を残し、ステップＳＰ４
２に移ってメインルーチィンに戻ることなく処理手順を
終了する。

【００５８】これに対して異なるアドレスにおいて２ビ
ット誤りが発生した場合、システム制御回路２２は、ス
テップＳＰ３９よりステップＳＰ４３に移る。この場合
バッファメモリ２１Ａ、２１Ｂが故障しかけていると考
えられることにより、システム制御回路２２は、エラー
モードを対応するエラーモードＥ６にセットする。さら
にこの場合は、データを再送してデータ記録をリトライ
しても、正しくデータを記録できないと考えられること
により、ステップＳＰ４１に移って全体の動作を停止制
御すると共に、ユーザーに警告を通知する。またこの場
合も同様にして履歴メモリ２３に記録を残し、ステップ
ＳＰ４２に移ってメインルーチィンに戻ることなく処理
手順を終了する。なおホストコンピュータからデータＤ
１の再送がない場合、システム制御回路２２は、その旨
メッセージを発行した後、ステップＳＰ３６よりステッ
プＳＰ４２に移って全体の動作を停止する。

【００５９】図１３は、パリティエラー処理の処理ルー
チィンを示すフローチャートである。システム制御回路
２２は、このパリティエラー処理において、ステップＳ
Ｐ４５からステップＳＰ４６に移り、この場合磁気テー
プＭに誤ったデータＤ１が記録されたことにより、磁気
テープＭを巻き戻しして頭出しした後、磁気テープＭの
走行を開始し、磁気テープＭの対応する領域に改めてデ
ータＤ１を記録する。このときシステム制御回路２２
は、バッファメモリ２１Ａ及び２１Ｂより対応する１Ｉ
ＤのデータＤ１を読み出して磁気テープに記録する。

【００６０】このようにしてデータＤ１の記録をリトラ
イすると、システム制御回路２２は、ステップＳＰ４７
に移り、再びパリティエラーが発生したか否か判断す
る。これによりシステム制御回路２２は、始めに検出さ
れた誤り検出結果と、リトライの誤り検出結果とによ
り、パリティエラーの原因を自己診断し、この自己診断
結果に基づいて全体の動作を切り換える。

【００６１】すなわちシステム制御回路２２は、ステッ
プＳＰ４６において正しくデータを読み出すことができ
た場合、ステップＳＰ４７からステップＳＰ４８に移
る。ここでこの場合、ノイズ等により偶発的にパリティ
エラーが発生したと考えられることにより、システム制
御回路２２は、ステップＳＰ４８において、エラーモー
ドをＥ１にセットする。さらにこの場合データ記録のリ
トライにより磁気テープＭに正しいデータを記録できた
ことにより、ステップＳＰ４９に移る。ここでシステム
制御回路２２は、履歴メモリ２３にエラー発生時刻等を
記録し、ステップＳＰ５０に移ってメインルーチィンに
戻る。

【００６２】これによりシステム制御回路２２は、外部
機器に再送要求を発行して外部機器の処理を妨げること
なく、この処理手順を終了する。

【００６３】これに対してデータ記録のリトライで再び
パリティエラーが検出された場合、システム制御回路２
２は、ステップＳＰ４７よりステップＳＰ５１に移る。
ここでシステム制御回路２２は、ＥＤＡＣ２４Ａ、２４
Ｂからテープコントローラ２７に至までの異常が再現さ
れることにより、エラーモードをＥ２にセットする。さ
らにシステム制御回路２２は、この場合リライトを繰り
返しても正しいデータを記録することが困難なことによ
り、ステップＳＰ５２に移り、全体の動作を停止制御す
る。このときシステム制御回路２２は、インターフェー
ス制御回路３を介してユーザーに通知する。またシステ
ム制御回路２２は、履歴メモリ２３に記録を残し、ステ
ップＳＰ５３に移ってメインルーチィンに戻ることなく
処理手順を終了する。

【００６４】図１４は、フレーミングエラー処理の処理
ルーチィンを示すフローチャートである。システム制御
回路２２は、このフレーミングエラー処理において、ス
テップＳＰ５５からステップＳＰ５６に移り、この場合
磁気テープＭに誤ったデータＤ１が記録されたことによ
り、磁気テープＭを巻き戻しして頭出しした後、磁気テ
ープＭの走行を開始し、磁気テープＭの対応する領域に
改めてデータＤ１を記録する。このときシステム制御回
路２２は、バッファメモリ２１Ａ及び２１Ｂより対応す
る１ＩＤのデータＤ１を読み出して磁気テープに記録す
る。

【００６５】続いてシステム制御回路２２は、ステップ
ＳＰ５７に移り、再びフレーミングエラーが発生したか
否か判断する。これによりシステム制御回路２２は、始
めに検出された誤り検出結果と、このリトライで検出さ
れる誤り検出結果とにより、フレーミングエラーの原因
を自己診断し、この自己診断結果に基づいて全体の動作
を切り換える。

【００６６】すなわちシステム制御回路２２は、ステッ
プＳＰ５６において正しくデータを読み出すことができ
た場合、ステップＳＰ５７からステップＳＰ５８に移
る。この場合、ノイズ等により偶発的にフレーミングエ
ラーが発生したと考えられることにより、システム制御
回路２２は、ステップＳＰ５８において、エラーモード
をＥ１にセットする。さらにこの場合データ記録のリト
ライにより磁気テープＭに正しいデータを記録できたこ
とにより、ステップＳＰ５９に移り、履歴メモリにエラ
ー発生時刻等を記録した後、ステップＳＰ６０に移って
メインルーチィンに戻る。

【００６７】これに対してデータ記録のリトライで再び
フレーミングエラーが検出された場合、システム制御回
路２２は、ステップＳＰ５７よりステップＳＰ６１に移
る。ここでシステム制御回路２２は、外部機器にデータ
再送要求を発行すると共に、磁気テープＭを巻き戻しし
て走行を開始し、これにより外部機器から再送されたデ
ータＤ１を用いて、磁気テープＭの対応する領域にデー
タ記録をリトライする。

【００６８】続いてシステム制御回路２２は、ステップ
ＳＰ６２に移り、この再送されたデータについて、再び
フレーミングエラーが発生したか否か判断する。これに
よりシステム制御回路２２は、始めに検出されたエラー
情報と、ステップＳＰ５６及びＳＰ６１で検出される誤
り検出結果とにより、フレーミングエラーの原因を自己
診断し、この自己診断結果に基づいて全体の動作を切り
換える。

【００６９】すなわちシステム制御回路２２は、フレー
ミングエラーが発生しない場合、バッファメモリ２１
Ａ、２１Ｂへのデータ格納時に、ノイズ等によりデータ
Ｄ１が変化した、偶発的なエラーと考えられることによ
り、ステップＳＰ６３に移り、エラーモードを対応する
Ｅ４にセットする。さらにシステム制御回路２２は、続
いてステップＳＰ５９に移り、エラー発生時刻、エラー
モード等を履歴メモリ２３に記録し、ステップＳＰ６０
に移ってメインルーチィンに戻る。

【００７０】これに対して再びフレーミングエラーが発
生した場合、システム制御回路２２は、ステップＳＰ６
２よりステップＳＰ６４に移る。ここでシステム制御回
路２２は、同一の異常が再現されることにより、エラー
モードをＥ２にセットする。続いてシステム制御回路２
２は、ステップＳＰ６５に移り、全体の動作を停止制御
すると共に、インターフェース制御回路３を介してユー
ザーに通知する。また履歴メモリ２３に記録を残した
後、ステップＳＰ６６に移り、メインルーチィンに戻る
ことなく処理手順を終了する。

【００７１】これらの処理によりシステム制御回路２２
は、極めて高い信頼性により、外部機器から入力される
データＤ１を磁気テープＭに記録する。なおシステム制
御回路２２は、１ビットエラー処理、２ビットエラー処
理、パリティエラー処理及びフレーミングエラー処理に
おいて、それぞれ異なるエラーが別途検出された場合、
発生したエラーの内容に応じて、これら別途検出された
エラーに対応するエラー処理を優先して実行し、また実
行中のエラー処理と同時並列的に別途検出されたエラー
に対応するエラー処理を実行するようになされている。

【００７２】図１５は、データ再生時におけるシステム
制御回路２２のメイン処理ルーチィンを示すフローチャ
ートである。システム制御回路２２は、外部機器より読
み出しの制御コマンドが入力されると全体の動作を再生
の動作モードに切り換え、磁気テープＭの再生に同期し
たタイミングで順次信号処理回路１０より出力されるデ
ータＤ２をバッファメモリ２１Ａ及び２１Ｂに格納す
る。この状態でシステム制御回路２２は、外部機器より
データ送出の了解が得られると、ステップＳＰ７１から
ステップＳＰ７２に移り、バッファメモリ２１Ａ及び２
１Ｂの先頭アドレスをセットした後、ステップＳＰ７３
に移り、バッファメモリ２１Ａ及び２１Ｂより１ＩＤ分
のデータＤ２を外部機器に送出する。

【００７３】このときシステム制御回路２２は、続くス
テップＳＰ７４において、エラー情報ＥＥ１、ＥＥ２に
基づいてエラーが発生したか否か判断し、ここで否定結
果が得られると、ステップＳＰ７５に移る。ここでシス
テム制御回路２２は、続くデータＤ２の有無を判断し、
続くデータＤ２がバッファメモリ２１Ａ及び２１Ｂに保
持されている場合、ステップＳＰ７２に移り、続く１Ｉ
Ｄ分のデータＤ２について同様の処理を繰り返す。これ
に対して続くデータＤ２がバッファメモリ２１Ａ及び２
１Ｂに保持されていない場合、ステップＳＰ７５よりス
テップＳＰ７６に移ってこの処理手順を終了する。これ
によりシステム制御回路２２は、エラーを監視しなが
ら、１ＩＤ単位でデータＤ２を外部機器に出力する。

【００７４】この一連の処理において、エラーが発生す
ると、システム制御回路２２は、１ＩＤ分のデータＤ２
を出力した後、ステップＳＰ７７に移り、エラーの種類
を判別する。ここで発生したエラーがＥＤＡＣ２４Ａ及
び２４Ｂにより検出される１ビットエラーの場合、シス
テム制御回路２２は、ステップＳＰ７８に移り、後述す
る１ビットエラー処理を実行してステップＳＰ７５に戻
る。これに対して発生したエラーがテープコントローラ
２７により検出されるフレーミングエラーの場合、ステ
ップＳＰ７９に移り、後述するフレーミングエラー処理
を実行してステップＳＰ７５に戻る。

【００７５】さらに発生したエラーがＥＤＡＣ２４Ａ及
び２４Ｂにより検出される２ビットエラーの場合、シス
テム制御回路２２は、ステップＳＰ８０に移り、後述す
る２ビットエラー処理を実行してステップＳＰ７５に戻
る。さらに発生したエラーがＥＤＡＣ２４Ａ及び２４Ｂ
により検出されるパリティエラーの場合、システム制御
回路２２は、ステップＳＰ８１に移り、後述するパリテ
ィエラー処理を実行してステップＳＰ７５に戻る。なお
システム制御回路２２は、これら１ビットエラー処理等
において、装置の故障と判断される場合、ステップＳＰ
７５に戻ることなく、再生の処理を中止し、誤ったデー
タの出力を防止する。

【００７６】図１６は、再生時における１ビットエラー
処理ルーチィンを示すフローチャートである。システム
制御回路２２は、この１ビットエラー処理において、ス
テップＳＰ８５からステップＳＰ８６に移り、タイミン
グ制御回路２５より通知されたエラー情報ＥＥ３に基づ
いて、エラーの発生したデータに対応する領域より改め
て対応するデータＤ２を読み出す。続いてシステム制御
回路２２は、ステップＳＰ８７に移り、この読み出した
データＤ２について、再び１ビットエラーが発生したか
否か判断する。ここで正しく読み出すことができた場
合、システム制御回路２２は、ステップＳＰ８７からス
テップＳＰ８８に移り、エラーモードをＥ１、Ｅ２にセ
ットする。

【００７７】これによりシステム制御回路２２は、再生
時においても、２つの誤り検出結果により、１ビット誤
りの原因を自己診断し、この自己診断結果に基づいて全
体の動作を切り換える。すなわちステップＳＰ８７にお
いて否定結果が得られた場合、システム制御回路２２
は、当初の１ビット誤りは、バッファメモリ２１Ａ、２
１Ｂ以外の周辺回路において、ノイズ等によりデータの
論理値が変化した場合、又はバッファメモリ２１Ａ、２
１Ｂからの出力の際に、何らかの原因でデータの論理値
が変化した場合と考えられることにより、エラーモード
を対応するＥ１及びＥ３にセットする。

【００７８】これによりシステム制御回路２２は、続く
ステップＳＰ８９において、このビットエラーを関連す
る情報と共に履歴メモリ２３に記録した後、ステップＳ
Ｐ９０に移ってメインルーチィンに戻る。すなわちこの
場合、ビットエラーの発生したデータＤ１においては、
チェックビットにより正しく誤り訂正処理されて外部機
器に出力されていることにより、またこのビットエラー
が偶発的に発生したと考えられることにより、システム
制御回路２２は、続くデータＤ２の出力に支障を来たす
ことのないように、この１ビットエラー処理を終了す
る。

【００７９】これに対して再度の読み出しで再び１ビッ
ト誤りが検出された場合、システム制御回路２２は、ス
テップＳＰ８７よりステップＳＰ９１に移る。ここでシ
ステム制御回路２２は、この再度の読み出しにおいて、
ＥＤＡＣ２４Ａ及び２４Ｂで誤り訂正処理した正しいデ
ータＤ１を、同一のアドレス空間に格納した後、再び読
み出す。続いてシステム制御回路２２は、ステップＳＰ
９２に移り、この読み出したデータについて、再び１ビ
ット誤り発生したか否か判断する。

【００８０】ここで１ビットエラーが発生しない場合、
バッファメモリ２１Ａ、２１Ｂへのデータ格納時に、ノ
イズ等によりデータＤ２そのものが変化した偶発的なビ
ットエラーと考えられ、ビットエラーの発生したデータ
Ｄ２においては、チェックビットにより正しく誤り訂正
処理されて外部機器に記録されていることにより、シス
テム制御回路２２は、ステップＳＰ９３に移り、エラー
モードをＥ４にセットした後、ステップＳＰ９４に移
り、履歴メモリ２３に記録を残してステップＳＰ９０に
移る。

【００８１】これに対して再び１ビットエラーが発生し
た場合、システム制御回路２２は、ステップＳＰ９２よ
りステップＳＰ９４に移る。この場合、この１ビットエ
ラーは、バッファメモリ２１Ａ、２１Ｂの対応するメモ
リ空間の故障と考えられることにより、システム制御回
路２２は、エラーモードを対応するエラーモードＥ５に
セットした後、ステップＳＰ８９に移る。これによりシ
ステム制御回路２２は、この場合もビットエラーの発生
したデータＤ１においては、チェックビットにより正し
く誤り訂正処理されて外部機器に出力されていることに
より、また続く記録の処理においても誤り訂正して正し
いデータを出力できることにより、続くデータＤ２の出
力に支障を来たすことのないように、メインルーチィン
に戻る。

【００８２】これに対して図１７は、２ビットエラー処
理の処理ルーチィンを示すフローチャートである。シス
テム制御回路２２は、この２ビットエラー処理におい
て、ステップＳＰ１００からステップＳＰ１０１に移
り、この場合外部機器に誤ったデータＤ２が出力された
ことにより、外部機器にデータＤ２の再送を宣言する。
さらにシステム制御回路２２は、バッファメモリ２１Ａ
及び２１Ｂより同一ＩＤのデータＤ２を読み出して外部
機器に出力し、これによりバッファメモリ２１Ａ及び２
１Ｂからのデータ出力をリトライする。

【００８３】続いてシステム制御回路２２は、ステップ
ＳＰ１０２に移り、再び２ビットエラーが発生したか否
か判断し、これによりシステム制御回路２２は、連続す
る誤り検出結果により、２ビット誤りの原因を自己診断
し、この自己診断結果に基づいて全体の動作を切り換え
る。

【００８４】すなわちシステム制御回路２２は、ステッ
プＳＰ１０１において正しくデータ出力することができ
た場合、ステップＳＰ１０２からステップＳＰ１０３に
移る。この場合、ノイズ等により偶発的に２ビットエラ
ーが発生したと考えられることにより、システム制御回
路２２は、ステップＳＰ１０３において、エラーモード
をＥ１、Ｅ３にセットする。さらにこの場合データ出力
のリトライにより外部機器に正しいデータを出力できた
ことにより、ステップＳＰ１０４に移り、履歴メモリ２
３に記録を残した後、ステップＳＰ１０５に移ってメイ
ンルーチィンに戻る。

【００８５】これによりシステム制御回路２２は、磁気
テープ走行系を駆動することのない、バッファメモリ２
１Ａ及び２１Ｂからのデータ出力のリトライにより、２
ビットエラーを修復してこの処理手順を終了する。

【００８６】これに対してデータ出力のリトライで再び
２ビット誤りが検出された場合、システム制御回路２２
は、ステップＳＰ１０２よりステップＳＰ１０６に移
る。ここでシステム制御回路２２は、外部機器に再びデ
ータ再送を宣言すると共に、磁気テープＭを巻き戻しし
て対応する１ＩＤ分のデータ再生をリトライする。

【００８７】続いてシステム制御回路２２は、ステップ
ＳＰ１０７に移り、このリトライしたデータについて、
再び２ビット誤りが発生したか否か判断する。ここで２
ビットエラーが発生しない場合、ノイズ等によりデータ
Ｄ２そのものが変化した偶発的なビットエラーと考えら
れることにより、ステップＳＰ１０８に移り、エラーモ
ードを対応するＥ４にセットする。さらにシステム制御
回路２２は、続いてステップＳＰ１０４に移り、履歴メ
モリ２３に記録を残した後、ステップＳＰ１０５に移っ
てメインルーチィンに戻る。

【００８８】これに対して再び２ビットエラーが発生し
た場合、システム制御回路２２は、ステップＳＰ１０７
よりステップＳＰ１０９に移る。ここでシステム制御回
路２２は、同一アドレスにおいて２ビットエラーが発生
したか否か判断し、肯定結果が得られると、この場合バ
ッファメモリ２１Ａ、２１Ｂの対応するアドレス空間の
故障と考えられることにより、ステップＳＰ１１０に移
り、エラーモードを対応するエラーモードＥ５にセット
する。

【００８９】続いてシステム制御回路２２は、ステップ
ＳＰ１１１に移り、信頼性を優先して、全体の動作を停
止制御する。このときシステム制御回路２２は、インタ
ーフェース制御回路３を介してホストコンピュータでな
る外部機器にエラーメッセージを発行し、データを正し
く出力することが困難な旨、またシステム異常により動
作を停止する旨ユーザーに通知する。また履歴メモリ２
３に記録を残した後、ステップＳＰ１１２に移り、メイ
ンルーチィンに戻ることなく処理手順を終了する。

【００９０】これに対して異なるアドレスにおいて２ビ
ット誤りが発生した場合、システム制御回路２２は、ス
テップＳＰ１０９よりステップＳＰ１１３に移る。この
場合バッファメモリ２１Ａ、２１Ｂが故障しかけている
と考えられることにより、システム制御回路２２は、エ
ラーモードを対応するエラーモードＥ６にセットする。
さらにこの場合は、正しくデータを出力できないと考え
られることにより、ステップＳＰ１１１に移って全体の
動作を停止制御すると共に、ユーザーに警告を通知す
る。また履歴メモリ２３に記録を残した後、ステップＳ
Ｐ１１２に移り、メインルーチィンに戻ることなく処理
手順を終了する。なおホストコンピュータからデータ再
送の許可が得られない場合、システム制御回路２２は、
その旨メッセージを発行した後、ステップＳＰ１０１よ
りステップＳＰ１１２に移って全体の動作を停止する。

【００９１】図１８は、再生時におけるパリティエラー
処理の処理ルーチィンを示すフローチャートである。シ
ステム制御回路２２は、このパリティエラー処理におい
て、ステップＳＰ１１５からステップＳＰ１１６に移
り、この場合外部機器に誤ったデータＤ２が出力された
ことにより、外部機器に対してデータ再送を宣言する。
さらにシステム制御回路２２は、磁気テープＭを巻き戻
し、同一ＩＤを再生することにより、データ再生をリト
ライする。

【００９２】このようにしてデータＤ２の再生をリトラ
イすると、システム制御回路２２は、ステップＳＰ１１
７に移り、再びパリティエラーが発生したか否か判断
し、これにより連続する誤り検出結果により、パリティ
エラーの原因を自己診断し、この自己診断結果に基づい
て全体の動作を切り換える。すなわちシステム制御回路
２２は、ステップＳＰ１１６において正しくデータを出
力することができた場合、ステップＳＰ１１７からステ
ップＳＰ１１８に移る。ここでこの場合、ノイズ等によ
り偶発的にパリティエラーが発生したと考えられること
により、システム制御回路２２は、ステップＳＰ１１８
において、エラーモードをＥ１にセットする。さらにこ
の場合データ再生のリトライにより外部機器に正しいデ
ータを出力できたことにより、ステップＳＰ１１９に移
り、履歴メモリ２３に記録を残した後、ステップＳＰ１
２０に移ってメインルーチィンに戻る。

【００９３】これに対してデータ再生のリトライで再び
パリティエラーが検出された場合、システム制御回路２
２は、ステップＳＰ１１７よりステップＳＰ１２１に移
る。ここでシステム制御回路２２は、テープコントロー
ラ２７からＥＤＡＣ２４Ａ、２４Ｂに至るまでの間で異
常が再現されることにより、エラーモードをＥ２にセッ
トする。さらにシステム制御回路２２は、この場合リラ
イトを繰り返しても正しいデータを出力することが困難
なことにより、ステップＳＰ１２２に移り、全体の動作
を停止制御する。このときシステム制御回路２２は、イ
ンターフェース制御回路３を介してユーザーに通知す
る。また履歴メモリ２３に記録を残した後、ステップＳ
Ｐ１２３に移り、メインルーチィンに戻ることなく処理
手順を終了する。なおこの場合も、ホストコンピュータ
からデータ再送の許可が得られない場合、システム制御
回路２２は、その旨メッセージを発行した後、ステップ
ＳＰ１１６よりステップＳＰ１２３に移って全体の動作
を停止する。

【００９４】図１９は、再生時におけるフレーミングエ
ラー処理の処理ルーチィンを示すフローチャートであ
る。システム制御回路２２は、このフレーミングエラー
処理において、ステップＳＰ１２５からステップＳＰ１
２６に移り、外部機器に誤ったデータＤ２が出力された
ことにより、外部機器にデータ再送を宣言する。さらに
システム制御回路２２は、磁気テープＭを巻き戻して同
一ＩＤのデータＤ２を再生することにより、データ再生
をリトライする。

【００９５】続いてシステム制御回路２２は、ステップ
ＳＰ１２７に移り、再びフレーミングエラーが発生した
か否か判断する。これによりシステム制御回路２２は、
再生時、フレーミングエラーについても、エラーの原因
を自己診断し、この自己診断結果に基づいて全体の動作
を切り換える。すなわちシステム制御回路２２は、ステ
ップＳＰ１２６において正しくデータＤ２を出力するこ
とができた場合、ステップＳＰ１２７からステップＳＰ
１２８に移る。この場合、ノイズ等により偶発的にフレ
ーミングエラーが発生したと考えられることにより、シ
ステム制御回路２２は、ステップＳＰ１２８において、
エラーモードをＥ１にセットする。さらにこの場合デー
タ再生のリトライで外部機器に正しいデータを出力でき
たことにより、ステップＳＰ１２９に移り、履歴メモリ
に記録を残した後、ステップＳＰ１３０に移ってメイン
ルーチィンに戻る。

【００９６】これに対してデータ再生のリトライで再び
フレーミングエラーが検出された場合、システム制御回
路２２は、ステップＳＰ１２７よりステップＳＰ１３１
に移る。ここでシステム制御回路２２は、同一の異常が
再現されることにより、エラーモードをＥ２にセットす
る。続いてシステム制御回路２２は、ステップＳＰ１３
２に移り、全体の動作を停止制御すると共に、インター
フェース制御回路３を介してユーザーに通知する。また
履歴メモリ２３に記録を残し、ステップＳＰ１３３に移
り、メインルーチィンに戻ることなく処理手順を終了す
る。なおこの場合もホストコンピュータからデータ再送
の許可が得られない場合、システム制御回路２２は、そ
の旨メッセージを発行した後、ステップＳＰ１２６より
ステップＳＰ１３３に移って全体の動作を停止する。

【００９７】これらの処理によりシステム制御回路２２
は、極めて高い信頼性により、磁気テープＭに記録した
データＤ２を再生して外部機器に出力する。なおシステ
ム制御回路２２は、再生時、１ビットエラー処理、２ビ
ットエラー処理、パリティエラー処理及びフレーミング
エラー処理において、それぞれ異なるエラーが別途検出
された場合、発生したエラーの内容に応じて、これら別
途検出されたエラーに対応するエラー処理を優先して実
行し、また実行中のエラー処理と同時並列的に別途検出
されたエラーに対応するエラー処理を実行するようにな
されている。

【００９８】図２０は、このように履歴メモリ２３に格
納したエラーの履歴を処理するシステム制御回路２２の
処理手順を示すフローチャートである。システム制御回
路２２は、定期的に（例えば１分間に１回）この処理手
順を実行する。すなわちシステム制御回路２２は、ステ
ップＳＰ１４０からステップＳＰ１４１に移り、履歴メ
モリ２３の内容を検索する。

【００９９】続いてシステム制御回路２２は、ステップ
ＳＰ１４２に移り、エラーの発生頻度が予め設定した規
定値を越えるか否か判断する。ここでシステム制御回路
２２は、例えばエラーが１日に１回以上発生している場
合、発生頻度が規定値を越えて故障等の重大な障害が発
生しつつあると判断し、ステップＳＰ１４３に移る。

【０１００】ここでシステム制御回路２２は、インター
フェース制御回路３を介して外部機器に警告を発生す
る。このときシステム制御回路２２は、履歴メモリ２３
に格納されたエラーモード、エラー内容に従って、異常
箇所を推定し、この異常箇所を併せて通知する。すなわ
ちバッファメモリ２１Ａ、２１Ｂの特定番地について、
１ビットエラー、２ビットエラーが頻繁に発生する場合
は、バッファメモリ２１Ａ、２１Ｂの異常と推定するこ
とができる。また規則的に飛び飛びのアドレスでエラー
する場合は、メモリ制御回路６におけるアドレス制御の
異常が考えられる。これによりシステム制御回路２２
は、メンテナンス作業を迅速かつ適切に実行できるよう
にする。

【０１０１】このようにして警告を出力すると、システ
ム制御回路２２は、ステップＳＰ１４３からステップＳ
Ｐ１４４に移り、この処理手順を終了する。またエラー
の発生頻度が規定値以下の場合、システム制御回路２２
は、ステップＳＰ１４２からステップＳＰ１４４に移っ
てこの処理手順を終了する。

【０１０２】以上の構成において、外部機器でなるホス
トコンピュータより書き込みの制御コマンドが入力され
ると（図２）、データ処理装置２０においては、システ
ム制御回路２２により全体の動作が制御されて、磁気テ
ープを巻き戻しして頭出しした後、助走を開始し、これ
により以前に形成された記録トラックに続いて記録トラ
ックが形成される。

【０１０３】このとき制御コマンドに続いて入力される
データＤ１は、インターフェース２において、１ＩＤ単
位で論理フォーマットに必要な所定のデータ「０Ｆ０Ｆ
０Ｆ０Ｆ」が付加された後、バッファメモリ２１に入力
される。このときデータＤ１は（図３）、ＥＤＡＣ２４
Ａ及び２４Ｂにおいて、誤り訂正用のチェックビットが
付加された後、バッファメモリ２１Ａ及び２１Ｂに交互
に記録される。さらにバッファメモリ２１Ａ及び２１Ｂ
に格納されたデータＤ１は、磁気テープＭの走行に対応
したタイミングで読み出された後、ＥＤＡＣ２４Ａ及び
２４Ｂにおいて、チェックビットにより誤り訂正処理さ
れる。さらにこのデータＤ１は、誤り訂正処理結果がエ
ラーフラグＦ１としてタイミング制御回路２５に出力さ
れ、このタイミング制御回路２５を介してシステム制御
回路２２に通知される。

【０１０４】このようにして誤り訂正処理を受けたデー
タＤ１は、ＥＤＡＣ２４Ａ及び２４Ｂにおいて、誤り検
出用のパリティ符号が付加された後、バッファ９を介し
てテープコントローラ２７に出力され、このテープコン
トローラ２７を形成する信号処理回路１０において、誤
り訂正符号が付加され、クロスインターリーブ処理、符
号化処理等のデータ処理を受ける。さらにこのデータＤ
１は、続くＲＦ回路において、磁気テープＭの記録に適
した変調信号に変換され、この変調信号により回転ヘッ
ド１３が駆動されて順次磁気テープＭに記録される。こ
のときこのデータＤ１は、テープコントローラ２７にお
いて、パリティ符号による誤り検出処理と、フレーミン
グエラーの検出処理が実行され、この検出結果がエラー
情報ＥＥ１としてシステム制御回路２２に通知される。

【０１０５】これによりデータＤ１は、記録時、バッフ
ァメモリ２１Ａ及び２１Ｂにおける入出力におけるエラ
ー、ＥＤＡＣ２４Ａ及び２４Ｂからテープコントローラ
２７に至るまでのエラー等が監視された状態で順次磁気
テープＭに記録される（図１）。

【０１０６】この監視において１ビットのビットエラー
が検出されると（図１０）、データＤ１においては、１
ＩＤのデータＤ１が磁気テープＭに記録された後、バッ
ファメモリ２１Ａ及び２１Ｂより対応するデータを正し
く読み出すことができたか否か検出され、さらにこの場
合にも１ビットエラーが発生した場合は、正しいデータ
をバッファメモリ２１Ａ及び２１Ｂの対応領域に記録し
て、正しく読み出すことができたか否か検出される。

【０１０７】これによりこれら繰り返しの読み出しによ
り、異常の原因が自己診断され、エラーモードとして、
エラー発生時刻等と共に履歴メモリ２３に記録される。

【０１０８】これに対して２ビットエラーが発生した場
合（図１２）、磁気テープＭを巻き戻して、データの記
録をリトライする。このリトライにおいて、始めはバッ
ファメモリ２１Ａ及び２１Ｂより１ＩＤ分のデータＤ１
を読み出して磁気テープＭに記録し直し、このとき正し
くデータＤ１をバッファメモリ２１Ａ及び２１Ｂより読
み出すことができたか否か検出される。このとき再び２
ビットエラーが発生すると、ホストコンピュータに再送
要求を発行してデータＤ１を磁気テープＭに記録し直
し、このとき正しくデータＤ１をバッファメモリ２１Ａ
及び２１Ｂより読み出すことができたか否か検出され
る。

【０１０９】これにより２ビットエラーの場合は、これ
らデータ記録のリトライにより、異常の原因が自己診断
され、正しくデータＤ１を記録することが困難と判断さ
れる場合は、記録の処理が中止され、また自己診断結果
がエラーモードとして、エラー発生時刻等と共に履歴メ
モリ２３に記録される。

【０１１０】これに対してパリティエラーが発生した場
合（図１３）、フレーミングエラーが発生した場合（図
１４）、２ビットエラーの場合と同様にデータ記録のリ
トライが実行され、各リトライにおけるエラー情報に従
って異常の原因が自己診断される。このとき正しくデー
タＤ１を記録することが困難と判断される場合は、記録
の処理が中止され、また自己診断結果がエラーモードと
して、エラー発生時刻等と共に履歴メモリ２３に記録さ
れる。

【０１１１】これに対して磁気テープＭに記録されたデ
ータＤ２は（図２）、回転ヘッド１３より得られる再生
信号がＲＦ回路１２において復調されて再生データが生
成され、この再生データが続く信号処理回路１０におい
てデータ処理されて復号される。

【０１１２】このデータＤ２は（図３）、テープコント
ローラ２７において、フレーミングエラーが検出された
後、パリティ符号が付加され、バッファ９を介してＥＤ
ＡＣ２４Ａ及び２４Ｂに出力される。このＥＤＡＣ２４
Ａ及び２４Ｂにおいて、データＤ２は、パリティ符号に
よりビットエラーが検出された後、パリティ符号に代え
てチェックビットが付加されてバッファメモリ２１Ａ及
び２１Ｂに格納される。

【０１１３】さらにこのデータＤ２は、ホストコンピュ
ータに対応するタイミングで読み出された後、ＥＤＡＣ
２４Ａ及び２４Ｂにおいて、チェックビットにより誤り
訂正処理され、バッファ７を介してホストコンピュータ
に出力される。このときこのデータＤ２は、ＥＤＡＣ２
４Ａ及び２４Ｂにおける誤り訂正処理結果及びパリティ
符号による誤り検出結果がエラーフラグＦ１及びＦ２と
してタイミング制御回路２５に出力され、このタイミン
グ制御回路２５を介してシステム制御回路２２に通知さ
れる。またフレーミングエラーの検出結果がエラー情報
ＥＥ１としてシステム制御回路２２に通知される。

【０１１４】これによりデータＤ２は、バッファメモリ
２１Ａ及び２１Ｂにおけるエラー、テープコントローラ
２７からＥＤＡＣ２４Ａ及び２４Ｂに至るまでのエラー
等が監視された状態で順次磁気テープＭより再生されて
ホストコンピュータに出力される（図１５）。

【０１１５】この監視において１ビットのビットエラー
が検出されると（図１６）、データＤ１においては、１
ＩＤのデータＤ１がホストコンピュータに出力された
後、バッファメモリ２１Ａ及び２１Ｂより対応するデー
タを正しく読み出すことができたか否か検出され、さら
にこの場合にも１ビットエラーが発生した場合は、正し
いデータをバッファメモリ２１Ａ及び２１Ｂの対応領域
に記録して、正しく読み出すことができたか否か検出さ
れる。

【０１１６】これによりこれら繰り返しの読み出しによ
り、異常の原因が自己診断され、エラーモードとして、
エラー発生時刻等と共に履歴メモリ２３に記録される。

【０１１７】これに対して２ビットエラーが発生した場
合（図１７）、外部機器に対するデータ出力をリトライ
する。このリトライにおいて、始めはバッファメモリ２
１Ａ及び２１Ｂより１ＩＤ分のデータＤ２を読み出して
ホストコンピュータに出力し直し、このとき正しくデー
タＤ２をバッファメモリ２１Ａ及び２１Ｂより読み出す
ことができたか否か検出される。このとき再び２ビット
エラーが発生すると、磁気テープＭを巻き戻してデータ
Ｄ２をバッファメモリ２１Ａ及び２１Ｂに記録し直し、
このとき正しくデータＤ２をバッファメモリ２１Ａ及び
２１Ｂより読み出すことができたか否か検出される。

【０１１８】これにより２ビットエラーの場合は、これ
らデータ出力のリトライにより、異常の原因が自己診断
され、正しくデータＤ２を出力することが困難と判断さ
れる場合は、再生の処理が中止され、また自己診断結果
がエラーモードとして、エラー発生時刻等と共に履歴メ
モリ２３に記録される。

【０１１９】これに対してパリティエラーが発生した場
合（図１８）、２ビットエラーの場合と同様にデータ出
力のリトライが実行され、各リトライにおけるエラー情
報に従って異常の原因が自己診断される。またフレーミ
ングエラーが発生した場合（図１９）、磁気テープＭを
巻き戻してデータＤ２をバッファメモリ２１Ａ及び２１
Ｂに記録し直し、このとき正しくデータＤ２をバッファ
メモリ２１Ａ及び２１Ｂより読み出すことができたか否
か検出される。さらにこの検出結果より異常の原因が自
己診断される。これらの場合に、正しくデータＤ２を出
力することが困難と判断される場合は、データ出力が中
止され、また自己診断結果がエラーモードとして、エラ
ー発生時刻等と共に履歴メモリ２３に記録される。

【０１２０】このようにしてデータの記録再生を繰り返
す際に（図２０）、一定の期間経過すると、システム制
御回路２２により履歴メモリ２３の内容が検査され、こ
こでエラー発生頻度が規定値を越えていると、ユーザー
に警告が発生され、記録再生の処理が中止される。

【０１２１】以上の構成によれば、バッファメモリ２１
Ａ及び２１Ｂの出力データを誤り訂正処理し、その誤り
訂正処理結果に基づいてデータ記録、データ出力の処理
をリトライすることにより、バッファメモリ２１Ａ及び
２１Ｂ、周辺回路の信頼性を向上することができる。ま
たこのとき１ビットエラー等においては、バッファメモ
リからのデータ読み出しを繰り返した後、同様のエラー
が発生した場合に、外部機器、磁気テープよりデータを
入力してデータ記録、データ出力の処理をリトライする
ことにより、周辺機器、周辺回路への影響を低減して、
これらリトライの処理を実行することができる。

【０１２２】またこのようにしてリトライした結果に基
づいて、異常の原因を自己診断し、自己診断結果に基づ
いて、データ記録、データ出力の処理を中止することに
より、その分データ処理装置２０全体の信頼性を向上す
ることができる。さらにこのようなエラーの履歴を自己
診断結果と共に記録して保持することにより、メンテナ
ンス作業を迅速かつ的確に実行でき、これによっても信
頼性を向上することができる。

【０１２３】なお上述の実施の形態においては、バッフ
ァメモリからホストコンピュータまでの間については、
何らエラー検出しない場合について述べたが、本発明は
これに限らず、テープコントローラ側と同様にエラーを
検出してもよい。このようにすれば、さらに信頼性を向
上することができる。

【０１２４】また上述の実施の形態においては、パリテ
ィ符号等によりエラーを検出する場合について述べた
が、本発明はこれに限らず、所定のブロック単位で（例
えばＩＤ単位）ＣＲＣコードを付加し、このＣＲＣコー
ドによりエラーを検出してもよい。

【０１２５】さらに上述の実施の形態においては、磁気
テープでなる記録媒体にホストコンピュータのデータを
記録再生する場合について述べたが、本発明はこれに限
らず、光ディスク、光磁気ディスク等の種々の記録媒体
にデータを記録し、又は再生する場合に広く適用するこ
とができる。

【０１２６】

【発明の効果】上述のように本発明によれば、バッファ
メモリの出力データを誤り訂正処理し、誤り訂正処理結
果に基づいて、必要に応じて外部機器、記録再生系に対
してデータ記録及びデータ出力の処理等をリトライする
ことにより、バッファメモリ及び周辺回路の信頼性を向
上することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るデータ処理装置の、
データ記録時における全体動作の説明に供するフローチ
ャートである。

【図２】図１のデータ処理装置の全体構成を示すブロッ
ク図である。

【図３】図１のデータ処理装置のバッファメモリとその
周辺回路を示すブロック図である。

【図４】図３のバッファメモリへの、データ記録時にお
けるデータの書き込みの説明に供するブロック図であ
る。

【図５】図３のバッファメモリへの、データ記録時にお
けるデータの読み出しの説明に供するブロック図であ
る。

【図６】図３のバッファメモリへの、データ再生時にお
けるデータの書き込みの説明に供するブロック図であ
る。

【図７】図３のバッファメモリへの、データ再生時にお
けるデータの読み出しの説明に供するブロック図であ
る。

【図８】図３との対比によりデータ記録時のデータの流
れを示すブロック図である。

【図９】図３との対比によりデータ再生時のデータの流
れを示すブロック図である。

【図１０】図１の１ビットエラー処理を示すフローチャ
ートである。

【図１１】エラーモードを示す図表である。

【図１２】図１の２ビットエラー処理を示すフローチャ
ートである。

【図１３】図１のパリティエラー処理を示すフローチャ
ートである。

【図１４】図１のフレーミングエラー処理を示すフロー
チャートである。

【図１５】図１との対比によりデータ再生時における全
体動作の説明に供するフローチャートである。

【図１６】図１５の１ビットエラー処理を示すフローチ
ャートである。

【図１７】図１５の２ビットエラー処理を示すフローチ
ャートである。

【図１８】図１５のパリティエラー処理を示すフローチ
ャートである。

【図１９】図１５のフレーミングエラー処理を示すフロ
ーチャートである。

【図２０】履歴メモリの説明に供するフローチャートで
ある。

【図２１】従来のデータ処理装置の全体構成を示すブロ
ック図である。

【図２２】図２１のデータ処理装置のバッファメモリと
その周辺回路を示すブロック図である。

【符号の説明】

１、２０……データ処理装置、２……磁気テープ、５、
５Ａ、５Ｂ、２１、２１Ａ、２１Ｂ……バッファメモ
リ、４、２２……システム制御回路、６、２６……メモ
リ制御回路、２３……履歴メモリ、２４Ａ、２４Ｂ……
ＥＤＡＣ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 外部機器より入力されるデータをデータ
   記録媒体に記録し、又は前記データ記録媒体に記録した
   データを再生して前記外部機器に出力するデータ処理装
   置において、 前記外部機器又は前記データ記録媒体より得られるデー
   タに誤り訂正符号を付加する誤り訂正符号付加手段と、 前記誤り訂正符号付加手段の出力データを一旦格納する
   バッファメモリと、 前記バッファメモリに格納したデータを誤り訂正処理
   し、前記データ記録媒体に記録し又は前記外部機器に出
   力し、誤り訂正処理結果を出力する誤り訂正手段と、 前記誤り訂正処理結果に基づいて、全体の動作を制御す
   る制御手段とを備え、 前記制御手段は、 前記誤り訂正処理結果に基づいて、前記バッファメモリ
   より出力されるデータに誤りが発生した場合、 前記バッファメモリより対応するデータを再び読み出
   し、前記誤り訂正手段を介して、前記データ記録媒体に
   記録し、又は前記外部機器に出力することを特徴とする
   データ処理装置。
2. 【請求項２】 前記制御手段は、 前記バッファメモリより対応するデータを再び読み出し
   た際の、前記誤り訂正手段より得られる第２の誤り訂正
   処理結果に基づいて、 前記外部機器又は前記データ記録媒体より対応するデー
   タを前記バッファメモリに格納し直した後、前記誤り訂
   正手段を介して、前記データ記録媒体に記録し、又は前
   記外部機器に出力することを特徴とする請求項１に記載
   のデータ処理装置。
3. 【請求項３】 前記制御手段は、 前記誤り訂正処理結果、及び又は前記バッファメモリよ
   り対応するデータを再び読み出した際に、前記誤り訂正
   手段より得られる第２の誤り訂正処理結果を記録に残す
   ことを特徴とする請求項１に記載のデータ処理装置。
4. 【請求項４】 前記制御手段は、 前記誤り訂正処理結果及び前記第２の誤り訂正処理結果
   に応じて、故障内容を自己診断し、該診断結果に基づい
   て全体の動作を切り換えることを特徴とする請求項２に
   記載のデータ処理装置。
5. 【請求項５】 前記制御手段は、 前記記録に残した誤り訂正処理結果に基づいて、前記デ
   ータの誤り発生頻度を算出し、前記発生頻度に基づいて
   警告を発生することを特徴とする請求項３に記載のデー
   タ処理装置。
6. 【請求項６】 前記データ記録媒体は、 磁気テープでなることを特徴とする請求項１に記載のデ
   ータ処理装置。