JPH1055940A - Semiconductor substrate and method of manufacturing semiconductor device - Google Patents
Semiconductor substrate and method of manufacturing semiconductor deviceInfo
- Publication number
- JPH1055940A JPH1055940A JP21255896A JP21255896A JPH1055940A JP H1055940 A JPH1055940 A JP H1055940A JP 21255896 A JP21255896 A JP 21255896A JP 21255896 A JP21255896 A JP 21255896A JP H1055940 A JPH1055940 A JP H1055940A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- diffusion layer
- warpage
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 反りを可及的に小さくすることを可能にす
る。
【解決手段】 基板と、この基板を構成する元素の原子
半径より小さな原子半径の元素を前記基板の一方の面に
拡散することにより形成された拡散層と、この拡散層上
に形成された前記基板より熱膨張係数の小さな材料から
なる第1の膜と、を備えていることを特徴とする。
(57) [Summary] [Problem] To make warpage as small as possible. SOLUTION: The substrate, a diffusion layer formed by diffusing an element having an atomic radius smaller than the atomic radius of the element constituting the substrate to one surface of the substrate, and the diffusion layer formed on the diffusion layer. A first film made of a material having a smaller coefficient of thermal expansion than the substrate.
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体基板及び、こ
の半導体基板を用いた半導体装置の製造方法に関する。The present invention relates to a semiconductor substrate and a method for manufacturing a semiconductor device using the semiconductor substrate.
【0002】[0002]
【従来の技術】一般に個別半導体装置には、片面に燐、
ボロン等の不純物を高濃度に拡散させた板厚の薄い半導
体基板が多く使用される。これは、個別半導体装置は基
板の厚さ方向に電流を流すことが多く、その際の直列抵
抗を小さくするために高濃度の拡散層が必要となるから
である。例えば、個別半導体装置が図2に示すようなN
PN型トランジスタの場合、N型半導体基板22の一方
の面にコレクタ層となるN型拡散層24が形成され、他
方の面にベース層となるP型拡散層22が形成され、こ
のP型拡散層22内にエミッタ層となるN型拡散層28
が形成される。そしてコレクタ層24、ベース層26、
エミッタ層28には各々電極30,32,34が設けら
れている。このトランジスタの場合、電流はコレクタ層
24からエミッタ層28に流れる。2. Description of the Related Art Generally, an individual semiconductor device has phosphorus on one side,
A thin semiconductor substrate in which impurities such as boron are diffused at a high concentration is often used. This is because an individual semiconductor device often causes a current to flow in the thickness direction of the substrate, and a high-concentration diffusion layer is required to reduce the series resistance at that time. For example, when the individual semiconductor device is N as shown in FIG.
In the case of a PN transistor, an N-type diffusion layer 24 serving as a collector layer is formed on one surface of an N-type semiconductor substrate 22, and a P-type diffusion layer 22 serving as a base layer is formed on the other surface. N-type diffusion layer 28 serving as an emitter layer in layer 22
Is formed. Then, the collector layer 24, the base layer 26,
Electrodes 30, 32, and 34 are provided on the emitter layer 28, respectively. In the case of this transistor, current flows from the collector layer 24 to the emitter layer 28.
【0003】また、直列抵抗を小さくするためには、基
板の厚さを薄くすることが効果的であり、一般に個別半
導体装置には薄膜の拡散ウェーハが使用される。In order to reduce the series resistance, it is effective to reduce the thickness of the substrate. Generally, a thin film diffusion wafer is used for an individual semiconductor device.
【0004】従来の拡散ウェーハ(半導体基板)の製造
方法を図3を参照して説明する。まず、図3(a)示す
N型シリコン基板42の表裏面より高濃度の燐を拡散
し、高濃度のN型拡散層44を形成する(図3(b)参
照)。その後、片側拡散面を研摩して除去するか、また
は拡散後のウェーハを厚さ方向に二分割後、研摩して拡
散ウェーハ46を形成する(図3(c)参照)。A conventional method for manufacturing a diffusion wafer (semiconductor substrate) will be described with reference to FIG. First, high-concentration phosphorus is diffused from the front and back surfaces of the N-type silicon substrate 42 shown in FIG. 3A to form a high-concentration N-type diffusion layer 44 (see FIG. 3B). Thereafter, the diffusion surface on one side is removed by polishing, or the wafer after diffusion is divided into two parts in the thickness direction and then polished to form a diffusion wafer 46 (see FIG. 3C).
【0005】[0005]
【発明が解決しようとする課題】このようにして得られ
た拡散ウェーハは、拡散不純物の原子半径が一般的にシ
リコンの原子半径(=0.117nm)より小さい。例
えば燐、ボロンの原子半径は各々、0.110nm、
0.088nmである。このことから、図3(c)示す
拡散ウェーハ46には大なり小なり反りが生じている。
この場合、一般的に拡散面側44aが凹になるように反
りが形成される。In the diffusion wafer thus obtained, the atomic radius of the diffusion impurity is generally smaller than the atomic radius of silicon (= 0.117 nm). For example, the atomic radii of phosphorus and boron are each 0.110 nm,
0.088 nm. As a result, the diffusion wafer 46 shown in FIG.
In this case, the warpage is generally formed such that the diffusion surface side 44a is concave.
【0006】従来、個別半導体装置の半導体基板は口径
(直径)が75mm〜125mmの拡散ウェーハが主と
して使用されている。拡散後のウェーハの反りは直径が
125mmのウェーハでは大きい時に150μm前後で
あったが特に大きな問題は起きていない。また、ウェー
ハを使って半導体素子を作る際に発生する反りも、素子
のデザインルールが緩いこともあり、製造上大きな問題
も無く、拡散ウェーハの反りを制御する必要はなかっ
た。Conventionally, as a semiconductor substrate of an individual semiconductor device, a diffusion wafer having a diameter (diameter) of 75 mm to 125 mm is mainly used. The warpage of the wafer after diffusion was about 150 μm when it was large for a wafer having a diameter of 125 mm, but no particular problem occurred. Also, there is no major problem in manufacturing due to warpage occurring when a semiconductor element is manufactured using a wafer, and the design rule of the element is loose, and it is not necessary to control the warpage of the diffusion wafer.
【0007】当然のことであるが、直径が125mmよ
り小さな口径の拡散ウェーハはこれより反りは小さく、
問題は無かった。しかしながらウェーハの口径が大きく
なり、デザインルールも厳しくなって来ると、反りの制
御されないウェーハは製造工程で搬送トラブルや、歩留
低下をもたらす大きな原因となる。As a matter of course, a diffusion wafer having a diameter smaller than 125 mm has a smaller warpage,
There was no problem. However, as the diameter of the wafer becomes larger and the design rules become stricter, the wafer whose warpage is not controlled becomes a major cause of transport troubles and lowering of the yield in the manufacturing process.
【0008】本発明は上記事情を考慮してなされたもの
であって、可及的に反りを小さくすることのできる半導
体基板及び半導体装置の製造方法を提供することを目的
とする。The present invention has been made in consideration of the above circumstances, and has as its object to provide a semiconductor substrate and a method of manufacturing a semiconductor device which can minimize warpage.
【0009】[0009]
【課題を解決するための手段】本発明による半導体基板
の第1の態様は、基板と、この基板を構成する元素の原
子半径より小さな原子半径の元素を前記基板の一方の面
に拡散することにより形成された拡散層と、この拡散層
上に形成された前記基板より熱膨張係数の小さな材料か
らなる第1の膜と、を備えていることを特徴とする。According to a first aspect of the present invention, there is provided a semiconductor substrate, wherein an element having an atomic radius smaller than the atomic radius of an element constituting the substrate is diffused to one surface of the substrate. And a first film made of a material having a smaller coefficient of thermal expansion than the substrate formed on the diffusion layer.
【0010】また本発明による半導体基板の第2の態様
は、基板と、この基板を構成する元素の原子半径より小
さな原子半径の元素を前記基板の一方の面に拡散するこ
とにより形成された拡散層と、前記基板の前記拡散層が
形成された面とは反対側の面上に形成された、前記基板
より熱膨張係数の大きな材料からなる第2の膜と、を備
えていることを特徴とする。According to a second aspect of the semiconductor substrate according to the present invention, there is provided a semiconductor device comprising: a substrate; and a diffusion layer formed by diffusing an element having an atomic radius smaller than an atomic radius of an element constituting the substrate onto one surface of the substrate. A second film formed on a surface of the substrate opposite to the surface on which the diffusion layer is formed, the second film being made of a material having a larger coefficient of thermal expansion than the substrate. And
【0011】また本発明による半導体基板の第3の態様
は、主面に拡散層が形成された厚さがtsiのシリコン基
板と、前記拡散層上に形成された厚さがtSiO2の二酸化
シリコン膜と、を備え、前記シリコン基板の直径をa、
前記シリコン基板の反りをR0 、前記シリコン基板上に
前記二酸化シリコン膜を形成した場合の所望の反りを
R、k=(0.5〜2.5)×103 としたとき、前記
二酸化シリコン膜の厚さtsio 2 は tSiO2=k×(R
−Ro )×(TSi/a)2 を満たすことを特徴とす
る。In a third aspect of the semiconductor substrate according to the present invention, there is provided a silicon substrate having a diffusion layer formed on the main surface and having a thickness of tsi, and a silicon dioxide having a thickness of t SiO2 formed on the diffusion layer. And a film, wherein the diameter of the silicon substrate is a,
When the warpage of the silicon substrate is R0 and the desired warpage when the silicon dioxide film is formed on the silicon substrate is R, k = (0.5 to 2.5) × 10 3 , the silicon dioxide film The thickness tsio 2 is t SiO2 = k × (R
−Ro) × (T Si / a) 2 .
【0012】また本発明による半導体装置の製造方法
は、第1乃至第3の態様いずれかに記載の半導体基板を
用いて半導体装置を製造する際、製造工程中で前記半導
体基板の一方の面に前記半導体基板と熱膨張係数の異な
る材料の膜を形成することを特徴とする。According to a method of manufacturing a semiconductor device according to the present invention, when manufacturing a semiconductor device using the semiconductor substrate according to any one of the first to third aspects, one side of the semiconductor substrate is formed during the manufacturing process. A film of a material having a different thermal expansion coefficient from that of the semiconductor substrate is formed.
【0013】[0013]
【発明の実施の形態】本発明による半導体基板の第1の
実施の形態を図1を参照して説明する。この実施の形態
の半導体基板は次のように形成される。面方位が(10
0)で、厚さが0.7mmのシリコンウェーハ(基板と
もいう)2を、オキシ塩化リン(POCl3 )を用いて
1200℃、120分間熱処理することにより基板2の
表裏面にリンガラス層4及びリン拡散層5を形成する
(図1(a)参照)。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of a semiconductor substrate according to the present invention will be described with reference to FIG. The semiconductor substrate of this embodiment is formed as follows. If the plane orientation is (10
0), a 0.7 mm thick silicon wafer (also referred to as a substrate) 2 is subjected to a heat treatment at 1200 ° C. for 120 minutes using phosphorus oxychloride (POCl 3 ) to form a phosphorus glass layer 4 on the front and back surfaces of the substrate 2. Then, a phosphorus diffusion layer 5 is formed (see FIG. 1A).
【0014】続いてリンガラス層4を除去した後、窒素
と酸素の混合ガス雰囲気中で、1285℃、180時間
の熱処理を行うことにより、リンを基板2の深さ方向に
深く拡散させる(図1(b)参照)。このとき図1
(b)に示すように基板2の表裏面にSiO2 膜6が形
成される。Subsequently, after removing the phosphorus glass layer 4, a heat treatment is performed at 1285 ° C. for 180 hours in a mixed gas atmosphere of nitrogen and oxygen to diffuse phosphorus deeply in the depth direction of the substrate 2 (FIG. 1 (b)). At this time, FIG.
As shown in (b), the SiO 2 film 6 is formed on the front and back surfaces of the substrate 2.
【0015】次に図1(c)に示すようにSiO2 膜6
を除去した後、水蒸気中で1200℃で50分間熱処理
することにより、基板2の表裏面に厚さが0.7μmの
SiO2 膜8を形成する(図1(d)参照)。続いてこ
の基板2の片側を研削及び鏡面研摩することにより厚さ
が300μmの半導体基板10を形成する(図1(e)
参照)。[0015] Then the SiO 2 film 6 as shown in FIG. 1 (c)
Then, the substrate is heat-treated in steam at 1200 ° C. for 50 minutes to form an SiO 2 film 8 having a thickness of 0.7 μm on the front and back surfaces of the substrate 2 (see FIG. 1D). Subsequently, one side of the substrate 2 is ground and mirror-polished to form a semiconductor substrate 10 having a thickness of 300 μm (FIG. 1E).
reference).
【0016】このようにして形成された半導体基板10
の反りは、拡散面側(SiO2 膜8が形成された面側)
が凹で15μmであった。因みにSiO2 膜8を形成し
ない場合の反りは、拡散面側が凹で250μmであっ
た。The semiconductor substrate 10 formed as described above
Warpage occurs on the diffusion surface side (the surface side on which the SiO 2 film 8 is formed).
Was concave and 15 μm. Incidentally, when the SiO 2 film 8 was not formed, the warpage was 250 μm with the diffusion surface side being concave.
【0017】この実施の形態の半導体基板10は、Si
O2 膜8とシリコン基板2の熱膨張係数の差(例えば、
シリコンが約3×10-6/℃でSiO2 が約5×10-7
/℃)を利用したものであり、高温において、応力的に
平衡状態にあるシリコン基板2とSiO2 膜8が温度の
低下とともに、シリコン基板2側がSiO2 膜8側より
も大きく収縮することにより、反りを小さくしたもので
ある。The semiconductor substrate 10 of this embodiment is made of Si
The difference in thermal expansion coefficient between the O 2 film 8 and the silicon substrate 2 (for example,
Silicon is about 3 × 10 -6 / ° C and SiO 2 is about 5 × 10 -7
/ ° C.), and at high temperature, the silicon substrate 2 and the SiO 2 film 8 which are in an equilibrium state in terms of stress are reduced in temperature and the silicon substrate 2 side shrinks more than the SiO 2 film 8 side. , With reduced warpage.
【0018】上記実施の形態においては基板2の拡散層
5が形成された面上にSiO2 膜8を形成したが、基板
2を構成する材料よりも熱膨張係数の小さな材料からな
る膜を、基板2の拡散層5が形成された面上に形成して
も同様の効果を奏することは言うまでもない。In the above embodiment, the SiO 2 film 8 is formed on the surface of the substrate 2 on which the diffusion layer 5 is formed, but a film made of a material having a smaller thermal expansion coefficient than the material forming the substrate 2 is used. It goes without saying that the same effect can be obtained even if it is formed on the surface of the substrate 2 on which the diffusion layer 5 is formed.
【0019】また、基板2を構成する材料よりも熱膨張
係数の大きな材料からなる膜を基板2の拡散層5が形成
された面とは反対側の面に形成しても同様の効果を奏す
ることは言うまでもない。The same effect can be obtained even if a film made of a material having a larger thermal expansion coefficient than the material constituting the substrate 2 is formed on the surface of the substrate 2 opposite to the surface on which the diffusion layer 5 is formed. Needless to say.
【0020】更に、形成する膜が複合膜であっても、複
合膜全体の熱膨張係数が同じ傾向を持てば、反りに対し
て同じ効果が得られることは言うまでもない。Further, even if the film to be formed is a composite film, if the thermal expansion coefficient of the entire composite film has the same tendency, it is needless to say that the same effect on warpage can be obtained.
【0021】次に本発明による半導体基板の第2の実施
の形態を説明する。この実施の形態の半導体基板は図1
(e)に示す第1の実施の形態の半導体基板10におい
てSiO2 膜8の膜厚を0.7μmから1.0μmにし
たものである。この実施の形態の半導体基板10の反り
は155μmであった。なおこの膜厚が1.0μmのS
iO2 膜8は水蒸気中で1200℃、90分の熱処理
(酸化処理)を行うことによって形成される。Next, a description will be given of a second embodiment of the semiconductor substrate according to the present invention. The semiconductor substrate of this embodiment is shown in FIG.
In the semiconductor substrate 10 of the first embodiment shown in FIG. 1E, the thickness of the SiO 2 film 8 is changed from 0.7 μm to 1.0 μm. The warpage of the semiconductor substrate 10 of this embodiment was 155 μm. In addition, this film thickness of 1.0 μm S
The iO 2 film 8 is formed by performing a heat treatment (oxidation treatment) at 1200 ° C. for 90 minutes in steam.
【0022】一般にデバイス製造工程中で発生する反り
も大きく、拡散ウェーハは必ずしもデバイス工程投入前
に反りが“0”である必要は無く、用いるデバイス製造
工程に対応して反りをある大きさに制御した方が良い。In general, the warpage generated during the device manufacturing process is large, and the warpage of the diffusion wafer does not necessarily need to be “0” before the device process is introduced, and the warpage is controlled to a certain size according to the device manufacturing process to be used. It is better to do.
【0023】二酸化シリコン膜8をシリコンウェーハ2
の片面につけた時の反りは一般的に、二酸化シリコン膜
厚をtSiO2、シリコンウェーハ厚をtSi、反りをr、ウ
ェーハ直径をaとするとThe silicon dioxide film 8 is applied to the silicon wafer 2
In general, the warpage when applied to one surface of the silicon wafer is given assuming that the silicon dioxide film thickness is t SiO2 , the silicon wafer thickness is t Si , the warpage is r, and the wafer diameter is a.
【0024】[0024]
【数1】 と表される。ここでKは比例定数。従って、拡散によっ
て生じる反り(図1(e)に示す二酸化シリコン膜8の
無い場合の反りに相当)をR0 とした時、二酸化シリコ
ン膜8の形成されたウェーハ(半導体基板10)の反り
Rは、拡散面が凸の場合を正とした時、(Equation 1) It is expressed as Here, K is a proportional constant. Therefore, when the warpage caused by the diffusion (corresponding to the warpage without the silicon dioxide film 8 shown in FIG. 1E) is R 0 , the warpage R of the wafer (semiconductor substrate 10) on which the silicon dioxide film 8 is formed Is positive when the diffusion surface is convex
【0025】[0025]
【数2】 と表され、目標とする反りを得る為の二酸化シリコン膜
の膜厚tSiO2は(2)式より(Equation 2) The thickness t SiO2 of the silicon dioxide film for obtaining the target warpage is given by the equation (2).
【0026】[0026]
【数3】 と求まる。ここでkは比例定数であるが、二酸化シリコ
ン膜の形成条件によって変動する。実用的には種々検討
した結果、k=(0.5〜2.5)×103 と求まっ
た。(Equation 3) Is obtained. Here, k is a proportional constant, which varies depending on the conditions for forming the silicon dioxide film. As a result of various studies, k = (0.5 to 2.5) × 10 3 was found practically.
【0027】このようにしてSiO2 膜の膜厚を決定し
てシリコン基板2の拡散面側にSiO2 膜を形成すれ
ば、所望の反りを得ることが可能となる。If the thickness of the SiO 2 film is determined as described above and the SiO 2 film is formed on the diffusion surface side of the silicon substrate 2, a desired warpage can be obtained.
【0028】次に本発明による半導体装置の製造方法の
一実施の形態を説明する。この実施の形態の製造方法
は、まず図1に示すようにして半導体基板(拡散ウェー
ハ)10を形成する。Next, an embodiment of a method of manufacturing a semiconductor device according to the present invention will be described. In the manufacturing method of this embodiment, a semiconductor substrate (diffusion wafer) 10 is first formed as shown in FIG.
【0029】その後、この拡散ウェーハを半導体装置
(デバイス)の製造工程に投入する。デバイスプロセス
のほぼ中間の段階でウェーハの反りが拡散面側を凹に2
00μm反っていることが判り、常圧CVDにより拡散
面側に0.65μmのSiO2膜を形成した。続いてウ
ェーハを洗浄後、窒素雰囲気中で1000℃、20分の
熱処理をした所、反りは、拡散面側を凸に10μmと大
巾に低減した。Thereafter, the diffusion wafer is put into a manufacturing process of a semiconductor device. At the intermediate stage of the device process, the warpage of the wafer is
It was found that the film was warped by 00 μm, and a 0.65 μm SiO 2 film was formed on the diffusion surface side by normal pressure CVD. Subsequently, after the wafer was washed, the wafer was subjected to a heat treatment at 1000 ° C. for 20 minutes in a nitrogen atmosphere. As a result, the warpage was greatly reduced to 10 μm with the diffusion surface side protruding.
【0030】上述の如き薄膜を形成することによる反り
の制御は大口径の拡散ウェーハには非常に有効であり、
膜の種類、ウェーハの表面あるいは裏面のいずれに形成
するかによって、反りの大きさを自由に制御出来ること
はこれまでの実施の形態の説明から明らかである。The control of warpage by forming a thin film as described above is very effective for a large-diameter diffused wafer.
It is clear from the description of the above embodiments that the magnitude of the warpage can be freely controlled depending on the type of the film and whether the film is formed on the front surface or the back surface of the wafer.
【0031】上述の実施の形態の製造方法を用いた場
合、従来、デバイス製造工程中で起きていたウェーハ搬
送時のトラブルが低減した。When the manufacturing method according to the above-described embodiment is used, troubles that occur during the device manufacturing process during wafer transfer have been reduced.
【0032】搬送トラブルによるウェーハ割れは10〜
15%程度から1%以下に低減した他、装置メンテナン
スが2時間も大巾に低減した。The wafer cracking due to transport trouble is 10 to
In addition to the reduction from about 15% to 1% or less, the maintenance of the apparatus was greatly reduced by 2 hours.
【0033】更に又、反りによりリソグラフィー工程
(回路焼付工程)の歩留低下が無くなり、ウェーハ1枚
当りのチップ収率は従来を1.0とした時、本実施の形
成の製造方法を用いることにより1.05〜1.1倍に
上昇した。Further, when the yield in the lithography step (circuit printing step) is not reduced due to the warpage, and the chip yield per wafer is set at 1.0, the manufacturing method of the present embodiment is used. To 1.05 to 1.1 times.
【0034】なお、なお、上記実施の形態においては、
N型基板に高濃度のN型拡散層が形成された拡散ウェー
ハについて説明したが、P型基板に高濃度P型拡散層を
形成した拡散ウェーハP型基板にN型の拡散層を形成し
た拡散ウェーハ、またはN型基板にP型の拡散層を形成
した拡散ウェーハを用いても同様の効果を奏することは
言うまでもない。Incidentally, in the above embodiment,
A diffusion wafer having a high-concentration N-type diffusion layer formed on an N-type substrate has been described. However, a diffusion wafer having a high-concentration P-type diffusion layer formed on a P-type substrate. It goes without saying that a similar effect can be obtained by using a wafer or a diffusion wafer in which a P-type diffusion layer is formed on an N-type substrate.
【0035】[0035]
【発明の効果】以上述べたように本発明によれば、反り
を可及的に小さくすることができる。As described above, according to the present invention, warpage can be reduced as much as possible.
【図1】本発明による半導体基板の製造工程を示す工程
断面図。FIG. 1 is a process sectional view showing a process for manufacturing a semiconductor substrate according to the present invention.
【図2】従来の個別半導体装置の一例を示す断面図。FIG. 2 is a cross-sectional view illustrating an example of a conventional individual semiconductor device.
【図3】従来の半導体基板の製造工程を示す工程断面
図。FIG. 3 is a process cross-sectional view showing a conventional process for manufacturing a semiconductor substrate.
2 シリコン基板 4 リンガラス層 5 拡散層 6 SiO2 膜 8 SiO2 膜 10 半導体基板(拡散ウェーハ) 22 N型シリコン基板 24 コレクタ(N型拡散層) 26 ベース(P型拡散層) 28 エミッタ(N型拡散層) 42 N型シリコン基板 44 N型拡散層 44 拡散面側 46 半導体基板(拡散ウェーハ)Reference Signs List 2 silicon substrate 4 phosphorus glass layer 5 diffusion layer 6 SiO 2 film 8 SiO 2 film 10 semiconductor substrate (diffusion wafer) 22 N-type silicon substrate 24 collector (N-type diffusion layer) 26 base (P-type diffusion layer) 28 emitter (N Diffusion layer) 42 N-type silicon substrate 44 N-type diffusion layer 44 Diffusion surface side 46 Semiconductor substrate (diffusion wafer)
Claims (4)
の元素を前記基板の一方の面に拡散することにより形成
された拡散層と、 この拡散層上に形成された前記基板より熱膨張係数の小
さな材料からなる第1の膜と、 を備えていることを特徴とする半導体基板。1. A substrate, a diffusion layer formed by diffusing an element having an atomic radius smaller than an atomic radius of an element constituting the substrate into one surface of the substrate, and a diffusion layer formed on the diffusion layer. And a first film made of a material having a smaller thermal expansion coefficient than the substrate.
の元素を前記基板の一方の面に拡散することにより形成
された拡散層と、 前記基板の前記拡散層が形成された面とは反対側の面上
に形成された、前記基板より熱膨張係数の大きな材料か
らなる第2の膜と、 を備えていることを特徴とする半導体基板。2. A substrate, a diffusion layer formed by diffusing an element having an atomic radius smaller than an atomic radius of an element constituting the substrate into one surface of the substrate, and a diffusion layer formed on the substrate. A second film formed of a material having a larger thermal expansion coefficient than that of the substrate, the second film being formed on a surface opposite to the formed surface.
リコン基板と、 前記拡散層上に形成された厚さがtSio2の二酸化シリコ
ン膜と、 を備え、 前記シリコン基板の直径をa、前記シリコン基板の反り
をRo 、前記シリコン基板上に前記二酸化シリコン膜を
形成した場合の所望の反りをR、k=(0.5〜2.
5)×103 としたとき、前記二酸化シリコン膜の厚さ
tSio2は tSio2=k×(R−Ro )×(Tsi/a)2 を満たすことを特徴とする半導体基板。3. A silicon substrate having a diffusion layer formed on the main surface and having a thickness of t si, and a silicon dioxide film having a thickness of t Sio2 formed on the diffusion layer. The diameter is a, the warpage of the silicon substrate is Ro, and the desired warpage when the silicon dioxide film is formed on the silicon substrate is R, k = (0.5-2.
5) A semiconductor substrate characterized in that the thickness t Sio2 of the silicon dioxide film satisfies t Sio2 = k × (R−Ro) × (T si / a) 2 when × 10 3 .
基板を用いて半導体装置を製造する際、製造工程中で前
記半導体基板の一方の面に前記半導体基板と熱膨張係数
の異なる材料の膜を形成することを特徴とする半導体装
置の製造方法。4. When a semiconductor device is manufactured using the semiconductor substrate according to claim 1, a material having a different thermal expansion coefficient from that of the semiconductor substrate is provided on one surface of the semiconductor substrate during a manufacturing process. A method of manufacturing a semiconductor device, comprising: forming a film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21255896A JPH1055940A (en) | 1996-08-12 | 1996-08-12 | Semiconductor substrate and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21255896A JPH1055940A (en) | 1996-08-12 | 1996-08-12 | Semiconductor substrate and method of manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1055940A true JPH1055940A (en) | 1998-02-24 |
Family
ID=16624686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21255896A Pending JPH1055940A (en) | 1996-08-12 | 1996-08-12 | Semiconductor substrate and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1055940A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013026473A (en) * | 2011-07-21 | 2013-02-04 | Hitachi Chem Co Ltd | Impurity diffusion layer formation composition, manufacturing method of impurity diffusion layer, and manufacturing method of solar cell element |
-
1996
- 1996-08-12 JP JP21255896A patent/JPH1055940A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013026473A (en) * | 2011-07-21 | 2013-02-04 | Hitachi Chem Co Ltd | Impurity diffusion layer formation composition, manufacturing method of impurity diffusion layer, and manufacturing method of solar cell element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1055940A (en) | Semiconductor substrate and method of manufacturing semiconductor device | |
| JP4344517B2 (en) | Semiconductor substrate and manufacturing method thereof | |
| JP2725460B2 (en) | Manufacturing method of epitaxial wafer | |
| JPH04123435A (en) | Manufacture of semiconductor device | |
| JP3001513B2 (en) | Manufacturing method of semiconductor wafer | |
| JP2973958B2 (en) | Method for manufacturing semiconductor device | |
| JPS59175721A (en) | Manufacture of semiconductor device | |
| JPH05206145A (en) | Manufacture of semiconductor device | |
| JP2519207B2 (en) | Method for manufacturing semiconductor device | |
| JP2915893B1 (en) | Diffusion wafer manufacturing method and diffusion wafer | |
| JPS61210638A (en) | Manufacture of semiconductor device | |
| KR0154191B1 (en) | Method of forming non-defect area for semiconductor device | |
| JPS60105224A (en) | Manufacture of semiconductor device | |
| JPH0464227A (en) | Semiconductor element and manufacture thereof | |
| JP3282265B2 (en) | Method for manufacturing semiconductor device | |
| JP2743452B2 (en) | Method for manufacturing semiconductor device | |
| JPH027516A (en) | Method of diffusing impurity in semiconductor | |
| JPH03165509A (en) | Silicon wafer | |
| JP2625372B2 (en) | Improved method for growing oxide layer in zoned silicon oxidation method | |
| JPS60176241A (en) | Manufacture of semiconductor substrate | |
| JPS631051A (en) | Manufacture of semiconductor device | |
| JPS5922373B2 (en) | Semiconductor wafer processing method | |
| JPH0431175B2 (en) | ||
| JPS592370A (en) | Semiconductor device and manufacture thereof | |
| JPS61154132A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040123 |