JPH1056029A - 半導体装置およびその計測方法 - Google Patents
半導体装置およびその計測方法Info
- Publication number
- JPH1056029A JPH1056029A JP21251396A JP21251396A JPH1056029A JP H1056029 A JPH1056029 A JP H1056029A JP 21251396 A JP21251396 A JP 21251396A JP 21251396 A JP21251396 A JP 21251396A JP H1056029 A JPH1056029 A JP H1056029A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- electrode
- semiconductor
- semiconductor chips
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
Landscapes
- Wire Bonding (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】この発明は、並列接続した複数の半導体チップ
のオン電圧か揃えられるようにする半導体装置およびそ
の測定方法を提供することを課題とする。 【解決手段】金属ベース11上に実装基板13を接合し、こ
の実装基板13上の配線パターン122 によるベース導体14
上に、半導体チップ171 〜174 およびダイオード201 〜
204 を搭載する。ベース導体14の両縁に沿って第１およ
び第２の導体パターン15、16を形成し、第１の導体パタ
ーン15は制御電極導体151 〜164 に分割する。半導体チ
ップ171 〜174 のエミッタ電極181 〜184 は、それぞれ
第２の導体パターン16に接続し、半導体チップ171 〜17
4 の制御電極191 〜194 は、それぞれ制御電極導体151
〜154 にそれぞれ接続する。そして、測定しようとする
半導体チップ171 の制御電極導体151 に制御電圧を印加
し、他の制御電極導体152 〜154 は接地して、半導体チ
ップ171 のオン電圧を計測する。
のオン電圧か揃えられるようにする半導体装置およびそ
の測定方法を提供することを課題とする。 【解決手段】金属ベース11上に実装基板13を接合し、こ
の実装基板13上の配線パターン122 によるベース導体14
上に、半導体チップ171 〜174 およびダイオード201 〜
204 を搭載する。ベース導体14の両縁に沿って第１およ
び第２の導体パターン15、16を形成し、第１の導体パタ
ーン15は制御電極導体151 〜164 に分割する。半導体チ
ップ171 〜174 のエミッタ電極181 〜184 は、それぞれ
第２の導体パターン16に接続し、半導体チップ171 〜17
4 の制御電極191 〜194 は、それぞれ制御電極導体151
〜154 にそれぞれ接続する。そして、測定しようとする
半導体チップ171 の制御電極導体151 に制御電圧を印加
し、他の制御電極導体152 〜154 は接地して、半導体チ
ップ171 のオン電圧を計測する。
Description
【０００１】
【発明の属する技術分野】この発明は、複数個の半導体
チップが並列接続して構成され、特に大電力の制御用に
好適な半導体装置およびその測定方法に関する。
チップが並列接続して構成され、特に大電力の制御用に
好適な半導体装置およびその測定方法に関する。
【０００２】
【従来の技術】従来、大電力の制御用に用いることがで
き、複数個の半導体チップが並列接続されるようにした
半導体装置は、例えば図６の（Ａ）に示すように構成さ
れる。すなわち、放熱機構を構成する金属ベース51上に
実装基板52が接合されているもので、この実装基板52は
セラミックス等の絶縁基板の両面に銅による導体パター
ン53を形成して構成される。この導体パターン53は、ベ
ース導体541 を中心に構成されるもので、実装基板の両
縁に沿ってそれぞれ細長い第１および第２の導体パター
ン542 および543 が形成される。
き、複数個の半導体チップが並列接続されるようにした
半導体装置は、例えば図６の（Ａ）に示すように構成さ
れる。すなわち、放熱機構を構成する金属ベース51上に
実装基板52が接合されているもので、この実装基板52は
セラミックス等の絶縁基板の両面に銅による導体パター
ン53を形成して構成される。この導体パターン53は、ベ
ース導体541 を中心に構成されるもので、実装基板の両
縁に沿ってそれぞれ細長い第１および第２の導体パター
ン542 および543 が形成される。
【０００３】この半導体装置は、例えば４個の半導体チ
ップ551 〜554 および４個にダイオード561 〜564 によ
って構成され、これら半導体チップ551 〜554 およびダ
イオード561 〜564 は交互に配置されて、ベース導体54
1 の表面にはんだ付けによって取れ付けられる。
ップ551 〜554 および４個にダイオード561 〜564 によ
って構成され、これら半導体チップ551 〜554 およびダ
イオード561 〜564 は交互に配置されて、ベース導体54
1 の表面にはんだ付けによって取れ付けられる。
【０００４】ここで、半導体チップ551 〜554 がそれぞ
れトランジスタによって構成される場合、それぞれのチ
ップ551 〜554 ま裏面はそれぞれコレクタ電極で構成さ
れ、このコレクタ電極がベース導体541 に共通に接続さ
れる。そして、半導体チップ551 〜554 それぞれの表面
に形成されるゲート電極に相当する制御電極は、それぞ
れボンディングワイヤ57によって第１の導体パターン54
2 に接続され、同じくエミッタ電極はボンディングワイ
ヤ58によって第２の導体パターン543 に接続される。
れトランジスタによって構成される場合、それぞれのチ
ップ551 〜554 ま裏面はそれぞれコレクタ電極で構成さ
れ、このコレクタ電極がベース導体541 に共通に接続さ
れる。そして、半導体チップ551 〜554 それぞれの表面
に形成されるゲート電極に相当する制御電極は、それぞ
れボンディングワイヤ57によって第１の導体パターン54
2 に接続され、同じくエミッタ電極はボンディングワイ
ヤ58によって第２の導体パターン543 に接続される。
【０００５】この半導体装置は、同図の（Ｂ）に示すよ
うに、エミッタとコレクタとの間にそれぞれダイオード
561 〜564 を接続した４個の半導体チップ551 〜554 を
並列接続した回路に構成される。そして、各半導体チッ
プ551 〜554 のそれぞれゲートはゲート端子Ｇに、コレ
クタはコレクタ端子Ｃに、さらにエミッタはエミッタ端
子Ｅにそれぞれ接続される。
うに、エミッタとコレクタとの間にそれぞれダイオード
561 〜564 を接続した４個の半導体チップ551 〜554 を
並列接続した回路に構成される。そして、各半導体チッ
プ551 〜554 のそれぞれゲートはゲート端子Ｇに、コレ
クタはコレクタ端子Ｃに、さらにエミッタはエミッタ端
子Ｅにそれぞれ接続される。
【０００６】この様に複数個の半導体チップを並列接続
して構成される半導体装置の場合、この並列接続される
半導体チップそれぞれのオン電圧にばらつきがあると、
オン電圧の小さいチップに電流が集中する。すなわち、
図７においてＡはオン電圧の小さいトランジスタの特性
を示し、Ｂはオン電圧の大きいトランジスタの特性を示
すもので、オン電圧の相違するトランジスタにおいて
は、同じコレクタ・エミッタ間の電圧（オン電圧）にお
けるコレクタ電流にａおよびｂと大きな相違が生ずる。
すなわち、オン電圧の小さいトランジスタに電流が集中
し、オン電圧のばらつきの程度と動作条件によって、こ
の半導体装置の信頼性を著しく低下させ、ときによって
はその半導体チップの破壊につながる。
して構成される半導体装置の場合、この並列接続される
半導体チップそれぞれのオン電圧にばらつきがあると、
オン電圧の小さいチップに電流が集中する。すなわち、
図７においてＡはオン電圧の小さいトランジスタの特性
を示し、Ｂはオン電圧の大きいトランジスタの特性を示
すもので、オン電圧の相違するトランジスタにおいて
は、同じコレクタ・エミッタ間の電圧（オン電圧）にお
けるコレクタ電流にａおよびｂと大きな相違が生ずる。
すなわち、オン電圧の小さいトランジスタに電流が集中
し、オン電圧のばらつきの程度と動作条件によって、こ
の半導体装置の信頼性を著しく低下させ、ときによって
はその半導体チップの破壊につながる。
【０００７】しかし、この様な半導体チップの特性のば
らつきは、半導体装置として組み立てられた後の、製品
とされた後には判断できない。その対策としては、オン
電圧の揃った半導体チップを選別して、これを導体パタ
ーンに接続して並列接続されるようにすればよいが、大
電流を制御する半導体チップの場合に、チップの状態で
のオン電圧の測定は、このチップのエミッタ、コレクタ
さらにゲートに導線を接続する必要がある。このため、
この導線と電極部との接触抵抗等の問題が生じて、程度
の高い信頼性のある測定結果を得るのが困難であった。
らつきは、半導体装置として組み立てられた後の、製品
とされた後には判断できない。その対策としては、オン
電圧の揃った半導体チップを選別して、これを導体パタ
ーンに接続して並列接続されるようにすればよいが、大
電流を制御する半導体チップの場合に、チップの状態で
のオン電圧の測定は、このチップのエミッタ、コレクタ
さらにゲートに導線を接続する必要がある。このため、
この導線と電極部との接触抵抗等の問題が生じて、程度
の高い信頼性のある測定結果を得るのが困難であった。
【０００８】接触抵抗の問題を解決するためには、導線
の電極に対する接触端を半導体チップの電極部に強く圧
接すればよいが、その圧接力を大きくすると、半導体チ
ップを破壊する虞が生じ、この接触抵抗の低減にも限界
がある。したがって、実質的に並列接続された複数個の
半導体チップの特性にばらつきが存在して、特にオン電
圧の大きく相違するものがあっても、これを検出するこ
とができない。
の電極に対する接触端を半導体チップの電極部に強く圧
接すればよいが、その圧接力を大きくすると、半導体チ
ップを破壊する虞が生じ、この接触抵抗の低減にも限界
がある。したがって、実質的に並列接続された複数個の
半導体チップの特性にばらつきが存在して、特にオン電
圧の大きく相違するものがあっても、これを検出するこ
とができない。
【０００９】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、並列接続された複数の半導
体チップの中のオン電圧のばらつきの存在を、半導体装
置として組み立てられた後において簡単且つ確実に検出
測定することができ、これを排除することが可能とされ
る半導体装置およびその測定方法を提供しようとするも
のである。
な点に鑑みなされたもので、並列接続された複数の半導
体チップの中のオン電圧のばらつきの存在を、半導体装
置として組み立てられた後において簡単且つ確実に検出
測定することができ、これを排除することが可能とされ
る半導体装置およびその測定方法を提供しようとするも
のである。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置は、放熱用金属ベース上に絶縁基板に導体配線パター
ンの形成された実装基板を接合し、この実装基板の表面
に形成された配線パターンで構成されたベース導体パタ
ーン上に少なくとも１種類で構成される複数個の半導体
チップを搭載し、この複数個の半導体チップそれぞれの
ベース導体に接続された電極とは異なる他の電極がそれ
ぞれ配線パターンによって構成される導体パターンを分
割した複数の電極導体にそれぞれ接続する。ここで、半
導体チップがトランジスタによって構成された場合、そ
のそれぞれの制御電極は導体パターンによって構成され
た複数の電極導体それぞれに接続し、この電極導体を順
次接続することにより、複数の半導体チップが例えば並
列的に接続されるようにする。
置は、放熱用金属ベース上に絶縁基板に導体配線パター
ンの形成された実装基板を接合し、この実装基板の表面
に形成された配線パターンで構成されたベース導体パタ
ーン上に少なくとも１種類で構成される複数個の半導体
チップを搭載し、この複数個の半導体チップそれぞれの
ベース導体に接続された電極とは異なる他の電極がそれ
ぞれ配線パターンによって構成される導体パターンを分
割した複数の電極導体にそれぞれ接続する。ここで、半
導体チップがトランジスタによって構成された場合、そ
のそれぞれの制御電極は導体パターンによって構成され
た複数の電極導体それぞれに接続し、この電極導体を順
次接続することにより、複数の半導体チップが例えば並
列的に接続されるようにする。
【００１１】また、半導体チップの測定方法は、前記複
数の半導体チップの中の１つの半導体チップに対応する
導体パターンによる１つの電極導体に制御電圧を印加
し、他の半導体チップそれぞれに対応する前記分割され
た他の電極導体は接地電位に設定して、前記１つの半導
体チップに接続された電極導体とベース導体との間の電
位が測定されるようにする。
数の半導体チップの中の１つの半導体チップに対応する
導体パターンによる１つの電極導体に制御電圧を印加
し、他の半導体チップそれぞれに対応する前記分割され
た他の電極導体は接地電位に設定して、前記１つの半導
体チップに接続された電極導体とベース導体との間の電
位が測定されるようにする。
【００１２】この様な半導体装置にあっては、複数の半
導体チップは例えば並列接続されて１つの装置として構
成されるものであるが、各半導体チップがトランジスタ
の場合、特に制御用の電極はそれぞれ分割して独立的に
構成された導体パターンの電極導体にそれぞれ接続され
ている。したがって、テスター等を用いてその電極導体
の１つを選択し、他の分割された電極導体を接地するこ
とにより、複数の半導体チップの１つずつの例えばオン
電圧が、組み立てられる過程において独立的に測定検出
できる。そして、その後分割された導体パターンを共通
に接続することにより、複数の半導体チップが例えば並
列に接続設定され、半導体装置が完成される。すなわ
ち、導体パターンに対してテスターの接触子を接触する
ことによって、金属ベース上に搭載され、所定の導体パ
ターンに接続された状態の半導体チップの例えばオン電
圧が個々に測定ができるもので、半導体チップに対して
不要な接触圧力を作用させることなくオン電圧の測定が
行え、並列接続された複数の半導体チップの中のオン電
圧のばらつきを検出でき、半導体装置の信頼性が効果的
に向上される。
導体チップは例えば並列接続されて１つの装置として構
成されるものであるが、各半導体チップがトランジスタ
の場合、特に制御用の電極はそれぞれ分割して独立的に
構成された導体パターンの電極導体にそれぞれ接続され
ている。したがって、テスター等を用いてその電極導体
の１つを選択し、他の分割された電極導体を接地するこ
とにより、複数の半導体チップの１つずつの例えばオン
電圧が、組み立てられる過程において独立的に測定検出
できる。そして、その後分割された導体パターンを共通
に接続することにより、複数の半導体チップが例えば並
列に接続設定され、半導体装置が完成される。すなわ
ち、導体パターンに対してテスターの接触子を接触する
ことによって、金属ベース上に搭載され、所定の導体パ
ターンに接続された状態の半導体チップの例えばオン電
圧が個々に測定ができるもので、半導体チップに対して
不要な接触圧力を作用させることなくオン電圧の測定が
行え、並列接続された複数の半導体チップの中のオン電
圧のばらつきを検出でき、半導体装置の信頼性が効果的
に向上される。
【００１３】
【発明の実施の形態】以下、図面を参照してこの発明の
一実施の形態を実施例に基づき説明する。図１の（Ａ）
および（Ｂ）は第１の実施例の構成を示すもので、熱伝
導性の良好な金属材料によって構成された放熱用の金属
ベース11を備える。この金属ベース11の表面には、セラ
ミックスによって構成した絶縁基板121 の両面にそれぞ
れ銅による配線パターン122 および123 によって構成し
た実装基板13が、絶縁性の接着剤によって接合されてい
る。
一実施の形態を実施例に基づき説明する。図１の（Ａ）
および（Ｂ）は第１の実施例の構成を示すもので、熱伝
導性の良好な金属材料によって構成された放熱用の金属
ベース11を備える。この金属ベース11の表面には、セラ
ミックスによって構成した絶縁基板121 の両面にそれぞ
れ銅による配線パターン122 および123 によって構成し
た実装基板13が、絶縁性の接着剤によって接合されてい
る。
【００１４】ここで、（Ａ）図で示すように実装基板13
の表面側の配線パターン122 は、例えば実装基板13が長
方形に構成された場合、その長手方向に延びるように長
方形状にしたベース導体14を有し、このベース導体14の
両側に沿って延びるようにして、第１および第２の導体
パターン15および16が形成される。そして、ベース導体
14の表面上には、それぞれトランジスタを構成する複数
個、例えば４個の同一種類の半導体チップ171 〜174 が
等間隔で配置されて、はんだ付け固定されている。
の表面側の配線パターン122 は、例えば実装基板13が長
方形に構成された場合、その長手方向に延びるように長
方形状にしたベース導体14を有し、このベース導体14の
両側に沿って延びるようにして、第１および第２の導体
パターン15および16が形成される。そして、ベース導体
14の表面上には、それぞれトランジスタを構成する複数
個、例えば４個の同一種類の半導体チップ171 〜174 が
等間隔で配置されて、はんだ付け固定されている。
【００１５】ここで、各半導体チップ171 〜174 それぞ
れの裏面にはコレクタ電極が形成されており、このコレ
クタ電極はベース導体14に接続され、したがってベース
導体14はコレクタ導体とされる。
れの裏面にはコレクタ電極が形成されており、このコレ
クタ電極はベース導体14に接続され、したがってベース
導体14はコレクタ導体とされる。
【００１６】また、各半導体チップ171 〜174 それぞれ
の表面には、トランジスタのエミッタ電極181 〜184 が
形成され、さらにゲートとされる制御電極191 〜194 が
形成されている。そして、エミッタ電極181 〜184 は、
それぞれ２本のボンディングワイヤによって第２導体パ
ターン16に接続される。
の表面には、トランジスタのエミッタ電極181 〜184 が
形成され、さらにゲートとされる制御電極191 〜194 が
形成されている。そして、エミッタ電極181 〜184 は、
それぞれ２本のボンディングワイヤによって第２導体パ
ターン16に接続される。
【００１７】また、制御電極191 〜194 はそれぞれ第１
の導体パターン15に接続されるもので、この第１の導体
パターン15は半導体チップ171 〜174 にそれぞれ対応す
るように４個に分割し、それぞれ独立した制御電極導体
151 〜154 が形成されるようにしているもので、これら
の制御電極導体151 〜154 それぞれに、半導体チップ17
1 〜174 それぞれの制御電極191 〜194 が、ボンディン
グワイヤを介して接続される。
の導体パターン15に接続されるもので、この第１の導体
パターン15は半導体チップ171 〜174 にそれぞれ対応す
るように４個に分割し、それぞれ独立した制御電極導体
151 〜154 が形成されるようにしているもので、これら
の制御電極導体151 〜154 それぞれに、半導体チップ17
1 〜174 それぞれの制御電極191 〜194 が、ボンディン
グワイヤを介して接続される。
【００１８】ベース導体14の表面には、半導体チップ17
1 〜174 にそれぞれ隣接して、例えばフリーホイールダ
イオード（ＦＷＤ）でなるダイオード201 〜204 が搭載
されるもので、このダイオード201 〜204 それぞれの、
例えばカソード電極がベース導体14の面にはんだ付け接
続される。そして、この各ダイオード201 〜204 のアノ
ード電極が、それぞれボンディングワイヤを介して第２
の導体パターン16に接続される。
1 〜174 にそれぞれ隣接して、例えばフリーホイールダ
イオード（ＦＷＤ）でなるダイオード201 〜204 が搭載
されるもので、このダイオード201 〜204 それぞれの、
例えばカソード電極がベース導体14の面にはんだ付け接
続される。そして、この各ダイオード201 〜204 のアノ
ード電極が、それぞれボンディングワイヤを介して第２
の導体パターン16に接続される。
【００１９】この様に構成されれば、半導体チップ171
〜174 それぞれのコレクタがベース導体14で共通に接続
され、また各半導体チップ171 〜174 それぞれのエミッ
タ電極181 〜184 が第２の導体パターン16に共通接続さ
れて、各半導体チップ171 〜174 のそれぞれ制御電極が
191 〜194 が、それぞれ第１の導体パターン15の分割さ
れた制御電極導体151 〜154 にそれぞれ独立的に接続設
定される。この様な接続状態であれば、複数の半導体チ
ップ171 〜1784それぞれのオン電圧の測定が可能とされ
る。
〜174 それぞれのコレクタがベース導体14で共通に接続
され、また各半導体チップ171 〜174 それぞれのエミッ
タ電極181 〜184 が第２の導体パターン16に共通接続さ
れて、各半導体チップ171 〜174 のそれぞれ制御電極が
191 〜194 が、それぞれ第１の導体パターン15の分割さ
れた制御電極導体151 〜154 にそれぞれ独立的に接続設
定される。この様な接続状態であれば、複数の半導体チ
ップ171 〜1784それぞれのオン電圧の測定が可能とされ
る。
【００２０】具体的には、実装基板13の所定の導体パタ
ーン部に接触端子を押し付けたり、あるいはクリップで
挟むようにして電極導出を行えるもので、例えば半導体
チップ171 のオン電圧を測定しようとする場合には、こ
の半導体チップ171 の制御電極191 の接続される制御電
極導体151 にゲート電圧を供給し、ベース導体14にコレ
クタ電圧を、さらに第２の導体パターン16にエミッタ電
圧を印加設定する。そして、他の制御電極導体152 〜15
4 は第２の導体パターン16に接続するもので、この第２
の導体パターン16は接地電位に保たれるようにする。そ
して、この様な状態でベース導体14と第２の導体パター
ン16との間の電圧を測定すれば、半導体チップ171 のオ
ン電圧が測定されることになる。ＩＧＢＴ等のノーマリ
ーオフ型のトランジスタの場合は、制御電極に対してバ
イアスを印加しなければオン電圧が極めて大きくなり、
各トランジスタのオン電圧が測定できる。
ーン部に接触端子を押し付けたり、あるいはクリップで
挟むようにして電極導出を行えるもので、例えば半導体
チップ171 のオン電圧を測定しようとする場合には、こ
の半導体チップ171 の制御電極191 の接続される制御電
極導体151 にゲート電圧を供給し、ベース導体14にコレ
クタ電圧を、さらに第２の導体パターン16にエミッタ電
圧を印加設定する。そして、他の制御電極導体152 〜15
4 は第２の導体パターン16に接続するもので、この第２
の導体パターン16は接地電位に保たれるようにする。そ
して、この様な状態でベース導体14と第２の導体パター
ン16との間の電圧を測定すれば、半導体チップ171 のオ
ン電圧が測定されることになる。ＩＧＢＴ等のノーマリ
ーオフ型のトランジスタの場合は、制御電極に対してバ
イアスを印加しなければオン電圧が極めて大きくなり、
各トランジスタのオン電圧が測定できる。
【００２１】この様な計測は半導体チップ171 〜174 そ
れぞれに対して独立的に行われるもので、半導体チップ
171 〜174 それぞれに対して直接的に圧接力を作用させ
ることなく、各半導体チップ171 〜174 のオン電圧測定
が実行できる。そして、このオン電圧測定のための測定
手段の端子導出は、実装基板13に形成された配線パター
ンに対する、例えばテスターの接触子の圧接、もしくは
クリップの挟み込みにより行えるので、特に複数の半導
体チップ171 〜174 を並列接続した半導体装置の組み立
て工程の途中において、半導体チップ171 〜174 に損傷
を与える虞を生ずることなく、各半導体チップ171 〜17
4 のオン電圧の測定が行える。
れぞれに対して独立的に行われるもので、半導体チップ
171 〜174 それぞれに対して直接的に圧接力を作用させ
ることなく、各半導体チップ171 〜174 のオン電圧測定
が実行できる。そして、このオン電圧測定のための測定
手段の端子導出は、実装基板13に形成された配線パター
ンに対する、例えばテスターの接触子の圧接、もしくは
クリップの挟み込みにより行えるので、特に複数の半導
体チップ171 〜174 を並列接続した半導体装置の組み立
て工程の途中において、半導体チップ171 〜174 に損傷
を与える虞を生ずることなく、各半導体チップ171 〜17
4 のオン電圧の測定が行える。
【００２２】この様な方法によれば、チップ状態におけ
る特性確認のためのオン電圧測定のための特性確認とは
異なり、測定手段の接触端をかなり強い圧力で導体パタ
ーンに接触でき、また電流通電と電圧センスを別接触端
から接続できるものであるため、高精度の測定が可能と
される。
る特性確認のためのオン電圧測定のための特性確認とは
異なり、測定手段の接触端をかなり強い圧力で導体パタ
ーンに接触でき、また電流通電と電圧センスを別接触端
から接続できるものであるため、高精度の測定が可能と
される。
【００２３】したがって、例えばこの半導体装置を構成
する４個の半導体チップ171 〜174の中に、オン電圧の
大きく相違する半導体チップが存在した場合には、この
段階でその半導体チップの排除および交換をすることが
できる。
する４個の半導体チップ171 〜174の中に、オン電圧の
大きく相違する半導体チップが存在した場合には、この
段階でその半導体チップの排除および交換をすることが
できる。
【００２４】この様に搭載された各半導体チップ171 〜
174 のオン電圧の測定が終了したならば、第１の導体パ
ターン15を構成する分割された制御電極導体151 〜154
は、接続導体211 〜213 により一体的に接続されるもの
で、この接続導体211 〜213は、（Ｂ）図で示されるよ
うにアウターリード221 〜223 の接続工程において同時
に形成でき、この接続導体211 〜213 の形成によって半
導体チップ171 〜174が図６の（Ｂ）で示したような並
列接続されるようになる。
174 のオン電圧の測定が終了したならば、第１の導体パ
ターン15を構成する分割された制御電極導体151 〜154
は、接続導体211 〜213 により一体的に接続されるもの
で、この接続導体211 〜213は、（Ｂ）図で示されるよ
うにアウターリード221 〜223 の接続工程において同時
に形成でき、この接続導体211 〜213 の形成によって半
導体チップ171 〜174が図６の（Ｂ）で示したような並
列接続されるようになる。
【００２５】また、この様に構成される半導体装置にあ
っては、アウターリード221 〜213の製造工程におい
て、同時に半導体チップ161 〜174 が並列接続されるも
のであるため、従来と同様の組み立て工程によって、こ
の半導体装置を組み立てることができる。そして、この
様な接続工程の終了後に（Ｂ）図で鎖線で示す範囲を樹
脂によってモールドして、半導体装置が完成される。
っては、アウターリード221 〜213の製造工程におい
て、同時に半導体チップ161 〜174 が並列接続されるも
のであるため、従来と同様の組み立て工程によって、こ
の半導体装置を組み立てることができる。そして、この
様な接続工程の終了後に（Ｂ）図で鎖線で示す範囲を樹
脂によってモールドして、半導体装置が完成される。
【００２６】この実施例にあっては、アウターリード22
1 〜223 により接続導体211 〜213が製造できるもので
あるが、図２の（Ａ）で示すように第１の導体パターン
15の分割された電極導体151 〜154 それぞれに対してア
ウターリード231 〜234 を形成し、このアウターリード
231 〜234 のそれぞれの間をジャンパ線241 〜244 によ
って接続するように構成してもよい。また、図２の
（Ｂ）で示すように電極導体151 〜154 のそれぞれの間
を金属細線251 〜253 によって接続することもできる。
1 〜223 により接続導体211 〜213が製造できるもので
あるが、図２の（Ａ）で示すように第１の導体パターン
15の分割された電極導体151 〜154 それぞれに対してア
ウターリード231 〜234 を形成し、このアウターリード
231 〜234 のそれぞれの間をジャンパ線241 〜244 によ
って接続するように構成してもよい。また、図２の
（Ｂ）で示すように電極導体151 〜154 のそれぞれの間
を金属細線251 〜253 によって接続することもできる。
【００２７】図３は第４の実施例を示すもので、第２の
導体パターン16を半導体チップ171〜174 それぞれに対
応して４個に分割し、エミッタ電極導体161 〜164 を構
成する。そして、半導体チップ171 〜174 それぞれのエ
ミッタ電極181 〜184 と、エミッタ電極導体161 〜164
の相互間をボンディングワイヤで接続する。またダイオ
ード201 〜204 それぞれとエミッタ電極導体161 〜164
それぞれとの間も、ボンデグワイヤによってそれぞれ接
続する。
導体パターン16を半導体チップ171〜174 それぞれに対
応して４個に分割し、エミッタ電極導体161 〜164 を構
成する。そして、半導体チップ171 〜174 それぞれのエ
ミッタ電極181 〜184 と、エミッタ電極導体161 〜164
の相互間をボンディングワイヤで接続する。またダイオ
ード201 〜204 それぞれとエミッタ電極導体161 〜164
それぞれとの間も、ボンデグワイヤによってそれぞれ接
続する。
【００２８】ここで、半導体チップがトランジスタに限
らずダイオードであっても同様な測定ができる。すなわ
ち、ダイオード201 〜204 のオン電圧も独立的にチップ
毎に測定できる。この半導体装置場合には、ＩＧＢＴで
ある半導体チップ171 〜174とＦＷＤであるダイオード2
01 〜204 は、それぞれ１個づつ並列接続されているも
のであるが、半導体チップ171 〜174 とダイオード201
〜204 それぞれの順方向の電流の向きが異なる。このた
め、簡単な切り換えスイッチによって半導体チップ171
〜174 それぞれとダイオード201 〜204 との電圧印加極
性を切り換え、それぞれのオン電圧を、個々に測定でき
るようになる。
らずダイオードであっても同様な測定ができる。すなわ
ち、ダイオード201 〜204 のオン電圧も独立的にチップ
毎に測定できる。この半導体装置場合には、ＩＧＢＴで
ある半導体チップ171 〜174とＦＷＤであるダイオード2
01 〜204 は、それぞれ１個づつ並列接続されているも
のであるが、半導体チップ171 〜174 とダイオード201
〜204 それぞれの順方向の電流の向きが異なる。このた
め、簡単な切り換えスイッチによって半導体チップ171
〜174 それぞれとダイオード201 〜204 との電圧印加極
性を切り換え、それぞれのオン電圧を、個々に測定でき
るようになる。
【００２９】図４で示す第５の実施例にあっては、２枚
の実装基板131 および132 を用いて４個の半導体チップ
171 〜174 およびダイオード201 〜204 を搭載し、並列
回路が形成されるようにする。そして、実装基板131 お
よび132 にはそれぞれベース導体141 および142 が形成
され、さらに分割された制御電極導体151 〜154 および
エミッタ電極導体161 〜164 が実装基板131 および132
に分割設定され、接続導体261 、262 およびジャンパ線
で図３の例と同様に接続され、基板部の数が複数に構成
されるようにしてもよい。
の実装基板131 および132 を用いて４個の半導体チップ
171 〜174 およびダイオード201 〜204 を搭載し、並列
回路が形成されるようにする。そして、実装基板131 お
よび132 にはそれぞれベース導体141 および142 が形成
され、さらに分割された制御電極導体151 〜154 および
エミッタ電極導体161 〜164 が実装基板131 および132
に分割設定され、接続導体261 、262 およびジャンパ線
で図３の例と同様に接続され、基板部の数が複数に構成
されるようにしてもよい。
【００３０】例えば図５で示す第６の実施例にあって
は、４枚の実装基板131 〜134 を用いるもので、各実装
基板131 〜134 それぞれに形成されるベース導体141 〜
144 上に半導体チップ171 〜174 およびダイオード201
〜204 をそれぞれはんだ付けにより取り付け搭載する。
また実装基板131 〜134 それぞれに制御電極導体151 〜
154 およびエミッタ電極導体161 〜164 を形成し、これ
らの制御電極導体151 〜154 およびエミッタ電極導体16
1 〜164 を接続導体263 、264 およびジャンパ線で接続
し、半導体チップ171 〜174 が並列接続されるようにす
る。この様にしても、接続導体263 、264 およびジャン
パ線により並列接続される前の段階で、半導体チップ17
1 〜174 それぞれのオン電圧の測定が可能とされる。
は、４枚の実装基板131 〜134 を用いるもので、各実装
基板131 〜134 それぞれに形成されるベース導体141 〜
144 上に半導体チップ171 〜174 およびダイオード201
〜204 をそれぞれはんだ付けにより取り付け搭載する。
また実装基板131 〜134 それぞれに制御電極導体151 〜
154 およびエミッタ電極導体161 〜164 を形成し、これ
らの制御電極導体151 〜154 およびエミッタ電極導体16
1 〜164 を接続導体263 、264 およびジャンパ線で接続
し、半導体チップ171 〜174 が並列接続されるようにす
る。この様にしても、接続導体263 、264 およびジャン
パ線により並列接続される前の段階で、半導体チップ17
1 〜174 それぞれのオン電圧の測定が可能とされる。
【００３１】この様に実装基板の数や各基板に搭載する
半導体チップの数は任意に設定できるものであり、基板
の数が複数枚ある場合には、測定されたオン電圧の同じ
ようなものを組み合わせて、最終的な半導体装置が構成
されるようにすることができる。
半導体チップの数は任意に設定できるものであり、基板
の数が複数枚ある場合には、測定されたオン電圧の同じ
ようなものを組み合わせて、最終的な半導体装置が構成
されるようにすることができる。
【００３２】なお、これまでの実施例においては、トラ
ンジスタとダイオートの両方が搭載されるような例を示
したが、これらの第１ないし第６の実施例においてトラ
ンジスタのみ、または第４および第６の実施例において
はダイオードのみを搭載した構成としてもよい。また、
トランジスタに限らずサイリスタを搭載するものであっ
てもよい。
ンジスタとダイオートの両方が搭載されるような例を示
したが、これらの第１ないし第６の実施例においてトラ
ンジスタのみ、または第４および第６の実施例において
はダイオードのみを搭載した構成としてもよい。また、
トランジスタに限らずサイリスタを搭載するものであっ
てもよい。
【００３３】
【発明の効果】以上のようにこの発明に係る半導体装置
にあっては、並列接続される半導体チップを実装基板に
搭載する状態で、大電流を取り扱うようになる半導体チ
ップの特性を個々に且つ高精度に測定できるようになる
ものであり、製品の組み立て段階において、オン電圧等
の特性のばらつきの大きいものを排除し交換することが
できる。また、複数の基板に分割して構成するようにし
た場合、同じような特性のチップの搭載された基板を選
択組み合わせることができ、半導体チップの特性の合っ
た組み合わせの半導体装置が確実に提供することがで
き、この種半導体装置の信頼性が向上される。
にあっては、並列接続される半導体チップを実装基板に
搭載する状態で、大電流を取り扱うようになる半導体チ
ップの特性を個々に且つ高精度に測定できるようになる
ものであり、製品の組み立て段階において、オン電圧等
の特性のばらつきの大きいものを排除し交換することが
できる。また、複数の基板に分割して構成するようにし
た場合、同じような特性のチップの搭載された基板を選
択組み合わせることができ、半導体チップの特性の合っ
た組み合わせの半導体装置が確実に提供することがで
き、この種半導体装置の信頼性が向上される。
【図１】（Ａ）はこの発明の一実施の形態に係る半導体
装置の第１の実施例を説明する平面構成図、（Ｂ）は同
じく側面から見た構成図。
装置の第１の実施例を説明する平面構成図、（Ｂ）は同
じく側面から見た構成図。
【図２】（Ａ）および（Ｂ）はそれぞれ第２および第３
の実施例を説明する構成図。
の実施例を説明する構成図。
【図３】同じく第４の実施例を説明する構成図。
【図４】同じく第５の実施例を説明する構成図。
【図５】同じく第６の実施例を説明する構成図。
【図６】（Ａ）は従来の半導体装置を説明する平面構成
図、（Ｂ）はその回路図。
図、（Ｂ）はその回路図。
【図７】半導体チップのオン電圧特性を説明する図。
11…金属ベース、121 …絶縁基板、122 、123 …第１お
よび第２の配線パターン、13…実装基板、14…ベース導
体、15、16…第１および第２の導体パターン、151 〜15
4 …制御電極導体、171 〜174 …半導体チップ、181 〜
184 …エミッタ電極、191 〜194 …制御電極、201 〜20
4 …ダイオード、221 〜223 …アウターリード。
よび第２の配線パターン、13…実装基板、14…ベース導
体、15、16…第１および第２の導体パターン、151 〜15
4 …制御電極導体、171 〜174 …半導体チップ、181 〜
184 …エミッタ電極、191 〜194 …制御電極、201 〜20
4 …ダイオード、221 〜223 …アウターリード。
Claims (14)
- 【請求項１】 絶縁基板に導体配線パターンの形成され
た実装基板と、 この実装基板の表面に形成された前記配線パターンで構
成されたベース導体パターン上に接続して搭載された少
なくとも１種類で構成される複数個の半導体チップと、 この複数個の半導体チップそれぞれの前記ベース導体に
接続された電極とは異なる他の電極がそれぞれ接続され
た、前記配線パターンによって構成される複数の電極導
体からなる導体パターンとを具備し、 前記複数の半導体チップが前記導体パターンによる複数
の電極導体を用いて相互に接続できるようにしたことを
特徴とする半導体装置。 - 【請求項２】 前記複数の半導体チップはそれぞれトラ
ンジスタでなり、これら半導体チップそれぞれの共通す
る電極が前記導体パターンを構成する電極導体にそれぞ
れ接続されるようにした請求項１記載の半導体装置。 - 【請求項３】 前記導体パターンを構成する複数の電極
導体は、それぞれ接続導体によって接続される請求項１
記載の半導体装置。 - 【請求項４】 前記接続導体は、外部に導出されるアウ
ターリードによって構成されるようにした請求項３記載
の半導体装置。 - 【請求項５】 前記接続導体は、前記導体パターンを構
成する複数の電極導体それぞれに形成されたアウターリ
ードおよびこのアウターリードそれぞれを接続するジャ
ンパ線によって構成されるようにした請求項３記載の半
導体装置。 - 【請求項６】 前記接続導体は、前記導体パターンを構
成する複数の電極導体それぞれを接続するボンディング
ワイヤによって構成されるようにした請求項３記載の半
導体装置。 - 【請求項７】 前記複数の半導体チップはそれぞれトラ
ンジスタによって構成され、この各トランジスタの制御
電極は前記導体パターンを分割した電極導体にそれぞれ
接続するようにした請求項１記載の半導体装置。 - 【請求項８】 前記複数の半導体チップはそれぞれトラ
ンジスタによって構成され、この各トランジスタの制御
電極はそれぞれ第１の導体パターンを分割した電極導体
にそれぞれ接続すると共に、さらに第２の導体パターン
を形成し、この第２の導体パターンに前記複数の半導体
チップそれぞれのエミッタ電極が共通に接続されるよう
にした請求項１記載の半導体装置。 - 【請求項９】 前記第２の導体パターンは前記複数の半
導体チップそれぞれに対応して複数に分割した電極導体
で構成され、この各電極導体には前記半導体チップのエ
ミッタ電極がそれぞれ接続されるようにした請求項８記
載の半導体装置。 - 【請求項１０】 前記複数の少なくとも１種類の半導体
チップはダイオードで構成され、これら複数のタイオー
ドそれぞれのアノードもしくはカソードの少なくとも一
方が前記導体パターンの分割した電極導体にそれぞれ接
続されるようにした請求項１記載の半導体装置。 - 【請求項１１】 前記ベース導体は複数に分割して構成
され、この分割されたベース導体それぞれに１個もしく
は複数個の半導体チップが搭載されるようにした請求項
１記載の半導体装置。 - 【請求項１２】 前記分割されたベース導体は複数の実
装基板に分離して搭載されるようにした請求項１０記載
の半導体装置。 - 【請求項１３】 絶縁基板に導体配線パターンの形成さ
れた実装基板の前記配線パターンで構成されたベース導
体パターン上に少なくとも１種類で構成される複数個の
半導体チップが搭載され、この複数個の半導体チップそ
れぞれの前記ベース導体に接続された電極とは異なる他
の電極が前記配線パターンによって構成される複数に分
割された電極導体からなる導体パターンのそれぞれに接
続される半導体装置において、 前記複数の半導体チップの中の１つの半導体チップに対
応する１つの分割された導体パターンの電極導体に制御
電圧を印加し、他の半導体チップそれぞれに対応する前
記分割された他のて電極導体は接地電位に設定し、前記
１つの半導体チップに対応する電極導体とベース導体と
の間の電位が独立的に測定されるようにしたことを特徴
とする半導体装置の計測方法。 - 【請求項１４】 前記ベース導体および電極導体にはそ
れぞれテスターの接触子が圧接されるようにした請求項
１３記載の半導体装置の計測方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21251396A JP3311935B2 (ja) | 1996-08-12 | 1996-08-12 | 半導体装置およびその計測方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21251396A JP3311935B2 (ja) | 1996-08-12 | 1996-08-12 | 半導体装置およびその計測方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056029A true JPH1056029A (ja) | 1998-02-24 |
| JP3311935B2 JP3311935B2 (ja) | 2002-08-05 |
Family
ID=16623925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21251396A Expired - Fee Related JP3311935B2 (ja) | 1996-08-12 | 1996-08-12 | 半導体装置およびその計測方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3311935B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188346A (ja) * | 2008-02-08 | 2009-08-20 | Denso Corp | 半導体モジュール |
| JP2014060417A (ja) * | 2008-09-19 | 2014-04-03 | Renesas Electronics Corp | 半導体装置 |
| JP2017162866A (ja) * | 2016-03-07 | 2017-09-14 | 株式会社東芝 | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6379643U (ja) * | 1986-11-11 | 1988-05-26 | ||
| JPH0462943A (ja) * | 1990-06-30 | 1992-02-27 | Nec Corp | 半導体装置 |
| JPH053229A (ja) * | 1991-06-25 | 1993-01-08 | Nec Corp | 半導体装置 |
| JPH05206449A (ja) * | 1992-01-29 | 1993-08-13 | Hitachi Ltd | 半導体モジュール及びそれを使った電力変換装置 |
| JPH0729933A (ja) * | 1993-07-12 | 1995-01-31 | Origin Electric Co Ltd | 電力用半導体装置 |
| JPH09266226A (ja) * | 1996-03-28 | 1997-10-07 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1996
- 1996-08-12 JP JP21251396A patent/JP3311935B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6379643U (ja) * | 1986-11-11 | 1988-05-26 | ||
| JPH0462943A (ja) * | 1990-06-30 | 1992-02-27 | Nec Corp | 半導体装置 |
| JPH053229A (ja) * | 1991-06-25 | 1993-01-08 | Nec Corp | 半導体装置 |
| JPH05206449A (ja) * | 1992-01-29 | 1993-08-13 | Hitachi Ltd | 半導体モジュール及びそれを使った電力変換装置 |
| JPH0729933A (ja) * | 1993-07-12 | 1995-01-31 | Origin Electric Co Ltd | 電力用半導体装置 |
| JPH09266226A (ja) * | 1996-03-28 | 1997-10-07 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188346A (ja) * | 2008-02-08 | 2009-08-20 | Denso Corp | 半導体モジュール |
| US7957135B2 (en) | 2008-02-08 | 2011-06-07 | Denso Corporation | Semiconductor module |
| JP2014060417A (ja) * | 2008-09-19 | 2014-04-03 | Renesas Electronics Corp | 半導体装置 |
| US9000574B2 (en) | 2008-09-19 | 2015-04-07 | Renesas Electronics Corporation | Semiconductor device for battery power voltage control |
| US9209113B2 (en) | 2008-09-19 | 2015-12-08 | Renesas Electronics Corporation | Semiconductor device for battery power voltage control |
| JP2017162866A (ja) * | 2016-03-07 | 2017-09-14 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3311935B2 (ja) | 2002-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3289046A (en) | Component chip mounted on substrate with heater pads therebetween | |
| US4763409A (en) | Method of manufacturing semiconductor device | |
| KR100215517B1 (ko) | 전자장치모듈 | |
| CN110612600B (zh) | 半导体装置 | |
| JP5876970B2 (ja) | 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール | |
| US10985110B2 (en) | Semiconductor package having an electromagnetic shielding structure and method for producing the same | |
| JP2003197862A (ja) | 電力モジュール及びその組立て方法 | |
| US7821128B2 (en) | Power semiconductor device having lines within a housing | |
| EP0697728B1 (en) | MOS-technology power device chip and package assembly | |
| JPH05243305A (ja) | 電子回路装置 | |
| JPH0738013A (ja) | 複合ベース部材及び電力用半導体装置 | |
| JP3311935B2 (ja) | 半導体装置およびその計測方法 | |
| KR930005492B1 (ko) | 대전력용 반도체 장치 | |
| US7294853B2 (en) | Substrate for mounting a semiconductor | |
| US9633927B2 (en) | Chip arrangement and method for producing a chip arrangement | |
| WO2023176332A1 (ja) | 電子装置 | |
| JP3477002B2 (ja) | 半導体装置 | |
| JPS6246537A (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
| JPH08125116A (ja) | 電力用半導体装置 | |
| EP2688101A1 (en) | Method for electrically connecting vertically positioned substrates | |
| JPH0758272A (ja) | 電力用半導体装置 | |
| JP3096536B2 (ja) | 混成集積回路 | |
| US20230154883A1 (en) | Semiconductor package with improved connection of the pins to the bond pads of the semiconductor die | |
| US20020106912A1 (en) | Interconnect assembly for an electronic assembly and assembly method therefor | |
| KR20190099654A (ko) | 가압형 반도체 파워 소자 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |