JPH1056031A - 集積回路およびその製造方法 - Google Patents
集積回路およびその製造方法Info
- Publication number
- JPH1056031A JPH1056031A JP9142684A JP14268497A JPH1056031A JP H1056031 A JPH1056031 A JP H1056031A JP 9142684 A JP9142684 A JP 9142684A JP 14268497 A JP14268497 A JP 14268497A JP H1056031 A JPH1056031 A JP H1056031A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- interconnect
- integrated circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Chemically Coating (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 プラスチックパッケージ内にカプセルされた
めっきされた銅相互接続表面層を有する集積回路を提供
する。 【解決手段】 基板２３を覆って第１および第２の金属
被覆層２７，３１が形成され、デバイスのうちの選択さ
れた１つに接触し、ビアを通じて互いに接触し得る。そ
の上を覆う銅の厚い表面レベル金属層３５は、デバイス
の相互接続金属被覆の抵抗を実質的に下げる。銅表面レ
ベル相互接続層３５は、ボンドワイヤ４１を受け入れ可
能な物質の薄いバリヤ層３７でコートされる。銅相互接
続金属と物理的に接触したプラスチックパッケージ２２
を使用することにより、不活性化層の必要をなくした。
めっきされた銅相互接続表面層を有する集積回路を提供
する。 【解決手段】 基板２３を覆って第１および第２の金属
被覆層２７，３１が形成され、デバイスのうちの選択さ
れた１つに接触し、ビアを通じて互いに接触し得る。そ
の上を覆う銅の厚い表面レベル金属層３５は、デバイス
の相互接続金属被覆の抵抗を実質的に下げる。銅表面レ
ベル相互接続層３５は、ボンドワイヤ４１を受け入れ可
能な物質の薄いバリヤ層３７でコートされる。銅相互接
続金属と物理的に接触したプラスチックパッケージ２２
を使用することにより、不活性化層の必要をなくした。
Description
【０００１】
【発明の属する技術の分野】この発明は、一般に、回路
相互接続の抵抗を減少するために厚いめっきされた銅金
属被覆上面層を使用した集積回路の製造と、この集積回
路のボンドパッドをリードフレームのリードへ結合する
のに使用するボンドワイヤの製造に関し、特に、プラス
チックパッケージ内の厚い銅金属相互接続を有する集積
回路の生産に関する。
相互接続の抵抗を減少するために厚いめっきされた銅金
属被覆上面層を使用した集積回路の製造と、この集積回
路のボンドパッドをリードフレームのリードへ結合する
のに使用するボンドワイヤの製造に関し、特に、プラス
チックパッケージ内の厚い銅金属相互接続を有する集積
回路の生産に関する。
【０００２】
【従来の技術】従来技術におけるパワーアプリケーショ
ン用集積回路の製造において、相互接続されたソースお
よびドレイン拡散を使用して、多数の個々のソースおよ
びドレイン領域から一個ないし数個の大きなトランジス
タを形成するのが典型的である。デバイスは、しばし
ば、これらが互いに結合して単一の大電流容量のデバイ
スまたはいくつかの大電流を流すデバイスを形成する複
数のこれらの横方向の拡散を使用して設計される。こう
したデバイスにおいて所望の性能を達成するために、複
数の拡散のための非常に低抵抗の相互接続構造が要求さ
れる。同様に、他のアプリケーションも多数のデバイス
の並列相互接続を必要とし、そこでは非常に低い抵抗の
相互接続構造が望ましい。
ン用集積回路の製造において、相互接続されたソースお
よびドレイン拡散を使用して、多数の個々のソースおよ
びドレイン領域から一個ないし数個の大きなトランジス
タを形成するのが典型的である。デバイスは、しばし
ば、これらが互いに結合して単一の大電流容量のデバイ
スまたはいくつかの大電流を流すデバイスを形成する複
数のこれらの横方向の拡散を使用して設計される。こう
したデバイスにおいて所望の性能を達成するために、複
数の拡散のための非常に低抵抗の相互接続構造が要求さ
れる。同様に、他のアプリケーションも多数のデバイス
の並列相互接続を必要とし、そこでは非常に低い抵抗の
相互接続構造が望ましい。
【０００３】先行技術においては、種々の拡散の間の接
続を作るために一重または二重の金属被覆方式が使用さ
れるので、回路に必要な大きな装置を作った。金属の走
路の長さはいくつかの集積回路では非常に長いので、電
流の分布がデバイスを通じて一様でなくなる傾向があ
る。更なる結果として、金属の長さに沿ってデバイアス
（ｄｅｂｉａｓｉｎｇ）も起こり、デバイスの異なった
領域で異なった電位で作動する結果になる。デバイスの
非一様な作動がこの金属のデバイアスから生じ、種々の
拡散した領域が異なった瞬間にスイッチし、非一様な電
流分布をひき起こす。
続を作るために一重または二重の金属被覆方式が使用さ
れるので、回路に必要な大きな装置を作った。金属の走
路の長さはいくつかの集積回路では非常に長いので、電
流の分布がデバイスを通じて一様でなくなる傾向があ
る。更なる結果として、金属の長さに沿ってデバイアス
（ｄｅｂｉａｓｉｎｇ）も起こり、デバイスの異なった
領域で異なった電位で作動する結果になる。デバイスの
非一様な作動がこの金属のデバイアスから生じ、種々の
拡散した領域が異なった瞬間にスイッチし、非一様な電
流分布をひき起こす。
【０００４】図１は、先行技術のプラスチックカプセル
に入れた集積回路の横断面図を図示する。図１におい
て、完成したシリコン集積回路のダイ１７が、リードフ
レーム１１のダイパッドにエポキシまたはダイ接着化合
物または他のダイ接着法で接着されている。リードフレ
ーム・ダイ・アセンブリは自動ワイヤボンディングステ
ーション中に配置され、ボンドワイヤ１３がリードフレ
ーム１１のリードとダイ１７の金属被覆の最上層の表面
に規定されたボンドパッドエリアとの間に接着されてい
る。その後、ワイヤで接着されたダイ１７とリードフレ
ーム１１とは、カプセルに包むためにモールドプレスの
中に入れられる。モールドプレスの中で、熱可塑性樹脂
モールド化合物が加熱加圧されて湯道（ｒｕｎｎｅｒ）
を通り、ダイ１７，ダイパッドおよびボンドワイヤ１３
を囲むとともにリードフレーム１１のリードを部分的に
含む空所へ押し出されて、パッケージ１５が形成され
る。この結果できるパッケージはダイ１７，ボンドワイ
ヤ１３およびダイパッドを覆い、その結果、パッケージ
されたＩＣが多数のリードが突き出ているプラスチック
パッケージになり、デュアルインラインパッケージの場
合のように、リードは典型的に二つの列になって出てい
るか、またはカッドフラットパック（ＱＦＰ）パッケー
ジおよびスモールアウトラインパッケージ（ＳＯＩＣ）
のように４つの側面の各々に出ている。
に入れた集積回路の横断面図を図示する。図１におい
て、完成したシリコン集積回路のダイ１７が、リードフ
レーム１１のダイパッドにエポキシまたはダイ接着化合
物または他のダイ接着法で接着されている。リードフレ
ーム・ダイ・アセンブリは自動ワイヤボンディングステ
ーション中に配置され、ボンドワイヤ１３がリードフレ
ーム１１のリードとダイ１７の金属被覆の最上層の表面
に規定されたボンドパッドエリアとの間に接着されてい
る。その後、ワイヤで接着されたダイ１７とリードフレ
ーム１１とは、カプセルに包むためにモールドプレスの
中に入れられる。モールドプレスの中で、熱可塑性樹脂
モールド化合物が加熱加圧されて湯道（ｒｕｎｎｅｒ）
を通り、ダイ１７，ダイパッドおよびボンドワイヤ１３
を囲むとともにリードフレーム１１のリードを部分的に
含む空所へ押し出されて、パッケージ１５が形成され
る。この結果できるパッケージはダイ１７，ボンドワイ
ヤ１３およびダイパッドを覆い、その結果、パッケージ
されたＩＣが多数のリードが突き出ているプラスチック
パッケージになり、デュアルインラインパッケージの場
合のように、リードは典型的に二つの列になって出てい
るか、またはカッドフラットパック（ＱＦＰ）パッケー
ジおよびスモールアウトラインパッケージ（ＳＯＩＣ）
のように４つの側面の各々に出ている。
【０００５】先行技術の通常の二層金属被覆方式を最適
化して電流のデバイアス問題を小さくすることができる
が、大電流負荷を運ぶ大きなデバイスの製作について
は、デバイアスの問題が残る。多数の拡散ストライプか
らなるＬＤＭＯＳパワーデバイスのための二金属相互結
合方式への一つのアプローチは、同時係属中の米国特許
出願で、名称「マルチレベル導体プロセスを使用する能
動デバイス領域上の電流の安定器と母線の方法」、ＴＩ
−１６５４５、米国出願番号０７／８５０６０１、テキ
サス インスツルメンツ インコーポレイテッド譲渡
済、に記述されている。この先行の特許出願に記述され
た二層金属相互接続方式における接点およびビアの配置
の技法および構成は、従来の金属被覆技法を使用して可
能なかぎりデバイアス効果を減少させているが、長い相
互接続金属長さを有する大きなトランジスタについて
は、デバイアスおよび電流分布の問題が残っている。
化して電流のデバイアス問題を小さくすることができる
が、大電流負荷を運ぶ大きなデバイスの製作について
は、デバイアスの問題が残る。多数の拡散ストライプか
らなるＬＤＭＯＳパワーデバイスのための二金属相互結
合方式への一つのアプローチは、同時係属中の米国特許
出願で、名称「マルチレベル導体プロセスを使用する能
動デバイス領域上の電流の安定器と母線の方法」、ＴＩ
−１６５４５、米国出願番号０７／８５０６０１、テキ
サス インスツルメンツ インコーポレイテッド譲渡
済、に記述されている。この先行の特許出願に記述され
た二層金属相互接続方式における接点およびビアの配置
の技法および構成は、従来の金属被覆技法を使用して可
能なかぎりデバイアス効果を減少させているが、長い相
互接続金属長さを有する大きなトランジスタについて
は、デバイアスおよび電流分布の問題が残っている。
【０００６】先行技術の技法を使用して一層大きな電流
を受け入れるデバイスを設計すれば、更なる問題が生ず
る。デバイアスに結びついた電流分布の非一様性は、い
わゆる「ホットスポット」、すなわち、その場所に集中
した電流がデバイスの耐熱限界を超える領域ができる可
能性があり、その結果は、早期故障場所である。この早
期故障は更に、デバイスのピーク電圧容量の定格を一層
低くして、安全作動領域の定格を減少させる。
を受け入れるデバイスを設計すれば、更なる問題が生ず
る。デバイアスに結びついた電流分布の非一様性は、い
わゆる「ホットスポット」、すなわち、その場所に集中
した電流がデバイスの耐熱限界を超える領域ができる可
能性があり、その結果は、早期故障場所である。この早
期故障は更に、デバイスのピーク電圧容量の定格を一層
低くして、安全作動領域の定格を減少させる。
【０００７】これらのパワーデバイスの相互接続抵抗を
減少させる一手段として、従来の第１および第２レベル
の金属レベルに厚いレベル金属被覆層をメッキすること
が提案された。導体材料として銅が提案されていること
は、後述の「関連出願のクロスリファレンス」の項に確
認される同時係属中の特許出願のいくつかの説明により
提案されている。例えば、ＭＯＳ技術を使って大電力ラ
テラルデバイスを構成する場合に、多数のラテラルドレ
インおよびソース拡散領域が生成され、相互に結合され
る。厚いレベルの銅の相互接続金属を従来のアルミニウ
ムの相互接続構造に追加すると、結果としてできるデバ
イスの抵抗を減少し、一様でないスイッチング，ホット
スポットおよびエレクトロマイグレーションを除去し、
これらのデバイスの電流容量と安全運転領域を拡張する
ことが見い出された。
減少させる一手段として、従来の第１および第２レベル
の金属レベルに厚いレベル金属被覆層をメッキすること
が提案された。導体材料として銅が提案されていること
は、後述の「関連出願のクロスリファレンス」の項に確
認される同時係属中の特許出願のいくつかの説明により
提案されている。例えば、ＭＯＳ技術を使って大電力ラ
テラルデバイスを構成する場合に、多数のラテラルドレ
インおよびソース拡散領域が生成され、相互に結合され
る。厚いレベルの銅の相互接続金属を従来のアルミニウ
ムの相互接続構造に追加すると、結果としてできるデバ
イスの抵抗を減少し、一様でないスイッチング，ホット
スポットおよびエレクトロマイグレーションを除去し、
これらのデバイスの電流容量と安全運転領域を拡張する
ことが見い出された。
【０００８】従来の集積回路に第３のレベルの金属層を
追加するために、集積回路のダイに保護オーバーコート
酸化物層を与え、または代わりに窒化物または酸窒化物
の層を与え、従来の処理領域から除去した。厚い銅の層
は、電気メッキまたは無電解メッキ技術を用いて上面に
形成される。銅の相互接続は、アルミニウムの第２レベ
ル金属との直接の物理的接触により形成され、またはオ
プションとして絶縁層が使用され、ビアが形成され、ア
ルミニウムのバスが厚いレベルの銅の層で形成されたバ
スに選択的に結合される。
追加するために、集積回路のダイに保護オーバーコート
酸化物層を与え、または代わりに窒化物または酸窒化物
の層を与え、従来の処理領域から除去した。厚い銅の層
は、電気メッキまたは無電解メッキ技術を用いて上面に
形成される。銅の相互接続は、アルミニウムの第２レベ
ル金属との直接の物理的接触により形成され、またはオ
プションとして絶縁層が使用され、ビアが形成され、ア
ルミニウムのバスが厚いレベルの銅の層で形成されたバ
スに選択的に結合される。
【０００９】銅表面レベル相互接続工程は、先行技術に
ともなう多くの問題に対して低抵抗の解決を提供する。
新しい構造の抵抗は非常に低くて、測定可能なデバイア
ス効果がほとんどまたは全く無いので、銅相互接続レベ
ルの使用は、従来のアルミニウム相互接続レベルのロン
グラン（ｌｏｎｇ ｒｕｎ）の抵抗が原因のデバイアス
を除去する。更に、非一様スイッチングおよびエレクト
ロマイグレーションの問題もまた、結果としての低抵抗
相互接続構造により実際上除去される。
ともなう多くの問題に対して低抵抗の解決を提供する。
新しい構造の抵抗は非常に低くて、測定可能なデバイア
ス効果がほとんどまたは全く無いので、銅相互接続レベ
ルの使用は、従来のアルミニウム相互接続レベルのロン
グラン（ｌｏｎｇ ｒｕｎ）の抵抗が原因のデバイアス
を除去する。更に、非一様スイッチングおよびエレクト
ロマイグレーションの問題もまた、結果としての低抵抗
相互接続構造により実際上除去される。
【００１０】しかしながら、銅表面レベル相互接続デバ
イスをパッケージすることに問題が残っている。先行技
術において、反応性または活性物質を含む従来のプラス
チックカプセルパッケージに集積回路をパッケージする
ことは避けられてきた。銅はそうした物質である。こう
したパッケージングに一般的に使用されるプラスチック
パッケージは、密封形パッケージではない。従って、も
し揮発性または反応性物質がパッケージ内に使用されれ
ば、それはパッケージの中に入る湿気，ナトリウムまた
は酸素の汚染物と反応するであろう。集積回路はまた、
使用中に熱が循環し、熱が材料と汚染物との反応をひき
起こして、デバイスを損傷したり、使用中にデバイスに
故障をひき起こしたりする化合物の生成、たとえば化合
物や腐食サイトの短絡を悪化させる。これらの問題を克
服するための従来技術は、集積回路内の金属層を覆う不
活性化物質を使用することである。窒化物と酸化物は、
反応性物質のすべての表面に付着（デポジット）され得
るし、また、窒化物または酸化物の層は、反応性物質を
安定な材料の不活性層内に封じ込めるために使用され
る。例えば、従来の第１および第２アルミニウム金属層
は、典型的に、窒化物で不活性化されている。
イスをパッケージすることに問題が残っている。先行技
術において、反応性または活性物質を含む従来のプラス
チックカプセルパッケージに集積回路をパッケージする
ことは避けられてきた。銅はそうした物質である。こう
したパッケージングに一般的に使用されるプラスチック
パッケージは、密封形パッケージではない。従って、も
し揮発性または反応性物質がパッケージ内に使用されれ
ば、それはパッケージの中に入る湿気，ナトリウムまた
は酸素の汚染物と反応するであろう。集積回路はまた、
使用中に熱が循環し、熱が材料と汚染物との反応をひき
起こして、デバイスを損傷したり、使用中にデバイスに
故障をひき起こしたりする化合物の生成、たとえば化合
物や腐食サイトの短絡を悪化させる。これらの問題を克
服するための従来技術は、集積回路内の金属層を覆う不
活性化物質を使用することである。窒化物と酸化物は、
反応性物質のすべての表面に付着（デポジット）され得
るし、また、窒化物または酸化物の層は、反応性物質を
安定な材料の不活性層内に封じ込めるために使用され
る。例えば、従来の第１および第２アルミニウム金属層
は、典型的に、窒化物で不活性化されている。
【００１１】
【発明が解決しようとする課題】この発明を具体化する
これら低抵抗デバイスに使用される銅の相互接続レベル
は、非常に厚い層である。いくつかのデバイスは、従来
構造の表面上に５０ミクロンまでの銅の母線を使用して
設計された。この銅表面レベル相互接続層は、従来のウ
エハの上に置かれた銅の巨大な直方形の棒に本質的に似
ている。物質への不活性化の追加についての既存技術
は、下層からこれほど大きなステップ距離をカバーし不
活性化するのに成功できない。従って、プラスチックパ
ッケージ内にカプセルされためっきされた銅相互接続表
面層を有する信頼できる集積回路デバイスを提供する方
法および装置への必要性が、このように存在する。
これら低抵抗デバイスに使用される銅の相互接続レベル
は、非常に厚い層である。いくつかのデバイスは、従来
構造の表面上に５０ミクロンまでの銅の母線を使用して
設計された。この銅表面レベル相互接続層は、従来のウ
エハの上に置かれた銅の巨大な直方形の棒に本質的に似
ている。物質への不活性化の追加についての既存技術
は、下層からこれほど大きなステップ距離をカバーし不
活性化するのに成功できない。従って、プラスチックパ
ッケージ内にカプセルされためっきされた銅相互接続表
面層を有する信頼できる集積回路デバイスを提供する方
法および装置への必要性が、このように存在する。
【００１２】
【課題を解決するための手段】一般的に、またこの発明
の一形態において、相互接続のための厚いめっきされた
銅上面層を有する集積回路と、これに続いてプラスチッ
クパッケージを形成して集積回路を完成する方法および
装置が提供される。
の一形態において、相互接続のための厚いめっきされた
銅上面層を有する集積回路と、これに続いてプラスチッ
クパッケージを形成して集積回路を完成する方法および
装置が提供される。
【００１３】この発明の第１の利点は、好ましい実施例
を使用すれば結果として、信頼性のある低相互接続抵抗
集積回路デバイスで、大電流容量のものが得られること
である。この発明を使用すれば、結果として集積回路デ
バイスの相互接続層の抵抗を低くして、より敏速なスイ
ッチングタイムが得られる。この発明の使用は更に、高
速作動において一様電流スイッチングの提供を助ける。
デバイスの表面に厚い銅の相互接続層を使用することは
更に、固有のヒートシンク能力を提供し、デバイスの熱
容量および電流搬送能力を改良し、外部からの冷却また
はヒートシンクの必要を少なくする。
を使用すれば結果として、信頼性のある低相互接続抵抗
集積回路デバイスで、大電流容量のものが得られること
である。この発明を使用すれば、結果として集積回路デ
バイスの相互接続層の抵抗を低くして、より敏速なスイ
ッチングタイムが得られる。この発明の使用は更に、高
速作動において一様電流スイッチングの提供を助ける。
デバイスの表面に厚い銅の相互接続層を使用することは
更に、固有のヒートシンク能力を提供し、デバイスの熱
容量および電流搬送能力を改良し、外部からの冷却また
はヒートシンクの必要を少なくする。
【００１４】
【発明の実施の形態】図２は、プラスチックのカプセル
に入れたシリコン集積回路２０の横断面を示す。シリコ
ン集積回路２０は、従来の第１および第２アルミニウム
金属相互接続層を有し、この発明のめっきされた銅表面
レベル金属相互接続層を組み込んでいて、これにボンデ
ィングワイヤが接着されている。ボンディングワイヤ
は、任意の従来の材料、例えば金，アルミニウム，銅お
よびそれらの合金である。
に入れたシリコン集積回路２０の横断面を示す。シリコ
ン集積回路２０は、従来の第１および第２アルミニウム
金属相互接続層を有し、この発明のめっきされた銅表面
レベル金属相互接続層を組み込んでいて、これにボンデ
ィングワイヤが接着されている。ボンディングワイヤ
は、任意の従来の材料、例えば金，アルミニウム，銅お
よびそれらの合金である。
【００１５】図２で、回路基板２３上に、回路素子（不
図示）が、ドーピング拡散，エッチングおよびパターニ
ングの通常のシリコン処理ステップを用いて形成され
る。回路素子が完成すると、絶縁酸化物２５が基板２３
上に形成される。絶縁酸化物２５は、通常のシリコン処
理技術を用いてパターニングされ、相互接続金属に接触
すべきシリコン中の選択された領域を露出する接点（コ
ンタクト）を形成する。第１レベル金属相互接続２７が
アルミニウムまたは他の当分野で周知の代替物で形成さ
れる。酸化物２５に形成された接点領域で、第１レベル
金属２７が、この第１レベル金属２７に接触しているシ
リコンに接触し、電気的に結合する。第２絶縁酸化物２
９が第１レベル金属２７の上に形成される。この第２絶
縁酸化物２９は、この絶縁酸化物を貫通してパターニン
グされエッチングされる。エッチングステップは第１レ
ベル金属層２７の一定のビア領域を露出するが、そこは
第２レベル金属３１を第１レベル金属２７に結合したい
領域である。第２レベル金属３１が絶縁酸化物層２９の
上に付着されて、ビア領域で第１レベル金属２７と接触
する。保護オーバーコート層３３が第２レベル金属層３
１の上に形成される。
図示）が、ドーピング拡散，エッチングおよびパターニ
ングの通常のシリコン処理ステップを用いて形成され
る。回路素子が完成すると、絶縁酸化物２５が基板２３
上に形成される。絶縁酸化物２５は、通常のシリコン処
理技術を用いてパターニングされ、相互接続金属に接触
すべきシリコン中の選択された領域を露出する接点（コ
ンタクト）を形成する。第１レベル金属相互接続２７が
アルミニウムまたは他の当分野で周知の代替物で形成さ
れる。酸化物２５に形成された接点領域で、第１レベル
金属２７が、この第１レベル金属２７に接触しているシ
リコンに接触し、電気的に結合する。第２絶縁酸化物２
９が第１レベル金属２７の上に形成される。この第２絶
縁酸化物２９は、この絶縁酸化物を貫通してパターニン
グされエッチングされる。エッチングステップは第１レ
ベル金属層２７の一定のビア領域を露出するが、そこは
第２レベル金属３１を第１レベル金属２７に結合したい
領域である。第２レベル金属３１が絶縁酸化物層２９の
上に付着されて、ビア領域で第１レベル金属２７と接触
する。保護オーバーコート層３３が第２レベル金属層３
１の上に形成される。
【００１６】以上に記述したステップはすべて、当分野
で周知の従来のシリコン集積回路処理ステップである。
この段階でダイがこの従来のシリコンウエハ処理装置か
ら除去され、金属めっきのステップがはじまる。オプシ
ョンとして、保護オーバーコート３３をパターニングし
て、選択された位置で、銅の第３レベル金属を第２レベ
ル金属３１に結合するビアを規定してもよい。代わり
に、この銅の上面レベル金属が第２レベル金属層３１と
連続的に接続することを望むならば、保護オーバーコー
ト３３を全部ダイから除去してもよい。銅の上面レベル
金属３５は、集積回路のダイ上に電気めっきされ、第２
レベル金属層３１に接触している。これは例えば２段階
でなされる。集積回路の表面に薄い銅のシード層がスパ
ッタされる。このシード層の上に厚いフォトレジストで
パターンが形成される。このシード層に銅の電気めっき
または電気を使わないめっきの工程が続き、シード層上
に厚い銅の上面層が、厚いフォトレジストで規定された
パターンに形成される。この銅表面レベル金属３５は、
典型的に、１０ミクロンないし５０ミクロンまたはそれ
以上の厚さにめっきされて、低抵抗母線導体を使ってデ
バイスの相互接続を完成する利益を最大化する。層３５
に銅の代わりに厚い金を使ってもよいが、金のコストは
相当に高く、また、導体としては実際に銅の方が金より
も好ましい。
で周知の従来のシリコン集積回路処理ステップである。
この段階でダイがこの従来のシリコンウエハ処理装置か
ら除去され、金属めっきのステップがはじまる。オプシ
ョンとして、保護オーバーコート３３をパターニングし
て、選択された位置で、銅の第３レベル金属を第２レベ
ル金属３１に結合するビアを規定してもよい。代わり
に、この銅の上面レベル金属が第２レベル金属層３１と
連続的に接続することを望むならば、保護オーバーコー
ト３３を全部ダイから除去してもよい。銅の上面レベル
金属３５は、集積回路のダイ上に電気めっきされ、第２
レベル金属層３１に接触している。これは例えば２段階
でなされる。集積回路の表面に薄い銅のシード層がスパ
ッタされる。このシード層の上に厚いフォトレジストで
パターンが形成される。このシード層に銅の電気めっき
または電気を使わないめっきの工程が続き、シード層上
に厚い銅の上面層が、厚いフォトレジストで規定された
パターンに形成される。この銅表面レベル金属３５は、
典型的に、１０ミクロンないし５０ミクロンまたはそれ
以上の厚さにめっきされて、低抵抗母線導体を使ってデ
バイスの相互接続を完成する利益を最大化する。層３５
に銅の代わりに厚い金を使ってもよいが、金のコストは
相当に高く、また、導体としては実際に銅の方が金より
も好ましい。
【００１７】図２に示した実施例において、薄いめっき
層またはバリヤ層３７が銅の表面層３５の上に置かれて
いる。典型的に、このバリヤ層３７は、厚さ１ミクロン
に満たない。このバリア層３７は、銅の厚いレベルの相
互接続３５の上にめっきされる。この薄いめっき層３７
は、表面レベル金属層３７に通常のアルミニウムボンド
ワイヤをウェッジボンドできるようにするために行われ
る。もし銅の上面レベル相互接続層３５が薄いめっき層
３７なしに使用されたならば、ボンドワイヤ材料と銅と
は通常のウェッジボンディング技術に適合しないので、
銅の上に信頼できる接着を形成できない。典型的に、ア
ルミニウムボンディングワイヤを使用した時に、バリヤ
層３７はニッケルまたはニッケル合金を含んでなる。し
かしながら、多くの他の代替物、特にパラジウムその他
のバリヤ金属がある。もしパラジウムを使用すれば、ア
ルミニウム，金または銅のボンドワイヤを使用して、信
頼できるボンディングを遂行し得る。他の代案は、銅の
ボンディングワイヤを使用し、めっき層３７を省略し
て、銅から銅への接着を形成することである。しかしな
がら、現在業界で好まれているアルミニウムと金のボン
ドワイヤの場合と異なる問題が、銅のボンドワイヤの使
用に結びついて起きるであろう。バリヤ層にニッケルを
使用する場合も、ニッケル−銅ボンドを使用して、銅の
ボンドワイヤで接着を形成できる。ここに説明した好ま
しい実施例は、アルミニウムのボンドワイヤを使用した
例であり、銅または銅合金のような他のタイプのワイヤ
の使用が、バリヤ層３７の使用なしに、銅層３５への信
頼できる接着を提供し得る。
層またはバリヤ層３７が銅の表面層３５の上に置かれて
いる。典型的に、このバリヤ層３７は、厚さ１ミクロン
に満たない。このバリア層３７は、銅の厚いレベルの相
互接続３５の上にめっきされる。この薄いめっき層３７
は、表面レベル金属層３７に通常のアルミニウムボンド
ワイヤをウェッジボンドできるようにするために行われ
る。もし銅の上面レベル相互接続層３５が薄いめっき層
３７なしに使用されたならば、ボンドワイヤ材料と銅と
は通常のウェッジボンディング技術に適合しないので、
銅の上に信頼できる接着を形成できない。典型的に、ア
ルミニウムボンディングワイヤを使用した時に、バリヤ
層３７はニッケルまたはニッケル合金を含んでなる。し
かしながら、多くの他の代替物、特にパラジウムその他
のバリヤ金属がある。もしパラジウムを使用すれば、ア
ルミニウム，金または銅のボンドワイヤを使用して、信
頼できるボンディングを遂行し得る。他の代案は、銅の
ボンディングワイヤを使用し、めっき層３７を省略し
て、銅から銅への接着を形成することである。しかしな
がら、現在業界で好まれているアルミニウムと金のボン
ドワイヤの場合と異なる問題が、銅のボンドワイヤの使
用に結びついて起きるであろう。バリヤ層にニッケルを
使用する場合も、ニッケル−銅ボンドを使用して、銅の
ボンドワイヤで接着を形成できる。ここに説明した好ま
しい実施例は、アルミニウムのボンドワイヤを使用した
例であり、銅または銅合金のような他のタイプのワイヤ
の使用が、バリヤ層３７の使用なしに、銅層３５への信
頼できる接着を提供し得る。
【００１８】バリヤ層３７のめっきの後に、集積回路
は、リードフレームのダイパッド２１に、ダイ接着エポ
キシまたははんだ技術を使って取り付けられ、ワイヤボ
ンディング加工が遂行される。図２にボンド３９が示さ
れているが、ボンドワイヤ４１を薄いバリヤ層３７に物
理的に結合し、もちろん、ボンドワイヤ４１を銅層３５
に電気的に結合している。ボンドワイヤ４１の他端で
は、リード２４をボンドワイヤ４１に結合するために、
通常のボンドが使用されている。
は、リードフレームのダイパッド２１に、ダイ接着エポ
キシまたははんだ技術を使って取り付けられ、ワイヤボ
ンディング加工が遂行される。図２にボンド３９が示さ
れているが、ボンドワイヤ４１を薄いバリヤ層３７に物
理的に結合し、もちろん、ボンドワイヤ４１を銅層３５
に電気的に結合している。ボンドワイヤ４１の他端で
は、リード２４をボンドワイヤ４１に結合するために、
通常のボンドが使用されている。
【００１９】完成したダイ・リードフレーム・アセンブ
リは従来の移送成形（トランスファモールド）技術を用
いて熱可塑性モールド化合物内にパッケージされて、パ
ッケージ２２を形成している。ダイ・リードフレーム・
アセンブリは、移送成形プレスのボトムモールドチェー
ス内に置かれる。トップモールドチェースはボトムモー
ルドチェースと接触させられ、トップおよびボトムモー
ルドチェースは、パッケージのトップとボトムの空所が
あるパッケージ２２の内面を規定している。モールドプ
レスは、成形化合物変換温度（ｍｏｌｄｉｎｇ ｃｏｍ
ｐｏｕｎｄ ｔｒａｎｓｆｅｒ ｔｅｍｐｅｒａｔｕｒ
ｅ）、通常セ氏１８５度前後まで、トップおよびボトム
モールドチェースを加熱する。変換温度まで加熱された
一片のモールド化合物を湯道へ押し込みまたスリーブへ
通すのにラムまたはプランジャが使用され、湯道やスリ
ーブがモールド化合物ポットを個別のパッケージの空所
へ結合する。熱硬化性プラスチックは、熱と圧力の下で
パッケージの空所へ押し込まれ、パッケージの空所を満
たして、パッケージ２２を形成する。熱硬化性樹脂モー
ルド化合物は、前記厚い銅の層３５の露出した面に物理
的に接触し、これをコートし、保護する。パッケージが
形成された後もモールド化合物を続けて加熱することに
より、パッケージ２２の初期硬化が行われる。パッケー
ジされたデバイスは、モールドチェースから押し出さ
れ、完全に硬化するために除去される。トリム，形およ
びリード調整ステップが集積回路に用いられる工程の通
常の方法で遂行された後に、パッケージに符号がつけら
れ、通常の方法を用いて機能性のテストが行われる。
リは従来の移送成形（トランスファモールド）技術を用
いて熱可塑性モールド化合物内にパッケージされて、パ
ッケージ２２を形成している。ダイ・リードフレーム・
アセンブリは、移送成形プレスのボトムモールドチェー
ス内に置かれる。トップモールドチェースはボトムモー
ルドチェースと接触させられ、トップおよびボトムモー
ルドチェースは、パッケージのトップとボトムの空所が
あるパッケージ２２の内面を規定している。モールドプ
レスは、成形化合物変換温度（ｍｏｌｄｉｎｇ ｃｏｍ
ｐｏｕｎｄ ｔｒａｎｓｆｅｒ ｔｅｍｐｅｒａｔｕｒ
ｅ）、通常セ氏１８５度前後まで、トップおよびボトム
モールドチェースを加熱する。変換温度まで加熱された
一片のモールド化合物を湯道へ押し込みまたスリーブへ
通すのにラムまたはプランジャが使用され、湯道やスリ
ーブがモールド化合物ポットを個別のパッケージの空所
へ結合する。熱硬化性プラスチックは、熱と圧力の下で
パッケージの空所へ押し込まれ、パッケージの空所を満
たして、パッケージ２２を形成する。熱硬化性樹脂モー
ルド化合物は、前記厚い銅の層３５の露出した面に物理
的に接触し、これをコートし、保護する。パッケージが
形成された後もモールド化合物を続けて加熱することに
より、パッケージ２２の初期硬化が行われる。パッケー
ジされたデバイスは、モールドチェースから押し出さ
れ、完全に硬化するために除去される。トリム，形およ
びリード調整ステップが集積回路に用いられる工程の通
常の方法で遂行された後に、パッケージに符号がつけら
れ、通常の方法を用いて機能性のテストが行われる。
【００２０】ボンドされたリードフレーム・集積回路・
アセンブリは、ダイ２３と、これに続く金属被覆２７，
３１，３５，３７と、ボンドワイヤ４１と、ダイパッド
２１と、リードフレーム２４とを含んでなるが、このア
センブリは今やプラスチックカプセルパッケージ２２に
パッケージされている。先行技術においては、銅のよう
な反応性の金属を非密封性パッケージであるプラスチッ
クパッケージ内に信頼できるようにパッケージするため
には、集積回路をプラスチックに封入できるようになる
以前に、不活性のステップが要求されると考えられてい
た。
アセンブリは、ダイ２３と、これに続く金属被覆２７，
３１，３５，３７と、ボンドワイヤ４１と、ダイパッド
２１と、リードフレーム２４とを含んでなるが、このア
センブリは今やプラスチックカプセルパッケージ２２に
パッケージされている。先行技術においては、銅のよう
な反応性の金属を非密封性パッケージであるプラスチッ
クパッケージ内に信頼できるようにパッケージするため
には、集積回路をプラスチックに封入できるようになる
以前に、不活性のステップが要求されると考えられてい
た。
【００２１】しかしながら、今や驚くべきことが見い出
された。すなわち、銅層３５を不活性化せずに、モール
ド化合物が銅層３５に物理的に接触するようにプラスチ
ックカプセル化のステップを遂行した場合に、その結果
製造されたパッケージされた集積回路２０は集積回路の
厳重な寿命信頼性テストに合格する。明らかに、銅表面
層３５とパッケージ２２を構成する熱可塑性モールド化
合物との間に有利なインターフェイスが形成され、これ
により先行技術の不活性化工程を排除したのである。先
行技術の不活性化は非常に厚い銅の層に使用できないの
で、図２に示すパッケージされた集積回路は、先行技術
で要求されるように不活性化することは不可能である。
された。すなわち、銅層３５を不活性化せずに、モール
ド化合物が銅層３５に物理的に接触するようにプラスチ
ックカプセル化のステップを遂行した場合に、その結果
製造されたパッケージされた集積回路２０は集積回路の
厳重な寿命信頼性テストに合格する。明らかに、銅表面
層３５とパッケージ２２を構成する熱可塑性モールド化
合物との間に有利なインターフェイスが形成され、これ
により先行技術の不活性化工程を排除したのである。先
行技術の不活性化は非常に厚い銅の層に使用できないの
で、図２に示すパッケージされた集積回路は、先行技術
で要求されるように不活性化することは不可能である。
【００２２】図３は、銅相互接続方式とプラスチックパ
ッケージとを使用したパッケージされた集積回路６０の
もう一つの実施例を図示する。図３に示すシリコン基板
５５は、シリコン基板５５への決まった接触領域を有す
る第１絶縁層５７と、第１絶縁層５７の上に付着された
第１レベル金属層５９と、従来の酸化物製造技術を使っ
て第１レベル金属層５９の上に付着された第２絶縁酸化
物層６２，６１と、この第２絶縁酸化層６２，６１の上
に形成された、第２レベル酸化物６１に規定されたビア
で第１レベル金属被覆層５９に接触している第２レベル
金属被覆層６３とを有している。ここまでは、図３のデ
バイスは図２の実施例と同じに見える。しかしながら、
この実施例において、ボンディングパッドは第２レベル
金属層６３の一領域として規定されている。銅の上面相
互接続金属層４５は、ボンド６７から間隔を取って離れ
ているようにパターニングされている。アルミニウムま
たは金のボンドワイヤ６５がボンド６７においてアルミ
ニウム金属にウェッジボンドできるので、銅層４５上に
バリヤ層のメッキは不要である。
ッケージとを使用したパッケージされた集積回路６０の
もう一つの実施例を図示する。図３に示すシリコン基板
５５は、シリコン基板５５への決まった接触領域を有す
る第１絶縁層５７と、第１絶縁層５７の上に付着された
第１レベル金属層５９と、従来の酸化物製造技術を使っ
て第１レベル金属層５９の上に付着された第２絶縁酸化
物層６２，６１と、この第２絶縁酸化層６２，６１の上
に形成された、第２レベル酸化物６１に規定されたビア
で第１レベル金属被覆層５９に接触している第２レベル
金属被覆層６３とを有している。ここまでは、図３のデ
バイスは図２の実施例と同じに見える。しかしながら、
この実施例において、ボンディングパッドは第２レベル
金属層６３の一領域として規定されている。銅の上面相
互接続金属層４５は、ボンド６７から間隔を取って離れ
ているようにパターニングされている。アルミニウムま
たは金のボンドワイヤ６５がボンド６７においてアルミ
ニウム金属にウェッジボンドできるので、銅層４５上に
バリヤ層のメッキは不要である。
【００２３】前述したように、次のステップは、当分野
で周知の通常の移送成形技術を使ってプラスチックのカ
プセルパッケージ５２の中へ完成した構造を配置するこ
とである。驚くべきことは、上記のように、完成された
デバイスが熱可塑性成形化合物の中にパッケージされる
時に、デバイスは、先行技術で必要とされた不可性化層
を使わずに、厳しい信頼性テストに合格することであ
る。
で周知の通常の移送成形技術を使ってプラスチックのカ
プセルパッケージ５２の中へ完成した構造を配置するこ
とである。驚くべきことは、上記のように、完成された
デバイスが熱可塑性成形化合物の中にパッケージされる
時に、デバイスは、先行技術で必要とされた不可性化層
を使わずに、厳しい信頼性テストに合格することであ
る。
【００２４】典型的な集積回路が二層の相互接続を有
し、相互接続の表面レベル層として銅が追加されるのに
対して、上の実施例は、この発明の銅の相互接続の利点
を得るために必要とされないレベルがあるのを示してい
るのに注意されたい。例えば、基板上のデバイスは銅の
第１レベル金属層に接続できるし、この銅は、アルミニ
ウムの第１レベル層に結合した第２レベルの金属層であ
り得るし、または他の方面から考えれば、上面に銅表面
相互接続を追加する以前に、多くの層を相互接続でき
る。
し、相互接続の表面レベル層として銅が追加されるのに
対して、上の実施例は、この発明の銅の相互接続の利点
を得るために必要とされないレベルがあるのを示してい
るのに注意されたい。例えば、基板上のデバイスは銅の
第１レベル金属層に接続できるし、この銅は、アルミニ
ウムの第１レベル層に結合した第２レベルの金属層であ
り得るし、または他の方面から考えれば、上面に銅表面
相互接続を追加する以前に、多くの層を相互接続でき
る。
【００２５】この発明を説明のための実施例を参照して
記述してきたが、この説明は限定的な意味に解釈される
ことをめざしていない。例示した実施例の種々の修正と
組み合わせが、この発明のその他の実施例とともに、上
記の説明を参照することにより当業者に可能である。そ
れ故、前記した特許請求の範囲が、そうした修正や実施
例を包囲することを意図している。
記述してきたが、この説明は限定的な意味に解釈される
ことをめざしていない。例示した実施例の種々の修正と
組み合わせが、この発明のその他の実施例とともに、上
記の説明を参照することにより当業者に可能である。そ
れ故、前記した特許請求の範囲が、そうした修正や実施
例を包囲することを意図している。
【００２６】以上の説明に関して更に以下の項を開示す
る。
る。
【００２７】（１）デバイスが内部に形成されたシリコ
ン基板と、少なくとも部分的に前記デバイスに重なり該
デバイスに電気的に接触しているめっきされた銅上面レ
ベル相互接続物質の表面層と、前記シリコン基板と前記
めっきされた銅上面レベル相互接続物質の層との周囲に
形成された、前記銅上面レベル相互接続物質に物理的に
接触しているプラスチックパッケージとを含む、プラス
チックパッケージされた集積回路。
ン基板と、少なくとも部分的に前記デバイスに重なり該
デバイスに電気的に接触しているめっきされた銅上面レ
ベル相互接続物質の表面層と、前記シリコン基板と前記
めっきされた銅上面レベル相互接続物質の層との周囲に
形成された、前記銅上面レベル相互接続物質に物理的に
接触しているプラスチックパッケージとを含む、プラス
チックパッケージされた集積回路。
【００２８】（２）銅上面レベル相互接続物質を覆って
形成された物質のめっきされたバリヤ層と、ボンドワイ
ヤの一端でワイヤボンドにより前記物質のバリヤ層に結
合された少なくとも一本のボンドワイヤとを更に含む第
１項記載のプラスチックパッケージされた集積回路。
形成された物質のめっきされたバリヤ層と、ボンドワイ
ヤの一端でワイヤボンドにより前記物質のバリヤ層に結
合された少なくとも一本のボンドワイヤとを更に含む第
１項記載のプラスチックパッケージされた集積回路。
【００２９】（３）プラスチックパッケージの外側から
該プラスチックパッケージの中へ延びているリードを有
するリードフレームを更に含み、前記少なくとも一本の
ボンドワイヤの各々が更に前記リードフレームの一本の
リードに結合されている第２項記載のプラスチックパッ
ケージされた集積回路。
該プラスチックパッケージの中へ延びているリードを有
するリードフレームを更に含み、前記少なくとも一本の
ボンドワイヤの各々が更に前記リードフレームの一本の
リードに結合されている第２項記載のプラスチックパッ
ケージされた集積回路。
【００３０】（４）前記めっきされたバリヤ金属は、ニ
ッケルおよびニッケル合金のグループから取った一つの
金属を含む第２項記載のプラスチックパッケージされた
集積回路。
ッケルおよびニッケル合金のグループから取った一つの
金属を含む第２項記載のプラスチックパッケージされた
集積回路。
【００３１】（５）前記めっきされたバリヤ金属は、パ
ラジウムとパラジウム合金のグループから取った一つの
金属を含む第２項記載のプラスチックパッケージされた
集積回路。
ラジウムとパラジウム合金のグループから取った一つの
金属を含む第２項記載のプラスチックパッケージされた
集積回路。
【００３２】（６）前記めっきされた銅上面レベル相互
接続物質は少なくとも１０ミクロンの厚さがある第１項
記載のプラスチックパッケージされた集積回路。
接続物質は少なくとも１０ミクロンの厚さがある第１項
記載のプラスチックパッケージされた集積回路。
【００３３】（７）前記めっきされた銅上面レベル相互
接続物質は少なくとも２０ミクロンの厚さがある第１項
記載のプラスチックパッケージされた集積回路。
接続物質は少なくとも２０ミクロンの厚さがある第１項
記載のプラスチックパッケージされた集積回路。
【００３４】（８）前記めっきされた銅上面レベル相互
接続物質は「５ミクロンよりも厚い」第１項記載のプラ
スチックパッケージされた集積回路。
接続物質は「５ミクロンよりも厚い」第１項記載のプラ
スチックパッケージされた集積回路。
【００３５】（９）前記シリコン基板に重なり、前記銅
相互接続物質を前記デバイスに電気的に結合する銅以外
の少なくとも１レベルの相互接続物質を更に含む第１項
記載のプラスチックパッケージされた集積回路。
相互接続物質を前記デバイスに電気的に結合する銅以外
の少なくとも１レベルの相互接続物質を更に含む第１項
記載のプラスチックパッケージされた集積回路。
【００３６】（１０）前記銅上面レベル相互接続物質以
外の前記少なくとも１レベルの相互接続内に形成された
少なくとも１つのボンドパッドを更に含み、前記ボンド
パッドは前記銅上面レベル相互接続物質から間隔をとっ
て離してある第１項記載のプラスチックパッケージされ
た集積回路。
外の前記少なくとも１レベルの相互接続内に形成された
少なくとも１つのボンドパッドを更に含み、前記ボンド
パッドは前記銅上面レベル相互接続物質から間隔をとっ
て離してある第１項記載のプラスチックパッケージされ
た集積回路。
【００３７】（１１）ボンドワイヤがワイヤボンドによ
り前記少なくとも１つのボンドパッドに結合される第１
０項記載のプラスチックパッケージされた集積回路。
り前記少なくとも１つのボンドパッドに結合される第１
０項記載のプラスチックパッケージされた集積回路。
【００３８】（１２）複数のリードを有するリードフレ
ームを更に含み、前記リードがプラスチックパッケージ
の外側から該プラスチックパッケージの中へ延び、前記
ボンドワイヤが前記リードフレームの少なくとも一つの
リードへ結合されている第１０項記載のプラスチックパ
ッケージされた集積回路。
ームを更に含み、前記リードがプラスチックパッケージ
の外側から該プラスチックパッケージの中へ延び、前記
ボンドワイヤが前記リードフレームの少なくとも一つの
リードへ結合されている第１０項記載のプラスチックパ
ッケージされた集積回路。
【００３９】（１３）シリコン基板の表面にデバイスを
形成するステップと、前記デバイスと少なくとも部分的
に重なりかつ電気的に接触している銅上面レベル相互接
続物質をめっきするステップと、前記シリコン基板と前
記銅上面レベル相互接続物質とのまわりに、前記銅上面
レベル相互接続物質に物理的に接続して、プラスチック
パッケージを形成するステップとを含んでなる、プラス
チックパッケージされた集積回路の製造方法。
形成するステップと、前記デバイスと少なくとも部分的
に重なりかつ電気的に接触している銅上面レベル相互接
続物質をめっきするステップと、前記シリコン基板と前
記銅上面レベル相互接続物質とのまわりに、前記銅上面
レベル相互接続物質に物理的に接続して、プラスチック
パッケージを形成するステップとを含んでなる、プラス
チックパッケージされた集積回路の製造方法。
【００４０】（１４）前記相互接続物質の銅上面レベル
の上面を覆ってバリヤ層を付着するステップと、前記物
質のバリヤ層に少なくとも１本のボンドワイヤを接着す
るステップとを更に含む第１３項記載の方法。
の上面を覆ってバリヤ層を付着するステップと、前記物
質のバリヤ層に少なくとも１本のボンドワイヤを接着す
るステップとを更に含む第１３項記載の方法。
【００４１】（１５）プラスチックパッケージの外側か
ら該プラスチックパッケージの中へ延びているリードを
有するリードフレームを供給するステップと、前記少な
くとも１本のボンドワイヤの各々を前記リードフレーム
の少なくとも１つのリードに結合するステップとを更に
含む第１４項記載の方法。
ら該プラスチックパッケージの中へ延びているリードを
有するリードフレームを供給するステップと、前記少な
くとも１本のボンドワイヤの各々を前記リードフレーム
の少なくとも１つのリードに結合するステップとを更に
含む第１４項記載の方法。
【００４２】（１６）前記シリコン基板と前記相互接続
物質のめっきされた銅上面レベルとの間に銅以外の物質
の相互接続の少なくとも１つのレベルを形成するステッ
プと、前記銅以外の物質の相互接続の少なくとも１つの
レベル内に形成された少なくとも一つのボンドパッドを
供給するステップとを更に含み、前記ボンドパッドが前
記銅レベル相互接続物質から間隔をとって離されている
第１４項記載の方法。
物質のめっきされた銅上面レベルとの間に銅以外の物質
の相互接続の少なくとも１つのレベルを形成するステッ
プと、前記銅以外の物質の相互接続の少なくとも１つの
レベル内に形成された少なくとも一つのボンドパッドを
供給するステップとを更に含み、前記ボンドパッドが前
記銅レベル相互接続物質から間隔をとって離されている
第１４項記載の方法。
【００４３】（１７）前記少なくとも１つのボンドパッ
ド上にワイヤボンドを形成することにより、１本のボン
ドワイヤを前記少なくとも１つのボンドパッドに結合す
るステップを更に含む第１６項記載の方法。
ド上にワイヤボンドを形成することにより、１本のボン
ドワイヤを前記少なくとも１つのボンドパッドに結合す
るステップを更に含む第１６項記載の方法。
【００４４】（１８）前記プラスチックパッケージの外
部から該プラスチックパッケージの中へ延びている複数
のリードを有するリードフレームを供給するステップ
と、前記ボンドワイヤを前記リードフレームの少なくと
も１つのリードに結合するステップとを更に含む第１７
項記載の方法。
部から該プラスチックパッケージの中へ延びている複数
のリードを有するリードフレームを供給するステップ
と、前記ボンドワイヤを前記リードフレームの少なくと
も１つのリードに結合するステップとを更に含む第１７
項記載の方法。
【００４５】（１９）銅以外の相互接続物質の少なくと
も１つのレベルを形成する前記ステップは、アルミニウ
ムを含む第１および第２の相互接続物質の形成を含む第
１６項記載の方法。
も１つのレベルを形成する前記ステップは、アルミニウ
ムを含む第１および第２の相互接続物質の形成を含む第
１６項記載の方法。
【００４６】（２０）銅上面レベル相互接続物質を形成
する前記ステップが少なくとも５ミクロンの厚さの銅層
を形成するステップを含む第１４項記載の方法。
する前記ステップが少なくとも５ミクロンの厚さの銅層
を形成するステップを含む第１４項記載の方法。
【００４７】（２１）銅上面レベル相互接続物質を形成
する前記ステップが少なくとも１０ミクロンの厚さの銅
層を形成するステップを含む第１４項記載の方法。
する前記ステップが少なくとも１０ミクロンの厚さの銅
層を形成するステップを含む第１４項記載の方法。
【００４８】（２２）銅上面レベル相互接続物質を形成
する前記ステップが２０ミクロンよりも厚い銅層を形成
するステップを含む第１４項記載の方法。
する前記ステップが２０ミクロンよりも厚い銅層を形成
するステップを含む第１４項記載の方法。
【００４９】（２３）厚い銅めっき上面レベル相互接続
構造を有するプラスチックパッケージされた集積回路。
半導体基板の表面にデバイスを有する半導体集積回路が
形成される。基板を覆って第１および第２金属被覆層が
形成され、前記デバイスのうちの選択された１つに接触
している。第１および第２レベルの金属被覆は、ビアを
通じて互いに接触していても良い。厚い上面レベル金属
相互接続層が前記第２金属層を覆って、これに物理的に
接触するか、または、これに選択的に電気的に接触し
て、形成される。前記表面レベル金属は高い導電性の銅
の層で作られる。前記厚い表面レベル金属層は、デバイ
スの相互接続金属被覆の抵抗を実質的に下げて、更に先
行技術の集積回路で経験される電流のデバイアスと初期
故障場所を排除する。一実施例において、前記銅表面レ
ベル相互接続層は、ボンドワイヤを受け入れ可能な物質
の薄いバリヤ層でコートされる。その後、前記構造全体
がプラスチックパッケージ内にカプセルされるが、プラ
スチックが前記銅の相互接続金属と物理的に接触してい
るようになされる。前記銅の相互接続金属と物理的に接
触したプラスチックパッケージを使用することにより、
先行技術の不活性化層の必要をなくした。他のデバイス
および方法が記述されている。
構造を有するプラスチックパッケージされた集積回路。
半導体基板の表面にデバイスを有する半導体集積回路が
形成される。基板を覆って第１および第２金属被覆層が
形成され、前記デバイスのうちの選択された１つに接触
している。第１および第２レベルの金属被覆は、ビアを
通じて互いに接触していても良い。厚い上面レベル金属
相互接続層が前記第２金属層を覆って、これに物理的に
接触するか、または、これに選択的に電気的に接触し
て、形成される。前記表面レベル金属は高い導電性の銅
の層で作られる。前記厚い表面レベル金属層は、デバイ
スの相互接続金属被覆の抵抗を実質的に下げて、更に先
行技術の集積回路で経験される電流のデバイアスと初期
故障場所を排除する。一実施例において、前記銅表面レ
ベル相互接続層は、ボンドワイヤを受け入れ可能な物質
の薄いバリヤ層でコートされる。その後、前記構造全体
がプラスチックパッケージ内にカプセルされるが、プラ
スチックが前記銅の相互接続金属と物理的に接触してい
るようになされる。前記銅の相互接続金属と物理的に接
触したプラスチックパッケージを使用することにより、
先行技術の不活性化層の必要をなくした。他のデバイス
および方法が記述されている。
【００５０】関連出願へのクロスリファレンスこの出願
は、以下に記す先願同時係属出願の特許に関係してい
る。これらはそれぞれテキサス インスツルメンツ イ
ンコーポレイテッドに譲渡されている。
は、以下に記す先願同時係属出願の特許に関係してい
る。これらはそれぞれテキサス インスツルメンツ イ
ンコーポレイテッドに譲渡されている。
【００５１】米国特許出願シリアルＮｏ．０７／８５０
６０１、名称「マルチレベル導体プロセスを使用した能
動デバイス領域上の電流バラストおよび母線方法」、１
９９２年３月１３日出願。
６０１、名称「マルチレベル導体プロセスを使用した能
動デバイス領域上の電流バラストおよび母線方法」、１
９９２年３月１３日出願。
【００５２】米国特許出願シリアルＮｏ．０８／３３３
１７４、名称「厚い銅の相互接続による多重トランジス
タ集積回路」、１９９４年１１月２日出願。
１７４、名称「厚い銅の相互接続による多重トランジス
タ集積回路」、１９９４年１１月２日出願。
【００５３】米国特許Ｎｏ．５４６８９８４、名称「厚
い銅の相互接続によるＬＤＭＯＳダイオードを使用した
ＥＳＤ保護構造」、１９９５年１１月２１日公告。
い銅の相互接続によるＬＤＭＯＳダイオードを使用した
ＥＳＤ保護構造」、１９９５年１１月２１日公告。
【００５４】米国特許５３４６８３５、名称「三重拡散
ラテラルリサーフ絶縁ゲート電界効果トランジスタ」、
１９９４年９月１３日発行。
ラテラルリサーフ絶縁ゲート電界効果トランジスタ」、
１９９４年９月１３日発行。
【００５５】米国仮特許出願Ｎｏ．６０／０１７７１
４、名称「ＬＯＣＯＳフィールド酸化物へ自己整合した
リサーフドレイン領域を有するラテラルＤＭＯＳトラン
ジスタ」、１９９６年５月１５日出願。
４、名称「ＬＯＣＯＳフィールド酸化物へ自己整合した
リサーフドレイン領域を有するラテラルＤＭＯＳトラン
ジスタ」、１９９６年５月１５日出願。
【００５６】米国特許出願シリアルＮｏ．０８／５３８
８７３、名称「パワーデバイスのための厚い金属の相互
接続方法および装置」、１９９５年１０月４日出願。
８７３、名称「パワーデバイスのための厚い金属の相互
接続方法および装置」、１９９５年１０月４日出願。
【図１】先行技術のプラスチックでカプセルされた集積
回路の横断面を示す図。
回路の横断面を示す図。
【図２】厚い銅の上面レベル金属被覆層を有し、この発
明の方法と装置を使用してプラスチックのパッケージで
カプセルされた集積回路の第１実施例を示す図。
明の方法と装置を使用してプラスチックのパッケージで
カプセルされた集積回路の第１実施例を示す図。
【図３】厚い銅の上面レベル金属被覆層を有し、この発
明の方法と装置を使用してプラスチックのパッケージで
カプセルされた集積回路の第２実施例を示す図。
明の方法と装置を使用してプラスチックのパッケージで
カプセルされた集積回路の第２実施例を示す図。
２０，６０ シリコン集積回路 ２１，５３ ダイパッド ２２，５２ パッケージ ２３，５５ 基板、ダイ ２４，５１ リードフレーム ２５，５７ 絶縁酸化物 ２７，５９ 第１レベル金属 ２９，６１，６２ 絶縁酸化物 ３１，６３ 第２レベル金属 ３３ 保護オーバーコート ３５，４５ 銅の厚い表面層 ３７ バリヤ層 ３９，６７ ボンド ４１，６５ ボンドワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クァング ズアン マイ アメリカ合衆国テキサス州シュガーラン ド，レイクフィールド ウェイ 2506 (72)発明者 チャールズ イー．ウィリアムズ アメリカ合衆国テキサス州ダラス，エルズ ワース 6036
Claims (2)
- 【請求項１】 デバイスが内部に形成されたシリコン基
板と、 少なくとも部分的に前記デバイスに重なりかつ該デバイ
スに電気的に接触しているめっきされた銅上面レベル相
互接続物質の表面層と、 前記シリコン基板と前記めっきされた銅上面レベル相互
接続物質の表面層との周囲に形成された、前記銅上面レ
ベル相互接続物質に物理的に接触しているプラスチック
パッケージとを含む、プラスチックパッケージされた集
積回路。 - 【請求項２】 シリコン基板の表面にデバイスを形成す
るステップと、 前記デバイスと少なくとも部分的に重なりかつ電気的に
接触している銅上面レベル相互接続物質をめっきするス
テップと、 前記シリコン基板と前記銅上面レベル相互接続物質との
まわりに、該銅上面レベル相互接続物質に物理的に接続
して、プラスチックパッケージを形成するステップとを
含む、プラスチックパッケージされた集積回路の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1876096P | 1996-05-31 | 1996-05-31 | |
| US018760 | 1996-05-31 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH1056031A true JPH1056031A (ja) | 1998-02-24 |
| JPH1056031A5 JPH1056031A5 (ja) | 2005-04-07 |
| JP3862362B2 JP3862362B2 (ja) | 2006-12-27 |
Family
ID=21789647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14268497A Expired - Fee Related JP3862362B2 (ja) | 1996-05-31 | 1997-05-30 | 集積回路およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6140702A (ja) |
| JP (1) | JP3862362B2 (ja) |
| KR (1) | KR100521820B1 (ja) |
| TW (1) | TW349250B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6646347B2 (en) * | 2001-11-30 | 2003-11-11 | Motorola, Inc. | Semiconductor power device and method of formation |
| EP1403926A2 (en) * | 2002-09-27 | 2004-03-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| DE102004047522B3 (de) * | 2004-09-28 | 2006-04-06 | Infineon Technologies Ag | Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben |
| DE102006018765A1 (de) * | 2006-04-20 | 2007-10-25 | Infineon Technologies Ag | Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung |
| US8030733B1 (en) | 2007-05-22 | 2011-10-04 | National Semiconductor Corporation | Copper-compatible fuse target |
| US7964934B1 (en) | 2007-05-22 | 2011-06-21 | National Semiconductor Corporation | Fuse target and method of forming the fuse target in a copper process flow |
| US7709956B2 (en) * | 2008-09-15 | 2010-05-04 | National Semiconductor Corporation | Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure |
| US8282846B2 (en) * | 2010-02-27 | 2012-10-09 | National Semiconductor Corporation | Metal interconnect structure with a side wall spacer that protects an ARC layer and a bond pad from corrosion and method of forming the metal interconnect structure |
| US9437589B2 (en) * | 2014-03-25 | 2016-09-06 | Infineon Technologies Ag | Protection devices |
| US9559036B1 (en) | 2014-08-01 | 2017-01-31 | Altera Corporation | Integrated circuit package with plated heat spreader |
| US9922949B2 (en) | 2015-07-15 | 2018-03-20 | Chip Solutions, LLC | Semiconductor device and method |
| US9941146B2 (en) | 2015-07-15 | 2018-04-10 | Chip Solutions, LLC | Semiconductor device and method |
| US10586746B2 (en) | 2016-01-14 | 2020-03-10 | Chip Solutions, LLC | Semiconductor device and method |
| WO2017123870A1 (en) * | 2016-01-14 | 2017-07-20 | Chip Solutions, LLC | Releasable carrier and method |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR96113E (fr) * | 1967-12-06 | 1972-05-19 | Ibm | Dispositif semi-conducteur. |
| JPS5282183A (en) * | 1975-12-29 | 1977-07-09 | Nec Corp | Connecting wires for semiconductor devices |
| JPS594050A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置 |
| US4845543A (en) * | 1983-09-28 | 1989-07-04 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
| US4843453A (en) * | 1985-05-10 | 1989-06-27 | Texas Instruments Incorporated | Metal contacts and interconnections for VLSI devices |
| JPS63148646A (ja) * | 1986-12-12 | 1988-06-21 | Toshiba Corp | 半導体装置 |
| US4835120A (en) * | 1987-01-12 | 1989-05-30 | Debendra Mallik | Method of making a multilayer molded plastic IC package |
| FR2616966B1 (fr) * | 1987-06-22 | 1989-10-27 | Thomson Semiconducteurs | Structure de transistors mos de puissance |
| JP2659714B2 (ja) * | 1987-07-21 | 1997-09-30 | 株式会社日立製作所 | 半導体集積回路装置 |
| US4931323A (en) * | 1987-12-10 | 1990-06-05 | Texas Instruments Incorporated | Thick film copper conductor patterning by laser |
| US5191405A (en) * | 1988-12-23 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Three-dimensional stacked lsi |
| US5229646A (en) * | 1989-01-13 | 1993-07-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with a copper wires ball bonded to aluminum electrodes |
| US5272098A (en) * | 1990-11-21 | 1993-12-21 | Texas Instruments Incorporated | Vertical and lateral insulated-gate, field-effect transistors, systems and methods |
| US5441684A (en) * | 1993-09-24 | 1995-08-15 | Vlsi Technology, Inc. | Method of forming molded plastic packages with integrated heat sinks |
| US5637922A (en) * | 1994-02-07 | 1997-06-10 | General Electric Company | Wireless radio frequency power semiconductor devices using high density interconnect |
| US6150722A (en) * | 1994-11-02 | 2000-11-21 | Texas Instruments Incorporated | Ldmos transistor with thick copper interconnect |
| US5495667A (en) * | 1994-11-07 | 1996-03-05 | Micron Technology, Inc. | Method for forming contact pins for semiconductor dice and interconnects |
| TW373308B (en) * | 1995-02-24 | 1999-11-01 | Agere Systems Inc | Thin packaging of multi-chip modules with enhanced thermal/power management |
-
1997
- 1997-05-28 US US08/864,386 patent/US6140702A/en not_active Expired - Lifetime
- 1997-05-30 JP JP14268497A patent/JP3862362B2/ja not_active Expired - Fee Related
- 1997-05-31 KR KR1019970022513A patent/KR100521820B1/ko not_active Expired - Lifetime
- 1997-07-02 TW TW086107667A patent/TW349250B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100521820B1 (ko) | 2006-01-27 |
| KR970077573A (ko) | 1997-12-12 |
| US6140702A (en) | 2000-10-31 |
| JP3862362B2 (ja) | 2006-12-27 |
| TW349250B (en) | 1999-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8329508B2 (en) | Semiconductor die packages using thin dies and metal substrates | |
| US6423623B1 (en) | Low Resistance package for semiconductor devices | |
| US5570272A (en) | Apparatus for encapsulating an integrated circuit package | |
| US6307755B1 (en) | Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die | |
| US8350369B2 (en) | High power semiconductor package | |
| US4620215A (en) | Integrated circuit packaging systems with double surface heat dissipation | |
| US7582956B2 (en) | Flip chip in leaded molded package and method of manufacture thereof | |
| JP4195380B2 (ja) | 冷却を改善した半導体デバイスのパッケージ | |
| US20030011054A1 (en) | Power module package having improved heat dissipating capability | |
| JP2002164437A (ja) | ボンディングおよび電流配分を分散したパワー集積回路および方法 | |
| TWI381499B (zh) | 具有增強型散熱特性之半導體封裝結構 | |
| CN111244041B (zh) | 包括两种不同导电材料的芯片接触元件的封装 | |
| US7390698B2 (en) | Packaged semiconductor device and method of manufacture using shaped die | |
| US6396138B1 (en) | Chip array with two-sided cooling | |
| JP3862362B2 (ja) | 集積回路およびその製造方法 | |
| TWI272734B (en) | Semiconductor device and manufacturing method thereof | |
| CN112786559A (zh) | 用于封装半导体器件的热增强或信号重新分配的封装器件载体 | |
| CN113284860A (zh) | 使用封装中封装系统的半导体封装及相关方法 | |
| US6140150A (en) | Plastic encapsulation for integrated circuits having plated copper top surface level interconnect | |
| US7102216B1 (en) | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making | |
| US20220189856A1 (en) | Die attachment for semiconductor device packaging and method therefor | |
| JP3685659B2 (ja) | 半導体装置の製造方法 | |
| KR20110053253A (ko) | 본드 구조의 캡슐화에 의한 반도체 디바이스의 반응성 금속 표면 상의 증진된 와이어 본드 안정성 | |
| JP3995661B2 (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| JP3614386B2 (ja) | パワーｍｏｓｆｅｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |