JPH1056044A - Wafer ID reader and method of manufacturing semiconductor integrated circuit device using the same - Google Patents

Wafer ID reader and method of manufacturing semiconductor integrated circuit device using the same

Info

Publication number
JPH1056044A
JPH1056044A JP8210164A JP21016496A JPH1056044A JP H1056044 A JPH1056044 A JP H1056044A JP 8210164 A JP8210164 A JP 8210164A JP 21016496 A JP21016496 A JP 21016496A JP H1056044 A JPH1056044 A JP H1056044A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
semiconductor wafer
integrated circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8210164A
Other languages
Japanese (ja)
Inventor
Yasuhiro Yoshitake
康裕 吉武
Hiroshi Nagaishi
博 永石
Kenji Watanabe
健二 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8210164A priority Critical patent/JPH1056044A/en
Publication of JPH1056044A publication Critical patent/JPH1056044A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/101Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H10W46/106Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols digital information, e.g. bar codes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/201Marks applied to devices, e.g. for alignment or identification located on the periphery of wafers, e.g. orientation notches or lot numbers

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 高速かつ高精度にウェハIDを読み取る。 【解決手段】 半導体ウェハ1の側面1aにウェハID
が形成された半導体ウェハ1を収容するウェハカセット
2と、ウェハカセット2に収容された半導体ウェハ1を
ウェハカセット2から取り出さずにそのウェハIDを読
み取るID検出部3と、ID検出部3の検出結果に基づ
いて検査などの処理が行われる半導体ウェハ1を認識す
る認識部4と、ウェハカセット2を支持するカセットエ
レベータ5と、カセットエレベータ5を昇降させるエレ
ベータ駆動モータ6と、エレベータ駆動モータ6の駆動
を制御する制御部7とからなり、ウェハカセット2に収
容された半導体ウェハ1のウェハIDをウェハカセット
2から取り出さずに読み取る。
(57) [Summary] [PROBLEMS] To read a wafer ID at high speed and with high accuracy. SOLUTION: A side surface 1a of a semiconductor wafer 1 has a wafer ID.
A wafer cassette 2 for accommodating a semiconductor wafer 1 on which a wafer is formed, an ID detection unit 3 for reading the wafer ID of the semiconductor wafer 1 contained in the wafer cassette 2 without taking it out of the wafer cassette 2, and a detection by the ID detection unit 3 A recognition unit 4 for recognizing the semiconductor wafer 1 on which processing such as inspection is performed based on the result; a cassette elevator 5 supporting the wafer cassette 2; an elevator drive motor 6 for moving the cassette elevator 5 up and down; The control unit 7 controls the driving, and reads the wafer ID of the semiconductor wafer 1 stored in the wafer cassette 2 without taking it out of the wafer cassette 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、半導体ウェハの側面に形成されたウェハI
Dを検出するウェハID読み取り装置およびそれを用い
る半導体集積回路装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technique, and more particularly, to a wafer manufacturing method formed on a side surface of a semiconductor wafer.
The present invention relates to a wafer ID reader for detecting D and a method of manufacturing a semiconductor integrated circuit device using the same.

【0002】[0002]

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
2. Description of the Related Art The technology described below studies the present invention,
Upon completion, they were examined by the inventor, and the outline is as follows.

【0003】半導体製造工程においては、不良原因を早
期発見し、プロセスおよび半導体製造装置にフィードバ
ックしていくことが歩留りを維持または向上させるため
に必須である。
In a semiconductor manufacturing process, it is essential to find out the cause of a defect early and feed it back to a process and a semiconductor manufacturing apparatus in order to maintain or improve the yield.

【0004】これには、半導体検査装置による不良発見
とその検査データの分析が重要である。例えば、プロセ
スで発生する電気的ショートや断線などの欠陥あるいは
異物は、画像処理を応用した外観検査装置またはレーザ
光による暗視野照明を用いた異物検査装置によって自動
的に検査されている。
[0004] To this end, it is important to find a defect by a semiconductor inspection apparatus and analyze the inspection data. For example, defects or foreign matters such as electrical shorts and disconnections generated in the process are automatically inspected by a visual inspection apparatus using image processing or a foreign substance inspection apparatus using dark field illumination by laser light.

【0005】なお、検査は、主要工程終了ごとに行わ
れ、これらの工程中、例えば、どの工程で異物が多いか
を判定するためには、各工程での異物数の増加分を比較
すればよい。ただし、この判定を行うためには各工程検
査において常に同一の半導体ウェハをモニタ用ウェハと
して検査する必要がある。
Inspections are performed at the end of each of the main processes. In order to determine, for example, in which process the number of foreign particles is large, it is necessary to compare the increase in the number of foreign particles in each process. Good. However, in order to make this determination, it is necessary to always inspect the same semiconductor wafer as a monitor wafer in each process inspection.

【0006】このためには、検査前に半導体ウェハがモ
ニタ用ウェハであるかを認識し、その半導体ウェハを選
択的に検査することになる。ここで、半導体ウェハの認
識は、そのウェハ表面に描かれたウェハIDを用い、目
視または画像処理によるID認識装置によって行う。
For this purpose, it is necessary to recognize whether the semiconductor wafer is a monitor wafer before the inspection and selectively inspect the semiconductor wafer. Here, the recognition of the semiconductor wafer is performed by an ID recognition device by visual observation or image processing using a wafer ID drawn on the wafer surface.

【0007】その後、ウェハIDは手動または自動によ
って半導体検査装置に入力され、欠陥・異物の座標や大
きさのデータと共に不良原因を解析する解析システムに
送られる。
Thereafter, the wafer ID is manually or automatically input to the semiconductor inspection apparatus, and is sent to an analysis system for analyzing the cause of the defect together with data on the coordinates and size of the defect / contamination.

【0008】ここで、ウェハ表面に描かれたウェハID
を認識する半導体検査装置の一例について説明する。
Here, the wafer ID drawn on the wafer surface
An example of a semiconductor inspection device that recognizes the following will be described.

【0009】まず、半導体ウェハを支持するウェハ支持
部であるウェハカセットをその昇降用のエレベータに搭
載し、エレベータ駆動モータによってエレベータを上下
方向に駆動させる。さらに、搬送アームが左右、上下方
向に移動または回転し、半導体ウェハをウェハカセット
内から取り出し、プリアライメントステージに移動させ
る。
First, a wafer cassette, which is a wafer supporting portion for supporting a semiconductor wafer, is mounted on an elevator for raising and lowering the elevator, and the elevator is driven vertically by an elevator drive motor. Further, the transfer arm moves or rotates in the left / right and up / down directions, takes out the semiconductor wafer from the wafer cassette, and moves it to the pre-alignment stage.

【0010】その後、プリアライメントステージが回転
し、半導体ウェハのオリエンテーションフラット(以
降、オリフラと略す)をオリフラ検出器によって検出す
る。さらに、プリアライメントステージはオリフラの近
傍またはオリフラと反対側のウェハ周辺部に描かれたウ
ェハIDが撮像カメラの視野内に入る位置でその回転を
止める。
Thereafter, the pre-alignment stage rotates, and an orientation flat (hereinafter, abbreviated as an orientation flat) of the semiconductor wafer is detected by an orientation flat detector. Further, the pre-alignment stage stops its rotation at a position where the wafer ID drawn near the orientation flat or on the side of the wafer opposite to the orientation flat enters the field of view of the imaging camera.

【0011】これにより、撮像カメラがウェハIDの画
像を取り込み、認識部によってウェハIDを認識する。
さらに、認識したウェハIDの情報を半導体検査装置に
送る。半導体検査装置では、半導体製造における各工程
での半導体ウェハの外観検査や異物検査を行い、欠陥の
数やその位置情報をウェハIDの情報と共に解析装置に
転送する。
As a result, the imaging camera captures the image of the wafer ID, and the recognition unit recognizes the wafer ID.
Further, the information of the recognized wafer ID is sent to the semiconductor inspection device. The semiconductor inspection apparatus performs an appearance inspection and a foreign substance inspection of the semiconductor wafer in each step of the semiconductor manufacturing, and transfers the number of defects and its position information to the analysis apparatus together with the information of the wafer ID.

【0012】続いて、前記解析装置における解析方法に
ついて説明する。
Next, an analysis method in the analysis device will be described.

【0013】まず、解析装置は、ウェハIDによって同
一の半導体ウェハにおける所定の工程Aの欠陥座標デー
タと所定の工程Bの欠陥座標データとを検索し(ここで
は、工程Bが工程Aの後の工程)、例えば、特開平3−
44054号公報に開示されているように、各工程間に
おいて欠陥座標が所定の許容範囲内で一致する欠陥を求
め、さらに、それらの欠陥を削除することにより、工程
Bで新たに発生した欠陥の欠陥座標データを求めること
ができる。
First, the analysis apparatus searches for defect coordinate data of a predetermined process A and defect coordinate data of a predetermined process B on the same semiconductor wafer by the wafer ID (here, the process B is performed after the process A). Step), for example, as disclosed in
As disclosed in Japanese Patent No. 44054, a defect whose defect coordinates match each other within a predetermined allowable range between the respective steps is obtained, and further, these defects are deleted, so that a defect newly generated in the step B is determined. Defect coordinate data can be obtained.

【0014】この処理によって、解析装置は、工程Bで
新たに発生した欠陥の欠陥座標データを示すマップ、お
よび各工程で新たに発生した欠陥の欠陥数と前工程にお
ける欠陥の欠陥数との内訳を示す棒グラフなどを表示す
る。
By this processing, the analysis apparatus provides the map showing the defect coordinate data of the defect newly generated in the step B, and the breakdown of the number of defects newly generated in each step and the number of defects in the previous step. Display a bar graph that indicates

【0015】その結果、半導体製造に携わる作業者は、
これらの表示を見て、迅速に欠陥の多い工程を特定し、
プロセスに対してフィードバックを行う。
As a result, workers involved in semiconductor manufacturing
Looking at these displays, you can quickly identify defective processes,
Give feedback to the process.

【0016】[0016]

【発明が解決しようとする課題】ところが、前記した技
術において、検査対象となる半導体ウェハのウェハID
を識別するためには、ウェハカセットから半導体ウェハ
を取り出してウェハIDが撮像カメラの視野内に入るよ
うに半導体ウェハの位置出しを行わなければならない。
However, in the above technique, the wafer ID of the semiconductor wafer to be inspected is
In order to identify the semiconductor wafer, it is necessary to take out the semiconductor wafer from the wafer cassette and position the semiconductor wafer so that the wafer ID is within the field of view of the imaging camera.

【0017】例えば、工程間の欠陥数推移追跡用に同一
の半導体ウェハだけを選んで検査する場合に、ウェハカ
セットから半導体ウェハを取り出し、認識処理を行った
結果、ウェハIDが異なる場合にはウェハカセットに半
導体ウェハを再び戻すといった作業を、検査対象となる
ウェハIDを有する半導体ウェハを取り出すまで繰り返
さなければならない。
For example, when only the same semiconductor wafer is selected and inspected for tracking the change in the number of defects between processes, the semiconductor wafer is taken out of the wafer cassette and subjected to recognition processing. The operation of returning the semiconductor wafer to the cassette must be repeated until the semiconductor wafer having the wafer ID to be inspected is taken out.

【0018】なお、ウェハカセット内における半導体ウ
ェハの位置は、半導体製造装置によって処理される度に
順番が変わるため、このようなウェハIDの確認作業を
必ず行わなければならない。
Since the order of the positions of the semiconductor wafers in the wafer cassette changes each time the semiconductor wafer is processed by the semiconductor manufacturing apparatus, it is necessary to confirm the wafer ID.

【0019】しかし、前記したウェハIDの確認作業は
時間が掛かるとともに、撮像カメラによってウェハID
が確認可能な位置まで半導体ウェハを移動させるための
機構やその駆動制御部が必要になる。
However, the above-described operation of confirming the wafer ID takes time, and the wafer ID is determined by the imaging camera.
Therefore, a mechanism for moving the semiconductor wafer to a position where can be confirmed and a drive control unit thereof are required.

【0020】その結果、検査のスループットが低下する
ことが問題とされ、かつ、ウェハID認識専用の装置を
用いて認識を行う場合には、装置コストおよび装置床面
積の増大が問題とされる。
As a result, there is a problem that the inspection throughput is reduced, and when the recognition is performed by using the device dedicated to the wafer ID recognition, the device cost and the floor space of the device are increased.

【0021】さらに、ウェハIDはウェハ表面に描かれ
ているため、成膜、エッチングなどの処理を経るにつれ
て、下地におけるウェハIDのコントラストが低くなり
誤認識を引き起こすことも問題とされる。
Furthermore, since the wafer ID is drawn on the surface of the wafer, the contrast of the wafer ID on the base becomes lower as the film ID and the etching process are performed.

【0022】また、シリコン(Si)によって形成され
る半導体ウェハの特定領域を半導体化するためには、リ
ン、ボロンなどの元素をイオンとして半導体ウェハに打
ち込む処理を行うが、この時の打ち込み角度は、シリコ
ンの結晶方向に対して予め定められた角度であり、その
結果、イオン打込み時には、半導体ウェハを所定の角度
に載置する必要がある。
In order to convert a specific region of the semiconductor wafer formed of silicon (Si) into a semiconductor, a process of implanting elements such as phosphorus and boron as ions into the semiconductor wafer is performed. The angle is a predetermined angle with respect to the crystal direction of silicon. As a result, it is necessary to place the semiconductor wafer at a predetermined angle during ion implantation.

【0023】したがって、半導体ウェハの結晶方向を知
らしめるため、円形の半導体ウェハの結晶方向に対応す
る方向の円弧を切り欠いて形成したオリフラを設けてい
る。
Therefore, in order to indicate the crystal direction of the semiconductor wafer, an orientation flat formed by cutting out an arc in a direction corresponding to the crystal direction of the circular semiconductor wafer is provided.

【0024】なお、このオリフラは、露光装置でショッ
トの並び方向を決めるためのものであり、露光に先立ち
半導体ウェハを回転させ、オリフラを検出することによ
り、露光時の半導体ウェハの支持方向を決定する。
The orientation flat is used to determine the direction in which shots are arranged in the exposure apparatus. The orientation flat is determined by rotating the semiconductor wafer prior to exposure and detecting the orientation flat to determine the support direction of the semiconductor wafer during exposure. I do.

【0025】ところが、このような切り欠き部(オリフ
ラ)の近傍においては、絶縁膜や配線膜の膜厚が仕様通
りに形成できず、半導体チップを形成した際に不良にな
る確率が高いことが問題とされる。
However, in the vicinity of such a notch (orientation flat), the thickness of the insulating film or the wiring film cannot be formed as specified, and there is a high probability that a defective semiconductor chip is formed. Is a problem.

【0026】本発明の目的は、高速、かつ高精度にウェ
ハIDを読み取るウェハID読み取り装置およびそれを
用いる半導体集積回路装置の製造方法を提供することに
ある。
An object of the present invention is to provide a wafer ID reading device for reading a wafer ID with high speed and high accuracy, and a method of manufacturing a semiconductor integrated circuit device using the same.

【0027】また、本発明の他の目的は、半導体チップ
の歩留りを向上させるウェハID読み取り装置およびそ
れを用いる半導体集積回路装置の製造方法を提供するこ
とにある。
It is another object of the present invention to provide a wafer ID reader which improves the yield of semiconductor chips and a method of manufacturing a semiconductor integrated circuit device using the same.

【0028】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0029】[0029]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0030】すなわち、本発明によるウェハID読み取
り装置は、半導体ウェハの側面にウェハIDが形成され
た前記半導体ウェハを支持するウェハ支持部と、前記ウ
ェハ支持部によって支持された半導体ウェハを前記ウェ
ハ支持部から移動させずにそのウェハIDを読み取るI
D検出部と、前記ID検出部の検出結果に基づいて検査
などの所定の処理が行われる半導体ウェハを認識する認
識部とを有するものである。
That is, a wafer ID reading device according to the present invention comprises a wafer support for supporting the semiconductor wafer having a wafer ID formed on a side surface of the semiconductor wafer, and a semiconductor support supported by the wafer support. I to read the wafer ID without moving it from
A D detection unit; and a recognition unit that recognizes a semiconductor wafer on which predetermined processing such as inspection is performed based on a detection result of the ID detection unit.

【0031】また、本発明による半導体集積回路装置の
製造方法は、半導体ウェハの側面にウェハIDを形成す
る工程、側面にウェハIDが形成された半導体ウェハの
前記ウェハIDを読み取る工程、前記ウェハIDを読み
取ることにより、所定の処理を行う半導体ウェハを認識
する工程を含むものである。
In the method of manufacturing a semiconductor integrated circuit device according to the present invention, a step of forming a wafer ID on a side surface of a semiconductor wafer, a step of reading the wafer ID of the semiconductor wafer having the wafer ID formed on the side surface, And a step of recognizing a semiconductor wafer to be subjected to a predetermined process by reading the data.

【0032】これにより、ウェハカセットなどのウェハ
支持部によって支持された半導体ウェハのウェハIDを
読み取る際に、ウェハ支持部から半導体ウェハを移動さ
せることなくそのままの状態でウェハIDを読み取るこ
とができる。
Thus, when reading the wafer ID of a semiconductor wafer supported by a wafer support such as a wafer cassette, the wafer ID can be read without moving the semiconductor wafer from the wafer support.

【0033】すなわち、所定の処理を行う半導体ウェハ
を見つけ出す際に、ウェハカセットなどのウェハ支持部
から一度半導体ウェハを取り出して、ウェハIDを読み
取った後半導体ウェハをウェハ支持部に戻し、処理対象
となる半導体ウェハが見つかるまでこれを繰り返すとい
うこの繰り返し作業を行う必要がなくなる。
That is, when finding a semiconductor wafer to be subjected to a predetermined process, the semiconductor wafer is once taken out from a wafer support portion such as a wafer cassette, and after reading the wafer ID, the semiconductor wafer is returned to the wafer support portion, and the semiconductor device to be processed is determined. There is no need to repeat this operation until a semiconductor wafer is found.

【0034】その結果、ウェハ支持部によって支持され
た半導体ウェハのウェハIDの読み取り・認識を高速化
することができ、これにより、半導体ウェハに検査など
の処理を行う際には、その処理のスループットを向上さ
せることができる。
As a result, the reading / recognition of the wafer ID of the semiconductor wafer supported by the wafer supporting portion can be speeded up, so that when processing such as inspection is performed on the semiconductor wafer, the throughput of the processing is increased. Can be improved.

【0035】なお、本発明による半導体集積回路装置の
製造方法は、複数の前記ウェハIDからなる複数のウェ
ハID群を前記半導体ウェハの側面に分散させて形成す
るものである。
In the method of manufacturing a semiconductor integrated circuit device according to the present invention, a group of a plurality of wafer IDs including a plurality of the wafer IDs is formed by being dispersed on the side surface of the semiconductor wafer.

【0036】また、本発明による半導体集積回路装置の
製造方法は、前記ウェハIDとして、前記半導体ウェハ
の番号を表すウェハ番号IDと、複数の前記ウェハID
からなる複数のウェハID群をそのウェハID群毎に区
切る区画IDと、前記半導体ウェハの結晶方向を表す結
晶方向IDとの3種類のウェハIDを設けるものであ
る。
Further, in the method of manufacturing a semiconductor integrated circuit device according to the present invention, the wafer ID may include a wafer number ID representing a number of the semiconductor wafer and a plurality of wafer IDs.
, And three types of wafer IDs: a section ID for dividing the plurality of wafer ID groups for each wafer ID group, and a crystal direction ID indicating a crystal direction of the semiconductor wafer.

【0037】[0037]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0038】図1は本発明によるウェハID読み取り装
置の構造の実施の形態の一例を示す構成概念図、図2は
本発明のウェハID読み取り装置によって読み取るウェ
ハIDが形成された半導体ウェハの構造の実施の形態の
一例を示す図であり、(a)は斜視図、(b)は平面
図、(c)は拡大部分側面図、図3は本発明によるウェ
ハID読み取り装置の構造の実施の形態の一例を示す拡
大部分斜視図、図4は図2に示す半導体ウェハにウェハ
IDを形成するID形成装置の構造の実施の形態の一例
を示す構成概念図、図5は図2に示す半導体ウェハにお
けるオリフラの形成方法の実施の形態の一例を示す斜視
図、図6は本発明によるウェハID読み取り装置が用い
られる半導体製造工程の実施の形態の一例を示すフロー
チャート、図7は本発明の半導体集積回路装置の製造方
法における欠陥データの実施の形態の一例を示す図であ
り、(a)は欠陥データ座標マップ、(b)は欠陥デー
タ棒グラフである。
FIG. 1 is a conceptual diagram showing an embodiment of the structure of a wafer ID reading device according to the present invention. FIG. 2 is a diagram showing the structure of a semiconductor wafer on which a wafer ID to be read by the wafer ID reading device of the present invention is formed. 3A and 3B are diagrams illustrating an example of an embodiment, in which FIG. 3A is a perspective view, FIG. 3B is a plan view, FIG. 3C is an enlarged partial side view, and FIG. 4 is an enlarged partial perspective view showing an example of the present invention. FIG. 4 is a conceptual diagram showing an example of an embodiment of a structure of an ID forming apparatus for forming a wafer ID on the semiconductor wafer shown in FIG. 2, and FIG. 5 is a semiconductor wafer shown in FIG. FIG. 6 is a perspective view showing an example of an embodiment of a method for forming an orientation flat in FIG. 6, FIG. 6 is a flowchart showing an example of an embodiment of a semiconductor manufacturing process using a wafer ID reader according to the present invention, and FIG. Is a diagram showing an example of an embodiment of a defect data in the manufacturing method of the light of a semiconductor integrated circuit device, which is (a) the defect data coordinate map, (b) the defect data bar.

【0039】なお、本実施の形態のウェハID読み取り
装置(図1および図3参照)は、図2に示すような半導
体ウェハ1の側面1aに形成されたウェハIDをウェハ
カセット2(ウェハ支持部)に収容された状態のまま読
み取るものである。
Note that the wafer ID reading apparatus of the present embodiment (see FIGS. 1 and 3) uses the wafer ID formed on the side surface 1a of the semiconductor wafer 1 as shown in FIG. ) Is read while stored.

【0040】また、本実施の形態においては、前記ウェ
ハIDが回折格子によって表されている場合を説明す
る。
In this embodiment, a case where the wafer ID is represented by a diffraction grating will be described.

【0041】前記ウェハID読み取り装置の構成は、半
導体ウェハ1の側面1aにウェハIDが形成された半導
体ウェハ1を収容して支持するウェハ支持部であるウェ
ハカセット2と、ウェハカセット2に収容されかつ支持
された半導体ウェハ1をウェハカセット2から取り出さ
ず(移動させず)にそのウェハIDを読み取るID検出
部3と、ID検出部3の検出結果に基づいて検査などの
所定の処理を行う半導体ウェハ1を認識する認識部4
と、ウェハカセット2を支持するカセットエレベータ5
と、カセットエレベータ5を昇降させるエレベータ駆動
モータ6と、エレベータ駆動モータ6の駆動を制御する
制御部7とからなる。
The structure of the wafer ID reading device is as follows. A wafer cassette 2 which is a wafer support for accommodating and supporting the semiconductor wafer 1 having the wafer ID formed on the side surface 1a of the semiconductor wafer 1; An ID detector 3 for reading the supported semiconductor wafer 1 without taking out (moving) the semiconductor wafer 1 from the wafer cassette 2 and a semiconductor for performing a predetermined process such as an inspection based on a detection result of the ID detector 3 Recognition unit 4 for recognizing wafer 1
And a cassette elevator 5 supporting the wafer cassette 2
And an elevator drive motor 6 for raising and lowering the cassette elevator 5, and a control unit 7 for controlling the drive of the elevator drive motor 6.

【0042】さらに、ID検出部3の基本構成は、前記
ウェハIDにレーザ光3d(照明光)を照射する光源で
ある半導体レーザ3aと、レーザ光3dを前記ウェハI
Dに照射して形成された反射光である回折光3eを検出
する番号ID検出器3b(回折光検出手段)および区画
ID検出器3c(回折光検出手段)とからなる。
Further, the basic configuration of the ID detection unit 3 is as follows: a semiconductor laser 3a as a light source for irradiating the wafer ID with laser light 3d (illumination light);
It comprises a number ID detector 3b (diffraction light detection means) and a section ID detector 3c (diffraction light detection means) for detecting a diffracted light 3e which is a reflected light formed by irradiating D.

【0043】なお、半導体レーザ3aは、発光ダイオー
ドなどであってもよい。
Incidentally, the semiconductor laser 3a may be a light emitting diode or the like.

【0044】また、本実施の形態においては、図2
(c)に示すように、ウェハIDとして、半導体ウェハ
1の番号を表すウェハ番号ID10と、複数の前記ウェ
ハIDからなる複数のウェハID群12をそのウェハI
D群12毎に区切る区画ID11との2種類のウェハI
Dを設けた場合を説明する。
Further, in the present embodiment, FIG.
As shown in (c), the wafer ID is a wafer number ID10 representing the number of the semiconductor wafer 1 and a plurality of wafer ID groups 12 composed of a plurality of the wafer IDs.
Two types of wafers I and a section ID 11 for each D group 12
The case where D is provided will be described.

【0045】ここで、ウェハ番号ID10(ウェハI
D)は、半導体ウェハ1に付けられた「名前」のような
ものであり、例えば、その製品やロット番号などを表す
ものである。
Here, the wafer number ID10 (wafer I
D) is like a “name” given to the semiconductor wafer 1 and represents, for example, the product or lot number.

【0046】なお、ウェハ番号ID10は、半導体ウェ
ハ1の側面1aの全周に渡って複数個形成されている。
A plurality of wafer numbers ID10 are formed over the entire periphery of the side surface 1a of the semiconductor wafer 1.

【0047】また、区画ID11(ウェハID)は、複
数のウェハ番号ID10からなるウェハID群12の最
前部もしくは最後部に形成されるものである。
The section ID 11 (wafer ID) is formed at the forefront or last part of the wafer ID group 12 including a plurality of wafer numbers ID10.

【0048】すなわち、ウェハID群12は、ウェハ番
号ID10と区画ID11とから構成される。
That is, the wafer ID group 12 includes a wafer number ID10 and a section ID11.

【0049】ここで、図2(c)に示す半導体ウェハ1
においては、1つのウェハID群12が1つの区画ID
11と“1”を表す7つのウェハ番号ID10および
“0”を表す6つのウェハ番号ID10aとから構成さ
れている。
Here, the semiconductor wafer 1 shown in FIG.
, One wafer ID group 12 has one section ID
11 and seven wafer number ID10 representing "1" and six wafer number ID10a representing "0".

【0050】また、本実施の形態においては、複数のウ
ェハID群12を半導体ウェハ1の側面1aに分散させ
て形成している。
In the present embodiment, a plurality of wafer ID groups 12 are dispersedly formed on the side surface 1 a of the semiconductor wafer 1.

【0051】すなわち、本実施の形態においては、図2
(b)に示すように、1枚の半導体ウェハ1の側面1a
に対して16個のウェハID群12が分散されて形成さ
れている。
That is, in the present embodiment, FIG.
As shown in (b), the side surface 1a of one semiconductor wafer 1
, 16 wafer ID groups 12 are dispersedly formed.

【0052】なお、2種類の異なるウェハID(本実施
の形態においては、ウェハ番号ID10と区画ID1
1)に対してはその種類毎に前記回折格子のピッチを変
えてウェハIDを形成している。
Note that two different types of wafer IDs (in this embodiment, wafer number ID10 and section ID1)
For 1), the wafer ID is formed by changing the pitch of the diffraction grating for each type.

【0053】つまり、本実施の形態においては、図2
(c)に示すように、区画ID11の回折格子の方がウ
ェハ番号ID10の回折格子よりも狭いピッチで形成さ
れ、これにより、ウェハIDの種類分けを行っている。
That is, in the present embodiment, FIG.
As shown in (c), the diffraction grating of section ID11 is formed with a smaller pitch than the diffraction grating of wafer number ID10, thereby classifying the type of wafer ID.

【0054】ここで、図4および図5を用いて、図2に
示す半導体ウェハ1の形成方法および半導体ウェハ1の
側面1aへのウェハIDの形成方法について説明する。
Here, a method of forming the semiconductor wafer 1 shown in FIG. 2 and a method of forming a wafer ID on the side surface 1a of the semiconductor wafer 1 will be described with reference to FIGS.

【0055】なお、本実施の形態においては、半導体ウ
ェハ1に図5に示すオリフラ1bが形成されない場合
(オリフラ1bの代わりとなる結晶方向ID17(図9
参照)が形成されている)を説明するが、半導体ウェハ
1の形成方法としては、オリフラ1bを形成する場合も
含めて説明する。
In the present embodiment, when the orientation flat 1b shown in FIG. 5 is not formed on the semiconductor wafer 1 (the crystal orientation ID 17 instead of the orientation flat 1b (see FIG. 9).
Is formed), but the method of forming the semiconductor wafer 1 will be described including the case of forming the orientation flat 1b.

【0056】まず、図6に示す半導体製造工程におい
て、シリコン(Si)の単結晶成長30を行って、図5
(a)に示すようなシリコンのインゴット1cを形成す
る。
First, in the semiconductor manufacturing process shown in FIG. 6, a single crystal growth 30 of silicon (Si) is performed.
A silicon ingot 1c as shown in FIG.

【0057】ここで、図5(a)に示すように、シリコ
ン(Si)のインゴット1cを図4に示すID形成装置
8の回転ステージ8a上に載置し、インゴット1cの表
面にX線9を照射する。
Here, as shown in FIG. 5 (a), an ingot 1c of silicon (Si) is placed on the rotating stage 8a of the ID forming apparatus 8 shown in FIG. 4, and an X-ray 9 is applied to the surface of the ingot 1c. Is irradiated.

【0058】これにより、X線回折を用いてシリコンの
結晶方向を調べる。
Thus, the crystal direction of silicon is examined using X-ray diffraction.

【0059】なお、オリフラ1bを形成する場合は、イ
ンゴット1cの状態において所定方向に、かつ所定箇所
を切断して図5(b)に示すようにオリフラ1bを形成
する。
When forming the orientation flat 1b, the orientation flat 1b is cut in a predetermined direction and at a predetermined position in the state of the ingot 1c, as shown in FIG. 5B.

【0060】さらに、図5(c)に示すインゴット1c
において、図6に示す結晶切断31を行い、その後、研
磨32を行って1枚1枚のシリコンの半導体ウェハ1を
形成するウェハ形成33を行う。
Further, the ingot 1c shown in FIG.
In FIG. 6, a crystal cutting 31 shown in FIG. 6 is performed, and thereafter, a polishing 32 is performed to perform a wafer formation 33 for forming each silicon semiconductor wafer 1.

【0061】続いて、図4に示すID形成装置8を用い
て半導体ウェハ1の側面1aに所定の回折格子を形成す
る。
Subsequently, a predetermined diffraction grating is formed on the side surface 1a of the semiconductor wafer 1 using the ID forming apparatus 8 shown in FIG.

【0062】なお、ID形成装置8は、例えば、ヤグ
(YAG)レーザなどによって半導体ウェハ1の側面1
aにレーザビーム8bを照射して前記回折格子を形成す
るものであるが、前記回折格子は、例えば、ダイヤモン
ド針などを用いて機械加工によって形成してもよい。ま
た、レーザビーム8bの代わりにイオンビームを用いて
もよい。
It should be noted that the ID forming device 8 is provided with a side surface 1 of the semiconductor wafer 1 by, for example, a YAG laser.
The diffraction grating is formed by irradiating the laser beam 8a to the laser beam a. The diffraction grating may be formed by machining using, for example, a diamond needle. Further, an ion beam may be used instead of the laser beam 8b.

【0063】ここで、ID形成装置8の構成について説
明すると、半導体ウェハ1を支持する回転ステージ8a
と、回転ステージ8aを回転駆動させる回転ステージ駆
動モータ8cと、回転ステージ駆動モータ8cを昇降さ
せる回転ステージ昇降モータ8dと、レーザビーム8b
を発するレーザビーム源を有するレーザビーム光学系8
eと、レーザビーム光学系8e、回転ステージ駆動モー
タ8cおよび回転ステージ昇降モータ8dを制御する制
御部8fとからなる。
Here, the configuration of the ID forming apparatus 8 will be described. The rotary stage 8 a supporting the semiconductor wafer 1 is described.
A rotary stage drive motor 8c for driving the rotary stage 8a to rotate, a rotary stage lifting motor 8d for raising and lowering the rotary stage drive motor 8c, and a laser beam 8b
Beam optical system 8 having a laser beam source emitting light
e and a controller 8f for controlling the laser beam optical system 8e, the rotary stage drive motor 8c and the rotary stage elevating motor 8d.

【0064】まず、半導体ウェハ1を回転ステージ8a
に載置する。
First, the semiconductor wafer 1 is placed on the rotating stage 8a.
Place on.

【0065】さらに、制御部8fによって、レーザビー
ム光学系8eのON/OFF、および回転ステージ駆動
モータ8cと回転ステージ昇降モータ8dとの駆動制御
を行う。
Further, the control section 8f controls ON / OFF of the laser beam optical system 8e and drive control of the rotary stage drive motor 8c and the rotary stage up / down motor 8d.

【0066】その後、制御部8fによって、レーザビー
ム光学系8eからレーザビーム8bを出射させ、半導体
ウェハ1の側面1aの所定箇所に入射させる。
Thereafter, the laser beam 8b is emitted from the laser beam optical system 8e by the control unit 8f, and is incident on a predetermined portion of the side surface 1a of the semiconductor wafer 1.

【0067】この時、制御部8fによって、回転ステー
ジ8aを回転もしくは昇降移動させるとともに、回折格
子の書き込み位置(形成位置)および回折格子のピッチ
を制御しながら半導体ウェハ1の側面1aに回折格子を
書き込む(形成する)。
At this time, the control unit 8f rotates or moves the rotary stage 8a up and down, and controls the writing position (formation position) of the diffraction grating and the pitch of the diffraction grating to place the diffraction grating on the side surface 1a of the semiconductor wafer 1. Write (form).

【0068】ここで、半導体ウェハ1に書き込むウェハ
IDである回折格子は、本実施の形態においては、ウェ
ハIDを英数字の“1”と“0”との情報に置き換え、
例えば、“1”を回折格子有り、“0”を回折格子無し
として半導体ウェハ1の側面1aに書き込む(形成す
る)。
In this embodiment, the diffraction grating serving as a wafer ID to be written on the semiconductor wafer 1 replaces the wafer ID with alphanumeric information “1” and “0” in this embodiment.
For example, "1" is written (formed) on the side surface 1a of the semiconductor wafer 1 as having a diffraction grating and "0" as not having a diffraction grating.

【0069】続いて、図1〜図4を用いて、本実施の形
態における半導体ウェハ1の側面1aに形成されたウェ
ハIDの読み取り原理について説明する。
Next, the principle of reading a wafer ID formed on the side surface 1a of the semiconductor wafer 1 according to the present embodiment will be described with reference to FIGS.

【0070】まず、ウェハIDは、例えば、半導体レー
ザ3aのように指向性の高い光源によって照明される。
First, the wafer ID is illuminated by a highly directional light source such as a semiconductor laser 3a.

【0071】ここで、半導体レーザ3aから回折格子に
よって表されるウェハIDへの入射角をθinとすると、
1次の回折光3eの回折角θout は、 θout =sin-1(λ/p+sinθin)・・・(1)式 によって求められる。ただし、pは回折格子ピッチ、λ
は半導体レーザ3aの波長を示す。
Here, assuming that the incident angle from the semiconductor laser 3a to the wafer ID represented by the diffraction grating is θin,
The diffraction angle θout of the first-order diffracted light 3e is obtained by the following equation: θout = sin −1 (λ / p + sinθin) (1) Where p is the diffraction grating pitch, λ
Indicates the wavelength of the semiconductor laser 3a.

【0072】なお、回折光3eを検出する回折光検出手
段である番号ID検出器3bは、前記回折角θout の延
長線上で、かつ、ウェハIDを表す回折格子の並びの方
向(半導体ウェハ1の周方向)に対して複数個設置す
る。ここで、番号ID検出器3b、区画ID検出器3c
には、例えば、複数の画素で構成される1次元CCD
(Charge Coupled Device)などを用いても良い。
The number ID detector 3b, which is a diffracted light detecting means for detecting the diffracted light 3e, is arranged on an extension of the diffraction angle θout and in the direction of the arrangement of the diffraction gratings representing the wafer ID (the direction of the semiconductor wafer 1). In the circumferential direction). Here, the number ID detector 3b and the section ID detector 3c
Includes, for example, a one-dimensional CCD composed of a plurality of pixels.
(Charge Coupled Device) may be used.

【0073】また、半導体レーザ3aについても、ウェ
ハIDである回折格子の並びの方向(半導体ウェハ1の
周方向)に複数個の半導体レーザ3aを配置させても良
いし、1つの半導体ウェハ1から出射したレーザ光3d
を図3に示すような球面レンズ3fとシリンドリカルレ
ンズ3gとにより、半導体ウェハ1の周方向にスリット
状にして複数の回折格子からなるウェハIDに入射させ
ても良い。
Further, as for the semiconductor laser 3a, a plurality of semiconductor lasers 3a may be arranged in the direction of the arrangement of the diffraction gratings (the circumferential direction of the semiconductor wafer 1) as the wafer ID. Emitted laser light 3d
By using a spherical lens 3f and a cylindrical lens 3g as shown in FIG. 3, a slit may be formed in the circumferential direction of the semiconductor wafer 1 to be incident on a wafer ID composed of a plurality of diffraction gratings.

【0074】これにより、半導体ウェハ1の側面1aに
おいて回折格子が形成された回折格子形成箇所1d(図
2(c)参照)に対応する番号ID検出器3bと区画I
D検出器3cとは、回折光3eを検出し、回折格子が形
成されていない回折格子非形成箇所1e(図2(c)参
照)に対応する番号ID検出器3bと区画ID検出器3
cとは、回折光3eを検出しない。
As a result, the number ID detector 3b corresponding to the diffraction grating forming portion 1d (see FIG. 2C) where the diffraction grating is formed on the side surface 1a of the semiconductor wafer 1 and the section I
The D detector 3c detects the diffracted light 3e, and corresponds to the number ID detector 3b and the section ID detector 3 corresponding to the diffraction grating non-formed portion 1e where the diffraction grating is not formed (see FIG. 2C).
“c” does not detect the diffracted light 3e.

【0075】さらに、認識部4は、番号ID検出器3b
または区画ID検出器3cの検出する光強度に所定のし
きい値を設け、このしきい値を越えた光強度を検出した
場合には、回折格子有り、すなわち、“1”の情報とし
て認識し、それ以外の場合には“0”の情報として読み
取る。このように、複数の番号ID検出器3bまたは区
画ID検出器3cが検出する“1”または“0”情報の
並びによって認識部4はウェハIDを認識する。
Further, the recognizing unit 4 includes a number ID detector 3b.
Alternatively, a predetermined threshold value is provided for the light intensity detected by the section ID detector 3c, and when a light intensity exceeding this threshold value is detected, it is recognized that there is a diffraction grating, that is, information of "1". Otherwise, it is read as "0" information. As described above, the recognition unit 4 recognizes the wafer ID based on the arrangement of the “1” or “0” information detected by the plurality of number ID detectors 3b or section ID detectors 3c.

【0076】なお、複数のウェハID群12において、
ウェハ番号ID10の開始箇所は、区画ID11を検出
することによって認識することができる。
In the plurality of wafer ID groups 12,
The start position of the wafer number ID10 can be recognized by detecting the section ID11.

【0077】例えば、区画ID11の回折格子のピッチ
がウェハ番号ID10の回折格子のピッチよりも狭くな
るように、区画ID11の回折格子の数をウェハ番号I
D10の回折格子の数の整数倍でない1.5倍にすると、
(1)式により回折角θoutも約1.5倍となるので、こ
の回折角θout の延長線上に区画ID検出器3cを配置
し、認識部4によって光強度がしきい値を越えたか否か
を判定することにより、ウェハ番号ID10の開始箇所
であるか否かの認識を行うことができる。
For example, the number of the diffraction gratings in the section ID 11 is set to the wafer number I so that the pitch of the diffraction grating in the section ID 11 is smaller than the pitch of the diffraction grating in the wafer number ID 10.
If the number of diffraction gratings of D10 is 1.5 times, which is not an integral multiple,
Since the diffraction angle θout is also about 1.5 times according to the expression (1), the section ID detector 3c is arranged on an extension of the diffraction angle θout, and whether the light intensity exceeds the threshold value by the recognition unit 4 is determined. Is determined, it is possible to recognize whether or not it is the start position of the wafer number ID10.

【0078】また、ウェハID群12を半導体ウェハ1
の外周360度に、例えば、22.5度間隔で複数個(1
6個)形成しておく(図2(b)参照)ことにより、半
導体ウェハ1をウェハカセット2に収容した状態のまま
で、半導体ウェハ1を回転させなくても少なくとも1つ
のウェハID群12がウェハカセット2の搬入出口2a
に現れるようにすることができる。
The wafer ID group 12 is assigned to the semiconductor wafer 1
At the outer circumference of 360 degrees, for example, at intervals of 22.5 degrees,
(See FIG. 2B), at least one wafer ID group 12 can be formed without rotating the semiconductor wafer 1 while the semiconductor wafer 1 is housed in the wafer cassette 2. Loading / unloading port 2a of wafer cassette 2
Can appear.

【0079】これにより、半導体ウェハ1をウェハカセ
ット2に収容したままでウェハIDを認識することがで
きる。
Thus, the wafer ID can be recognized while the semiconductor wafer 1 is stored in the wafer cassette 2.

【0080】次に、図1〜図7を用いて、本実施の形態
による半導体集積回路装置の製造方法について説明す
る。
Next, a method of manufacturing the semiconductor integrated circuit device according to the present embodiment will be described with reference to FIGS.

【0081】なお、前記半導体集積回路装置の製造方法
は、図2(a)に示す半導体ウェハ1に図6に示すよう
な種々の処理(工程)、例えば、膜形成34、イオン注
入35、露光36、エッチング37およびウェハ検査3
9を繰り返して行って形成した半導体集積回路装置13
(図7参照)の製造方法であり、前記ウェハID読み取
り装置を用いるものである。
In the method of manufacturing the semiconductor integrated circuit device, various processes (steps) as shown in FIG. 6, such as film formation 34, ion implantation 35, and exposure, are performed on the semiconductor wafer 1 shown in FIG. 36, etching 37 and wafer inspection 3
Semiconductor Integrated Circuit Device 13 Formed by Repeating Step 9
(See FIG. 7), which uses the wafer ID reader.

【0082】ここで、本実施の形態においては、図6に
示す半導体製造工程の主要工程の中で、ウェハ検査39
において前記ウェハID読み取り装置を用いる場合につ
いて説明する。
Here, in the present embodiment, wafer inspection 39 is included in the main steps of the semiconductor manufacturing process shown in FIG.
The case where the wafer ID reader is used will be described below.

【0083】まず、図4に示すID形成装置8を用い
て、図2に示すように、半導体ウェハ1の側面1a全周
に回折格子からなるウェハ番号ID10(ウェハID)
や区画ID11(ウェハID)を形成する。
First, using the ID forming apparatus 8 shown in FIG. 4, as shown in FIG. 2, a wafer number ID10 (wafer ID) comprising a diffraction grating is formed on the entire circumference of the side surface 1a of the semiconductor wafer 1.
And a section ID 11 (wafer ID).

【0084】なお、本実施の形態においては、半導体ウ
ェハ1の外周を、例えば、22.5度で分割し、複数のウ
ェハ番号ID10と1つの区画ID11とからなる16
個のウェハID群12を形成する。
In the present embodiment, the outer periphery of the semiconductor wafer 1 is divided at, for example, 22.5 degrees, and includes a plurality of wafer numbers ID10 and one section ID11.
The wafer ID group 12 is formed.

【0085】その結果、半導体ウェハ1の側面1aは、
回折格子形成箇所1dと回折格子非形成箇所1eとに分
けられる。
As a result, the side surface 1a of the semiconductor wafer 1
It is divided into a diffraction grating forming portion 1d and a diffraction grating non-forming portion 1e.

【0086】ここで、図2に示すようなウェハ番号ID
10や区画ID11などのウェハIDが形成された回折
格子形成箇所1dは、例えば、“1”の情報を表し、ウ
ェハIDが形成されていない回折格子非形成箇所1e
は、“0”の情報を表す。
Here, the wafer number ID as shown in FIG.
A diffraction grating forming portion 1d on which a wafer ID such as 10 or a section ID 11 is formed represents, for example, information "1", and a diffraction grating non-forming portion 1e on which no wafer ID is formed.
Represents information of “0”.

【0087】その後、種々の工程を経て、ウェハ検査3
9を行う。
Thereafter, through various processes, the wafer inspection 3
Perform Step 9.

【0088】ここで、側面1aにウェハ番号ID10お
よび区画ID11が形成された複数の半導体ウェハ1を
ウェハ支持部であるウェハカセット2によって支持する
(ウェハカセット2に収容する)。
Here, the plurality of semiconductor wafers 1 having the wafer number ID 10 and the section ID 11 formed on the side surface 1 a are supported by the wafer cassette 2 serving as a wafer supporting portion (accommodated in the wafer cassette 2).

【0089】つまり、図1に示すウェハID読み取り装
置において、側面1aに回折格子からなるウェハID群
12が形成された半導体ウェハ1を収容したウェハカセ
ット2をカセットエレベータ5に載置する。
That is, in the wafer ID reading apparatus shown in FIG. 1, the wafer cassette 2 containing the semiconductor wafer 1 on which the wafer ID group 12 composed of the diffraction grating is formed on the side surface 1a is placed on the cassette elevator 5.

【0090】続いて、制御部7によってエレベータ駆動
モータ6を駆動させ、各々の半導体ウェハ1の側面1a
が半導体レーザ3aからのレーザ光3dによって照射さ
れるような位置にカセットエレベータ5を昇降させる。
Subsequently, the elevator drive motor 6 is driven by the control unit 7 and the side surface 1a of each semiconductor wafer 1 is
Of the cassette elevator 5 is moved up and down to a position where is irradiated by the laser beam 3d from the semiconductor laser 3a.

【0091】その後、ウェハ支持部であるウェハカセッ
ト2に収容されて支持された各々の半導体ウェハ1をウ
ェハカセット2から取り出さず(移動させず)にそのウ
ェハIDを読み取る。
Thereafter, each semiconductor wafer 1 housed and supported by the wafer cassette 2 serving as a wafer support is read out without taking out (moving) the semiconductor wafer 1 from the wafer cassette 2.

【0092】すなわち、ウェハID読み取り装置のID
検出部3における半導体レーザ3aから半導体ウェハ1
の側面1aに対してレーザ光3dを照射してウェハID
群12におけるウェハ番号ID10と区画ID11とを
読み取る。
That is, the ID of the wafer ID reading device
From the semiconductor laser 3a in the detection unit 3 to the semiconductor wafer 1
Is irradiated with a laser beam 3d to the side surface 1a of the wafer ID.
The wafer number ID 10 and the section ID 11 in the group 12 are read.

【0093】なお、半導体ウェハ1の外周に対して、ウ
ェハID群12が22.5度おきに形成されているため、
少なくとも1つのウェハID群12は、ウェハカセット
2の搬入出口2aにおいてレーザ光3dによって照明さ
れる。
Since the wafer ID group 12 is formed every 22.5 degrees with respect to the outer periphery of the semiconductor wafer 1,
At least one wafer ID group 12 is illuminated by the laser beam 3d at the loading / unloading port 2a of the wafer cassette 2.

【0094】したがって、半導体ウェハ1がウェハカセ
ット2内でどのような向きで収容されていても、半導体
ウェハ1を回転させることなく、すなわち、半導体ウェ
ハ1をウェハカセット2内に搭載したままの状態でレー
ザ光3dをウェハID群12に照射できる。
Therefore, no matter what direction the semiconductor wafer 1 is stored in the wafer cassette 2, the semiconductor wafer 1 is not rotated, that is, the semiconductor wafer 1 is kept mounted in the wafer cassette 2. Can irradiate the laser beam 3d to the wafer ID group 12.

【0095】ここで、レーザ光3dは、ウェハID群1
2を構成するウェハ番号ID10または区画ID11に
角度θinで入射すると、(1)式によって回折角θout
で回折する。
Here, the laser beam 3d is applied to the wafer ID group 1
When the incident light enters the wafer number ID10 or the section ID11 constituting the second at an angle θin, the diffraction angle θout is obtained by the equation (1).
Diffracted by

【0096】すなわち、図3に示すように、半導体レー
ザ3aから出射したレーザ光3dは球面レンズ3fによ
って平行光束3hに変換され、さらに、シリンドリカル
レンズ3gによりスリット状に絞られたレーザ光3d
は、複数のウェハ番号ID10や区画ID11などのウ
ェハIDを同時に照明する。
That is, as shown in FIG. 3, a laser beam 3d emitted from a semiconductor laser 3a is converted into a parallel light beam 3h by a spherical lens 3f, and further, the laser beam 3d is narrowed down into a slit by a cylindrical lens 3g.
Simultaneously illuminates a plurality of wafer IDs such as a wafer number ID10 and a section ID11.

【0097】なお、半導体レーザ3aは、半導体ウェハ
1の外周全体に渡って複数個設けられていてもよい。
A plurality of semiconductor lasers 3a may be provided over the entire outer periphery of the semiconductor wafer 1.

【0098】また、区画ID11の回折格子のピッチp
iがウェハ番号ID10の回折格子のピッチpよりも狭
くなるように、区画ID11の回折格子の数をウェハ番
号ID10の回折格子の数の整数倍でない1.5倍もしく
は2.5倍にする。
Also, the pitch p of the diffraction grating of section ID11
The number of diffraction gratings of section ID11 is set to 1.5 times or 2.5 times that is not an integral multiple of the number of diffraction gratings of wafer number ID10 so that i becomes smaller than the pitch p of the diffraction grating of wafer number ID10.

【0099】この時の回折角θoutiは、 θouti=sin-1(λ/pi+sinθin)・・・(2)式 によって求められる。ただし、piは区画ID11の回
折格子のピッチ、λは半導体レーザ3aの波長を示す。
The diffraction angle θouti at this time is obtained by the following equation: θouti = sin −1 (λ / pi + sinθin) Here, pi indicates the pitch of the diffraction grating of section ID11, and λ indicates the wavelength of the semiconductor laser 3a.

【0100】つまり、この回折角θoutiの方向に区画I
D検出器3cを設置しておく。
That is, in the direction of the diffraction angle θouti,
The D detector 3c is installed.

【0101】なお、区画ID11の回折格子のピッチp
iをウェハ番号ID10の回折格子のピッチpの整数倍
とすると、ウェハ番号ID10の回折格子によって発生
する2次以上の高次の回折角θout の角度が区画ID1
1の回折格子によって発生する回折角θoutiとほぼ等し
くなるため、区画ID検出器3cにおいて、区画ID1
1の回折格子とウェハ番号ID10の回折格子との判別
が難しくなる。
The pitch p of the diffraction grating of section ID11
Assuming that i is an integral multiple of the pitch p of the diffraction grating of the wafer number ID10, the angle of the second- or higher-order diffraction angle θout generated by the diffraction grating of the wafer number ID10 is equal to the division ID1.
1 is substantially equal to the diffraction angle θouti generated by the first diffraction grating.
It becomes difficult to distinguish the diffraction grating of No. 1 from the diffraction grating of wafer number ID10.

【0102】したがって、区画ID11の回折格子のピ
ッチpiをウェハ番号ID10の回折格子のピッチpの
整数倍でない、例えば、1.5倍もしくは2.5倍とする。
Therefore, the pitch pi of the diffraction grating of the section ID 11 is not an integral multiple of the pitch p of the diffraction grating of the wafer number ID 10, for example, 1.5 times or 2.5 times.

【0103】その後、区画ID検出器3cおよび番号I
D検出器3bによって検出した光強度を認識部4に送
る。
Thereafter, the section ID detector 3c and the number I
The light intensity detected by the D detector 3b is sent to the recognition unit 4.

【0104】さらに、認識部4においては、検出値と予
め設定したしきい値とを比較し、前記検出値がしきい値
を越えた場合には、回折格子有り、すなわち“1”の情
報として認識し、ウェハ番号ID10である場合には半
導体ウェハ1の番号を読み取り、また、区画ID11で
ある場合には、ウェハ番号ID10の開始を読み取る。
Further, the recognizing unit 4 compares the detected value with a preset threshold value, and if the detected value exceeds the threshold value, the presence of a diffraction grating, that is, information of "1". It recognizes and reads the number of the semiconductor wafer 1 when the wafer number is ID10, and reads the start of the wafer number ID10 when it is the section ID11.

【0105】これにより、認識部4において、区画ID
検出器3cおよび番号ID検出器3bによって検出した
半導体ウェハ1が、所定の検査を行うべき半導体ウェハ
1であるか否かを認識する。
As a result, in the recognition unit 4, the section ID
It recognizes whether the semiconductor wafer 1 detected by the detector 3c and the number ID detector 3b is a semiconductor wafer 1 to be subjected to a predetermined inspection.

【0106】さらに、検査対象であると認識した半導体
ウェハ1については、前記所定の検査を行う。
Further, the predetermined inspection is performed on the semiconductor wafer 1 recognized as the inspection target.

【0107】なお、認識した各半導体ウェハ1における
ウェハIDの情報は、図1に示す半導体検査装置14に
送る。
The information on the recognized wafer ID of each semiconductor wafer 1 is sent to the semiconductor inspection apparatus 14 shown in FIG.

【0108】これにより、半導体検査装置14によっ
て、半導体製造における各工程での半導体ウェハ1の外
観検査や異物の有無などの検査を行う。
Thus, the semiconductor inspection apparatus 14 performs an appearance inspection of the semiconductor wafer 1 and an inspection for the presence / absence of foreign matter in each step of semiconductor manufacturing.

【0109】さらに、半導体検査装置14による検査結
果、例えば、図7(a)に示す欠陥16の数、欠陥16
の位置情報などを半導体ウェハ1のウェハIDの情報と
ともに図1に示す解析装置15に転送する。
Further, as a result of the inspection by the semiconductor inspection apparatus 14, for example, the number of defects 16 and the defects 16 shown in FIG.
Is transferred to the analyzer 15 shown in FIG. 1 together with the wafer ID information of the semiconductor wafer 1.

【0110】なお、解析装置15においては、ウェハI
Dによって同一の半導体ウェハ1における所定の工程A
の欠陥座標データ15aと所定の工程Bの欠陥座標デー
タ15bとを検索し(ここでは、工程Bが工程Aの後の
工程)、各工程間において欠陥座標が所定の許容範囲内
で一致する欠陥16を求め、さらに、それらの欠陥16
を削除することにより、工程Bで新たに発生した欠陥1
6の欠陥座標データ15cを求める。
In the analysis device 15, the wafer I
D indicates a predetermined process A in the same semiconductor wafer 1
And the defect coordinate data 15b of the predetermined process B (here, the process B is a process after the process A), and the defect whose defect coordinates match within a predetermined allowable range between the processes is searched. 16 and furthermore, those defects 16
Is deleted, the defect 1 newly generated in the process B is removed.
No. 6 defect coordinate data 15c is obtained.

【0111】この処理によって、解析装置15は、工程
Bで新たに発生した欠陥16の欠陥座標データ15cを
示すマップ、および各工程で新たに発生した欠陥16の
数と前工程における欠陥16の数との内訳を示す棒グラ
フ15d(図7(b)参照)などを表示する。
By this processing, the analysis device 15 provides the map showing the defect coordinate data 15c of the defect 16 newly generated in the process B, the number of the defect 16 newly generated in each process, and the number of the defect 16 in the previous process. A bar graph 15d (see FIG. 7 (b)) showing the breakdown of the above is displayed.

【0112】その結果、半導体製造に携わる作業者は、
これらの表示を見て、迅速に欠陥16の多い工程を特定
し、各プロセスに対してフィードバックを行う。
As a result, workers involved in semiconductor manufacturing
By looking at these displays, a process having many defects 16 is quickly specified, and feedback is provided for each process.

【0113】本実施の形態のウェハID読み取り装置お
よびそれを用いる半導体集積回路装置の製造方法によれ
ば、以下のような作用効果が得られる。
According to the wafer ID reader of this embodiment and the method of manufacturing a semiconductor integrated circuit device using the same, the following operation and effect can be obtained.

【0114】すなわち、半導体ウェハ1の側面1aにウ
ェハIDであるウェハ番号ID10および区画ID11
を形成することにより、ウェハカセット2によって収容
かつ支持された半導体ウェハ1のウェハIDを読み取る
際に、ウェハカセット2から半導体ウェハ1を取り出す
(移動させる)ことなくそのままの状態でウェハIDを
読み取ることができる。
That is, the wafer number ID10 and the section ID11, which are the wafer ID, are provided on the side surface 1a of the semiconductor wafer 1.
By reading the wafer ID of the semiconductor wafer 1 accommodated and supported by the wafer cassette 2 without reading (moving) the semiconductor wafer 1 from the wafer cassette 2 as it is, Can be.

【0115】つまり、処理を行うべき半導体ウェハ1を
見つけ出す際に、ウェハカセット2から一度半導体ウェ
ハ1を取り出してウェハIDを読み取った後半導体ウェ
ハ1をウェハカセット2に戻し、処理対象となる半導体
ウェハ1が見つかるまでこれを繰り返すというこの繰り
返し作業を行う必要がなくなる。
That is, when finding the semiconductor wafer 1 to be processed, the semiconductor wafer 1 is once taken out from the wafer cassette 2 and the wafer ID is read, and then the semiconductor wafer 1 is returned to the wafer cassette 2 and the semiconductor wafer 1 to be processed is obtained. There is no need to repeat this operation until a 1 is found.

【0116】その結果、ウェハカセット2に収容かつ支
持された半導体ウェハ1のウェハIDの読み取り・認識
を高速化することができ、これにより、半導体ウェハ1
に検査を行う際には、その検査のスループットを向上さ
せることができる。
As a result, the speed of reading and recognizing the wafer ID of the semiconductor wafer 1 housed and supported in the wafer cassette 2 can be increased.
When the inspection is performed at a high speed, the throughput of the inspection can be improved.

【0117】また、複数のウェハ番号ID10と1つの
区画ID11とからなる複数のウェハID群12を半導
体ウェハ1の側面1aに分散(例えば、22.5度おき)
させて形成することにより、ウェハIDを半導体ウェハ
1の外周部のどの位置からでも読み取ることができる。
A plurality of wafer ID groups 12 each consisting of a plurality of wafer numbers ID10 and one section ID 11 are dispersed on the side surface 1a of the semiconductor wafer 1 (for example, every 22.5 degrees).
By forming the wafer ID, the wafer ID can be read from any position on the outer peripheral portion of the semiconductor wafer 1.

【0118】したがって、ウェハカセット2から半導体
ウェハ1を取り出さないだけでなく、ウェハカセット2
の方向を変える(例えば、回転させる)必要もないた
め、半導体ウェハ1のウェハIDの読み取り・認識を高
速化することができる。
Therefore, not only is the semiconductor wafer 1 not taken out of the wafer cassette 2 but also the wafer cassette 2
There is no need to change (e.g., rotate) the direction of the wafer ID, so that the reading and recognition of the wafer ID of the semiconductor wafer 1 can be sped up.

【0119】さらに、ウェハIDが半導体ウェハ1の側
面1aに形成されているため、半導体ウェハ1が膜形成
34やエッチング37などの処理を経ても、下地の変化
に無関係に半導体ウェハ1の側面1aに形成されたウェ
ハIDを検出することができる。
Further, since the wafer ID is formed on the side surface 1a of the semiconductor wafer 1, even if the semiconductor wafer 1 undergoes processing such as film formation 34 or etching 37, the side surface 1a Can be detected.

【0120】これにより、半導体ウェハ1に対しての処
理が進行してもウェハIDのコントラストは変化しない
ため、ウェハIDの誤認識を防止できる。
As a result, the contrast of the wafer ID does not change even if the processing on the semiconductor wafer 1 proceeds, so that erroneous recognition of the wafer ID can be prevented.

【0121】その結果、ウェハIDの認識を高精度に行
うことができる。
As a result, the recognition of the wafer ID can be performed with high accuracy.

【0122】なお、ウェハID読み取り装置が、ウェハ
カセット2に収容かつ支持された半導体ウェハ1の側面
1aのウェハIDを検出するID検出部3を有すること
により、半導体ウェハ1を撮像カメラによってウェハI
Dが確認可能な位置まで移動させるための機構やそれを
駆動させる駆動制御部が不要となり、前記ウェハID読
み取り装置の構造を簡略化することができる。
Since the wafer ID reading device has the ID detecting section 3 for detecting the wafer ID on the side surface 1a of the semiconductor wafer 1 housed and supported in the wafer cassette 2, the semiconductor wafer 1 can be read by the imaging camera.
A mechanism for moving D to a position where it can be confirmed and a drive control unit for driving the mechanism are not required, and the structure of the wafer ID reading device can be simplified.

【0123】これにより、前記ウェハID読み取り装置
を小形化することが可能になる。
As a result, the size of the wafer ID reader can be reduced.

【0124】その結果、前記ウェハID読み取り装置に
かかる装置コストおよび装置床面積の増大を防ぐことが
できる。
As a result, it is possible to prevent an increase in apparatus cost and apparatus floor area of the wafer ID reading apparatus.

【0125】さらに、ウェハIDを回折格子によって表
し、種類の異なるウェハIDに対してはその種類毎に回
折格子のピッチを変えることにより、複数種類のウェハ
IDを比較的容易に形成することができる。
Furthermore, a plurality of types of wafer IDs can be formed relatively easily by expressing the wafer ID by a diffraction grating and changing the pitch of the diffraction grating for each type of wafer ID. .

【0126】また、半導体ウェハ1の側面1aにレーザ
ビーム8bを照射して回折格子を形成することにより、
半導体ウェハ1の側面1aであっても、迅速にウェハI
Dを形成することができる。
By irradiating the side surface 1a of the semiconductor wafer 1 with the laser beam 8b to form a diffraction grating,
Even on the side surface 1a of the semiconductor wafer 1, the wafer I
D can be formed.

【0127】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the embodiments of the present invention, and does not depart from the gist of the invention. It is needless to say that various changes can be made.

【0128】例えば、前記実施の形態においては、半導
体ウェハ1の側面1aに形成されるウェハIDの種類が
2種類の場合について説明したが、ウェハIDの種類数
は2種類以外であってもよい。
For example, in the above-described embodiment, a case has been described in which there are two types of wafer IDs formed on the side surface 1a of the semiconductor wafer 1. However, the number of types of wafer IDs may be other than two. .

【0129】ここで、図8および図9に示す他の実施の
形態のウェハID読み取り装置は、3種類のウェハID
が形成された場合のウェハIDを読み取るものである。
Here, the wafer ID reading apparatus of another embodiment shown in FIGS. 8 and 9 has three types of wafer IDs.
This is for reading the wafer ID when the is formed.

【0130】なお、図9に示す半導体ウェハ1には、そ
のウェハIDとして、半導体ウェハ1の番号を表すウェ
ハ番号ID10と、複数の前記ウェハIDからなる複数
のウェハID群12をそのウェハID群12毎に区切る
区画ID11と、半導体ウェハ1の結晶方向を表す結晶
方向ID17との3種類のウェハIDを設けており、結
晶方向ID17は、オリフラ1b(図5参照)の代わり
となるものである。
The semiconductor wafer 1 shown in FIG. 9 has, as its wafer ID, a wafer number ID 10 representing the number of the semiconductor wafer 1 and a plurality of wafer ID groups 12 each composed of a plurality of the wafer IDs. There are provided three types of wafer IDs, a section ID 11 that divides every 12 and a crystal direction ID 17 that indicates the crystal direction of the semiconductor wafer 1, and the crystal direction ID 17 replaces the orientation flat 1b (see FIG. 5). .

【0131】つまり、前記実施の形態で説明して半導体
ウェハ1(図2(a)〜(c)参照)においても、その
結晶方向を表す結晶方向ID17を形成しておくことに
より、オリフラ1bを形成しなくて済む。
In other words, also in the semiconductor wafer 1 (see FIGS. 2A to 2C) described in the above embodiment, the orientation direction ID 17 representing the crystal direction is formed so that the orientation flat 1b can be formed. No need to form.

【0132】また、結晶方向ID17は、オリフラ1b
の代わりとなるものであるため、1枚の半導体ウェハ1
の側面1aに対して1つだけ形成されている。
The crystal direction ID 17 is the orientation flat 1b.
Semiconductor wafer 1 as a substitute for
Only one is formed for the side surface 1a.

【0133】ここで、図8および図9を用いて、結晶方
向ID17の認識方法について説明する。
Here, a method of recognizing the crystal direction ID 17 will be described with reference to FIGS.

【0134】なお、結晶方向ID17を認識する際に
は、図8に示すウェハID読み取り装置を用いてその認
識を行う。
When recognizing the crystal direction ID 17, the recognition is performed using a wafer ID reader shown in FIG.

【0135】まず、シリコンからなる半導体ウェハ1の
側面1aの結晶方向に対応する箇所に、ウェハ番号ID
10および区画ID11の回折格子とは異なるピッチ、
例えば2.5倍のピッチで、結晶方向ID17の回折格子
を形成する。
First, a wafer number ID is provided at a position corresponding to the crystal direction of the side surface 1a of the semiconductor wafer 1 made of silicon.
A pitch different from that of the diffraction grating of section 10 and section ID 11;
For example, a diffraction grating having a crystal direction ID17 is formed at a pitch of 2.5 times.

【0136】さらに、ウェハ支持部である回転テーブル
18上に、側面1aにウェハ番号ID10と区画ID1
1と結晶方向ID17とが形成された半導体ウェハ1を
載置する。
Further, on the rotary table 18 serving as a wafer support, the wafer number ID10 and the section ID1 are provided on the side surface 1a.
The semiconductor wafer 1 on which the crystal direction 1 and the crystal direction ID17 are formed is placed.

【0137】続いて、前記実施の形態で説明した(1)
式によって求められるこのピッチに対応する回折角θou
t の方向に結晶方向ID検出器3iを配置する。
Next, (1) described in the above embodiment
Diffraction angle θou corresponding to this pitch obtained by the formula
The crystal direction ID detector 3i is arranged in the direction of t.

【0138】その後、回転テーブル18を制御部7によ
って回転させるとともに、半導体レーザ3aからレーザ
光3dを出射させる。レーザ光3dはコリメータレンズ
3jによって平行光束3hに変換され、さらに、集光レ
ンズ3kによりスポット状に絞られてウェハIDである
結晶方向ID17の回折格子を照射する。
Thereafter, the rotary table 18 is rotated by the control unit 7 and the semiconductor laser 3a emits laser light 3d. The laser beam 3d is converted into a parallel light beam 3h by a collimator lens 3j, and is further narrowed down into a spot by a condenser lens 3k to irradiate a diffraction grating of a crystal direction ID17 which is a wafer ID.

【0139】なお、回転テーブル18は、回転テーブル
駆動モータ19の駆動によって回転する。ここで、結晶
方向ID17の回折格子がレーザ光3dを通過すると
き、回折光3eが発生し、結晶方向ID検出器3iがこ
の回折光3eを検出する。
The rotary table 18 is rotated by the drive of a rotary table drive motor 19. Here, when the diffraction grating of the crystal direction ID17 passes through the laser light 3d, a diffraction light 3e is generated, and the crystal direction ID detector 3i detects the diffraction light 3e.

【0140】さらに、認識部4は、例えば、回転テーブ
ル18の原点からの結晶方向の角度を測定し、この角度
から露光装置21などの半導体製造装置のステージ(支
持台)上に半導体ウェハ1を載置する際の角度を決定す
る。
Further, the recognizing unit 4 measures, for example, the angle of the crystal direction from the origin of the turntable 18 and, based on this angle, places the semiconductor wafer 1 on a stage (support) of a semiconductor manufacturing apparatus such as the exposure apparatus 21. Determine the angle when placing.

【0141】ここで、制御部7は、その角度となるよう
搬送アーム20を制御し、露光装置21の前記ステージ
に半導体ウェハ1を搬送する。
Here, the control section 7 controls the transfer arm 20 so as to be at the angle, and transfers the semiconductor wafer 1 to the stage of the exposure apparatus 21.

【0142】また、結晶方向ID17の検出に際して
は、必ずしも回転テーブル18を備えたウェハID読み
取り装置である必要はなく、回転テーブル18の周囲に
多数の結晶方向ID検出器3iと多数の半導体レーザ3
aとを設置すれば、回転テーブル18を回転させること
なく、かつ、ウェハ支持部である回転テーブル18から
半導体ウェハ1を移動させずに結晶方向ID17を認識
することもできる。
In detecting the crystal direction ID 17, it is not always necessary to use a wafer ID reader provided with a rotary table 18, and a number of crystal direction ID detectors 3 i and a number of semiconductor lasers 3 are provided around the rotary table 18.
By setting a, it is also possible to recognize the crystal direction ID 17 without rotating the turntable 18 and without moving the semiconductor wafer 1 from the turntable 18 as the wafer support.

【0143】さらに、前記実施の形態で説明したウェハ
ID読み取り装置(図1参照)を用いて結晶方向ID1
7を読み取ることも可能である。
Further, using the wafer ID reading device (see FIG. 1) described in the above embodiment,
It is also possible to read 7.

【0144】ここで、図8に示すウェハID読み取り装
置は、結晶方向を検出する必要がある半導体製造装置
(例えば、露光装置21など)に組み込まれていてもよ
い。
Here, the wafer ID reading device shown in FIG. 8 may be incorporated in a semiconductor manufacturing device (for example, exposure device 21 or the like) which needs to detect the crystal direction.

【0145】なお、図9に示すように、半導体ウェハ1
にウェハIDとして、結晶方向を表す結晶方向ID17
を設けることにより、オリフラ1b(図5参照)を設け
る必要がなくなるため、半導体ウェハ1の表面全体に渡
って絶縁膜や配線膜の膜厚を均一に形成することができ
る。
Note that, as shown in FIG.
A crystal direction ID17 representing a crystal direction as a wafer ID
The need for providing the orientation flat 1b (see FIG. 5) is eliminated, so that the thickness of the insulating film and the wiring film can be formed uniformly over the entire surface of the semiconductor wafer 1.

【0146】その結果、半導体集積回路装置13(図7
参照)を構成する半導体チップを形成した際に不良にな
る確率を低くすることができ、前記半導体チップの歩留
りを向上させることができる。
As a result, the semiconductor integrated circuit device 13 (FIG. 7)
) Can be reduced, and the yield of the semiconductor chips can be improved.

【0147】また、前記実施の形態においては、半導体
ウェハ1に行う所定の処理としてウェハ検査39の場合
について説明したが、前記処理は、検査に限定されるこ
とはなく、露光36などの他の処理であってもよい。
Further, in the above-described embodiment, the case of the wafer inspection 39 has been described as the predetermined processing to be performed on the semiconductor wafer 1, but the processing is not limited to the inspection. It may be processing.

【0148】その場合の半導体集積回路装置13の製造
方法は、半導体ウェハ1の側面1aにウェハIDを形成
する工程、側面1aにウェハIDが形成された半導体ウ
ェハ1の前記ウェハIDを読み取る工程、前記ウェハI
Dを読み取ることにより、所定の処理を行う半導体ウェ
ハ1を認識する工程を含むものである。
The method of manufacturing the semiconductor integrated circuit device 13 in this case includes a step of forming a wafer ID on the side surface 1a of the semiconductor wafer 1, a step of reading the wafer ID of the semiconductor wafer 1 having the wafer ID formed on the side surface 1a, The wafer I
The method includes a step of recognizing the semiconductor wafer 1 that performs a predetermined process by reading D.

【0149】また、前記実施の形態で説明したウェハI
D読み取り装置は、ウェハカセット2(図1参照)に、
複数個の回折光検出手段と複数の光源とを設けたもので
あってもよい。
The wafer I described in the above embodiment is
The D-reading device is mounted on the wafer cassette 2 (see FIG. 1).
A plurality of diffracted light detecting means and a plurality of light sources may be provided.

【0150】これによれば、図1に示したカセットエレ
ベータ5、エレベータ駆動モータ6および制御部7など
を取り除くことができ、前記ウェハID読み取り装置の
構造を簡略化することができる。
According to this, the cassette elevator 5, the elevator drive motor 6, the control section 7, and the like shown in FIG. 1 can be eliminated, and the structure of the wafer ID reading device can be simplified.

【0151】また、前記実施の形態および前記他の実施
の形態においては、ウェハIDが回折格子によって表さ
れている場合を説明したが、前記ウェハIDは回折格子
に限らず、バーコードなどによって表されていてもよ
い。
In the above-described embodiment and the other embodiments, the case where the wafer ID is represented by a diffraction grating has been described. However, the wafer ID is not limited to the diffraction grating, and may be represented by a bar code or the like. It may be.

【0152】[0152]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0153】(1).半導体ウェハの側面にウェハID
を形成することにより、ウェハ支持部によって支持され
た半導体ウェハのウェハIDを読み取る際に、ウェハ支
持部から半導体ウェハを移動させることなくそのままの
状態でウェハIDを読み取ることができる。これによ
り、ウェハ支持部によって支持された半導体ウェハのウ
ェハIDの読み取り・認識を高速化でき、その結果、半
導体ウェハに検査などの処理を行う際には、その処理の
スループットを向上させることができる。
(1). Wafer ID on side of semiconductor wafer
Is formed, when reading the wafer ID of the semiconductor wafer supported by the wafer support unit, the wafer ID can be read as it is without moving the semiconductor wafer from the wafer support unit. Thereby, the reading and recognition of the wafer ID of the semiconductor wafer supported by the wafer support portion can be speeded up. As a result, when processing such as inspection is performed on the semiconductor wafer, the processing throughput can be improved. .

【0154】(2).複数のウェハID群を半導体ウェ
ハの側面に分散させて形成することにより、ウェハID
を半導体ウェハの外周部のどの位置からでも読み取るこ
とができる。したがって、ウェハ支持部から半導体ウェ
ハを取り出さないだけでなく、ウェハ支持部を回転させ
る必要もないため、半導体ウェハのウェハIDの読み取
り・認識を高速化することができる。
(2). By forming a plurality of wafer ID groups dispersedly on the side of the semiconductor wafer, the wafer ID
Can be read from any position on the outer peripheral portion of the semiconductor wafer. Therefore, not only does not take out the semiconductor wafer from the wafer support portion, but also it is not necessary to rotate the wafer support portion, so that the reading and recognition of the wafer ID of the semiconductor wafer can be speeded up.

【0155】(3).ウェハIDが半導体ウェハの側面
に形成されているため、半導体ウェハが成膜やエッチン
グなどの処理を経ても、下地の変化に無関係に半導体ウ
ェハの側面に形成されたウェハIDを検出することがで
きる。これにより、半導体ウェハに対しての処理が進行
してもウェハIDのコントラストは変化しないため、ウ
ェハIDの誤認識を防止できる。その結果、ウェハID
の認識を高精度に行うことができる。
(3). Since the wafer ID is formed on the side surface of the semiconductor wafer, the wafer ID formed on the side surface of the semiconductor wafer can be detected irrespective of a change in the base even if the semiconductor wafer undergoes processing such as film formation or etching. . As a result, the contrast of the wafer ID does not change even when the processing on the semiconductor wafer proceeds, so that erroneous recognition of the wafer ID can be prevented. As a result, the wafer ID
Can be recognized with high accuracy.

【0156】(4).ウェハID読み取り装置が、ウェ
ハ支持部によって支持された半導体ウェハの側面のウェ
ハIDを検出するID検出部を有することにより、半導
体ウェハを撮像カメラによってウェハIDが確認可能な
位置まで移動させるための機構や駆動制御部が不要とな
り、ウェハID読み取り装置の構造を簡略化することが
できる。これにより、ウェハID読み取り装置を小形化
することが可能になる。その結果、ウェハID読み取り
装置にかかる装置コストおよび装置床面積の増大を防ぐ
ことができる。
(4). A mechanism for moving a semiconductor wafer to a position where a wafer ID can be confirmed by an imaging camera by the wafer ID reading device having an ID detection unit for detecting a wafer ID on a side surface of the semiconductor wafer supported by the wafer support unit. And a drive control unit is not required, and the structure of the wafer ID reading device can be simplified. This makes it possible to downsize the wafer ID reading device. As a result, it is possible to prevent an increase in apparatus cost and apparatus floor area required for the wafer ID reading apparatus.

【0157】(5).ウェハIDとして、半導体ウェハ
の結晶方向を表す結晶方向IDを設けることにより、オ
リフラを設ける必要がなくなるため、半導体ウェハの表
面全体に渡って絶縁膜や配線膜の膜厚を均一に形成する
ことができる。その結果、半導体チップを形成した際に
不良になる確率を低くすることができ、半導体チップの
歩留りを向上させることができる。
(5). By providing a crystal direction ID representing the crystal direction of the semiconductor wafer as the wafer ID, it is not necessary to provide an orientation flat, so that the thickness of the insulating film and the wiring film can be formed uniformly over the entire surface of the semiconductor wafer. it can. As a result, the probability of failure when a semiconductor chip is formed can be reduced, and the yield of semiconductor chips can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるウェハID読み取り装置の構造の
実施の形態の一例を示す構成概念図である。
FIG. 1 is a configuration conceptual diagram showing an example of an embodiment of a structure of a wafer ID reading device according to the present invention.

【図2】(a),(b),(c)は、本発明のウェハID読
み取り装置によって読み取るウェハIDが形成された半
導体ウェハの構造の実施の形態の一例を示す図であり、
(a)は斜視図、(b)は平面図、(c)は拡大部分側
面図である。
FIGS. 2A, 2B, and 2C are diagrams showing an example of an embodiment of a structure of a semiconductor wafer on which a wafer ID to be read by a wafer ID reading device of the present invention is formed;
(A) is a perspective view, (b) is a plan view, and (c) is an enlarged partial side view.

【図3】本発明によるウェハID読み取り装置の構造の
実施の形態の一例を示す拡大部分斜視図である。
FIG. 3 is an enlarged partial perspective view showing an example of an embodiment of the structure of the wafer ID reading device according to the present invention.

【図4】図2に示す半導体ウェハにウェハIDを形成す
るID形成装置の構造の実施の形態の一例を示す構成概
念図である。
FIG. 4 is a configuration conceptual diagram showing an example of an embodiment of a structure of an ID forming apparatus for forming a wafer ID on the semiconductor wafer shown in FIG. 2;

【図5】(a),(b),(c)は、図2に示す半導体ウェ
ハにおけるオリフラの形成方法の実施の形態の一例を示
す斜視図である。
FIGS. 5A, 5B, and 5C are perspective views showing an example of an embodiment of a method for forming an orientation flat in the semiconductor wafer shown in FIG. 2;

【図6】本発明によるウェハID読み取り装置が用いら
れる半導体製造工程の実施の形態の一例を示すフローチ
ャートである。
FIG. 6 is a flowchart showing an example of an embodiment of a semiconductor manufacturing process in which the wafer ID reader according to the present invention is used.

【図7】(a),(b)は、本発明の半導体集積回路装置
の製造方法における欠陥データの実施の形態の一例を示
す図であり、(a)は欠陥データ座標マップ、(b)は
欠陥データ棒グラフである。
FIGS. 7A and 7B are diagrams showing an example of an embodiment of defect data in a method of manufacturing a semiconductor integrated circuit device according to the present invention, wherein FIG. 7A is a defect data coordinate map, and FIG. Is a defect data bar graph.

【図8】本発明の他の実施の形態であるウェハID読み
取り装置の構造を示す構成概念図である。
FIG. 8 is a conceptual diagram showing the structure of a wafer ID reading device according to another embodiment of the present invention.

【図9】本発明の他の実施の形態であるウェハID読み
取り装置の構造を示す拡大部分斜視図である。
FIG. 9 is an enlarged partial perspective view showing the structure of a wafer ID reading device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体ウェハ 1a 側面 1b オリフラ 1c インゴット 1d 回折格子形成箇所 1e 回折格子非形成箇所 2 ウェハカセット(ウェハ支持部) 2a 搬入出口 3 ID検出部 3a 半導体レーザ(光源) 3b 番号ID検出器(回折光検出手段) 3c 区画ID検出器(回折光検出手段) 3d レーザ光(照明光) 3e 回折光 3f 球面レンズ 3g シリンドリカルレンズ 3h 平行光束 3i 結晶方向ID検出器(回折光検出手段) 3j コリメータレンズ 3k 集光レンズ 4 認識部 5 カセットエレベータ 6 エレベータ駆動モータ 7 制御部 8 ID形成装置 8a 回転ステージ 8b レーザビーム 8c 回転ステージ駆動モータ 8d 回転ステージ昇降モータ 8e レーザビーム光学系 8f 制御部 9 X線 10 ウェハ番号ID(ウェハID) 10a ウェハ番号ID(ウェハID) 11 区画ID(ウェハID) 12 ウェハID群 13 半導体集積回路装置 14 半導体検査装置 15 解析装置 15a 欠陥座標データ 15b 欠陥座標データ 15c 欠陥座標データ 15d 棒グラフ 16 欠陥 17 結晶方向ID(ウェハID) 18 回転テーブル(ウェハ支持部) 19 回転テーブル駆動モータ 20 搬送アーム 21 露光装置(半導体製造装置) 30 単結晶成長 31 結晶切断 32 研磨 33 ウェハ形成 34 膜形成 35 イオン注入 36 露光 37 エッチング 39 ウェハ検査 REFERENCE SIGNS LIST 1 semiconductor wafer 1a side surface 1b orientation flat 1c ingot 1d diffraction grating forming portion 1e diffraction grating non-forming portion 2 wafer cassette (wafer supporting portion) 2a carry-in / out port 3 ID detecting portion 3a semiconductor laser (light source) 3b number ID detector (diffraction light detection Means) 3c Section ID detector (diffraction light detection means) 3d Laser light (illumination light) 3e Diffracted light 3f Spherical lens 3g Cylindrical lens 3h Parallel light flux 3i Crystal direction ID detector (diffraction light detection means) 3j Collimator lens 3k Focusing Lens 4 Recognition unit 5 Cassette elevator 6 Elevator drive motor 7 Control unit 8 ID forming device 8a Rotary stage 8b Laser beam 8c Rotary stage drive motor 8d Rotary stage elevating motor 8e Laser beam optical system 8f Control unit 9 X-ray 10 Wafer number ID ( Wafer ID 10a Wafer number ID (wafer ID) 11 Section ID (wafer ID) 12 Wafer ID group 13 Semiconductor integrated circuit device 14 Semiconductor inspection device 15 Analyzer 15a Defect coordinate data 15b Defect coordinate data 15c Defect coordinate data 15d Bar graph 16 Defect 17 Crystal direction ID (wafer ID) 18 Rotary table (wafer support) 19 Rotary table drive motor 20 Transfer arm 21 Exposure device (Semiconductor manufacturing device) 30 Single crystal growth 31 Crystal cutting 32 Polishing 33 Wafer formation 34 Film formation 35 Ion implantation 36 Exposure 37 Etching 39 Wafer inspection

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェハの側面にウェハIDが形成
された前記半導体ウェハを支持するウェハ支持部と、 前記ウェハ支持部によって支持された半導体ウェハを前
記ウェハ支持部から移動させずにそのウェハIDを読み
取るID検出部と、 前記ID検出部の検出結果に基づいて検査などの所定の
処理が行われる半導体ウェハを認識する認識部とを有す
ることを特徴とするウェハID読み取り装置。
1. A wafer support for supporting a semiconductor wafer having a wafer ID formed on a side surface of the semiconductor wafer, and a wafer ID supported by the wafer support without moving the semiconductor wafer supported by the wafer support. And a recognition unit for recognizing a semiconductor wafer on which predetermined processing such as inspection is performed based on a detection result of the ID detection unit.
【請求項2】 請求項1記載のウェハID読み取り装置
であって、前記ウェハIDが回折格子によって表され、
かつ、前記ID検出部は、前記ウェハIDに照明光を照
射する光源と、前記照明光を前記ウェハIDに照射して
形成された反射光である回折光を検出する回折光検出手
段とを有することを特徴とするウェハID読み取り装
置。
2. The wafer ID reading device according to claim 1, wherein the wafer ID is represented by a diffraction grating,
The ID detection unit has a light source that irradiates the wafer ID with illumination light, and a diffracted light detection unit that detects diffracted light that is reflected light formed by irradiating the wafer ID with the illumination light. A wafer ID reading device characterized by the above-mentioned.
【請求項3】 請求項1または2記載のウェハID読み
取り装置を用いる半導体集積回路装置の製造方法であっ
て、 半導体ウェハの側面にウェハIDを形成する工程、 側面にウェハIDが形成された半導体ウェハの前記ウェ
ハIDを読み取る工程、 前記ウェハIDを読み取ることにより、所定の処理を行
う半導体ウェハを認識する工程、を含むことを特徴とす
る半導体集積回路装置の製造方法。
3. A method of manufacturing a semiconductor integrated circuit device using the wafer ID reader according to claim 1, wherein a wafer ID is formed on a side surface of the semiconductor wafer, and a semiconductor having the wafer ID formed on the side surface. A method for manufacturing a semiconductor integrated circuit device, comprising: a step of reading the wafer ID of a wafer; and a step of recognizing a semiconductor wafer on which predetermined processing is performed by reading the wafer ID.
【請求項4】 請求項1または2記載のウェハID読み
取り装置を用いる半導体集積回路装置の製造方法であっ
て、 半導体ウェハの側面にウェハIDを形成する工程、 側面にウェハIDが形成された半導体ウェハをウェハ支
持部によって支持する工程、 前記ウェハ支持部によって支持された半導体ウェハを前
記ウェハ支持部から移動させずにそのウェハIDを読み
取る工程、 前記ウェハIDを読み取ることにより、所定の検査を行
う半導体ウェハを認識する工程、 検査対象であると認識した半導体ウェハに前記所定の検
査を行う工程、を含むことを特徴とする半導体集積回路
装置の製造方法。
4. A method of manufacturing a semiconductor integrated circuit device using the wafer ID reading device according to claim 1, wherein a semiconductor device has a wafer ID formed on a side surface of the semiconductor wafer. A step of supporting a wafer by a wafer support; a step of reading a wafer ID of the semiconductor wafer supported by the wafer support without moving the wafer from the wafer support; and performing a predetermined inspection by reading the wafer ID. A method for manufacturing a semiconductor integrated circuit device, comprising: a step of recognizing a semiconductor wafer; and a step of performing the predetermined inspection on a semiconductor wafer recognized as an inspection target.
【請求項5】 請求項3または4記載の半導体集積回路
装置の製造方法であって、複数の前記ウェハIDからな
る複数のウェハID群を前記半導体ウェハの側面に分散
させて形成することを特徴とする半導体集積回路装置の
製造方法。
5. The method for manufacturing a semiconductor integrated circuit device according to claim 3, wherein a plurality of wafer ID groups including a plurality of said wafer IDs are dispersed and formed on a side surface of said semiconductor wafer. Of manufacturing a semiconductor integrated circuit device.
【請求項6】 請求項3,4または5記載の半導体集積
回路装置の製造方法であって、前記ウェハIDとして、
前記半導体ウェハの番号を表すウェハ番号IDと、複数
の前記ウェハIDからなる複数のウェハID群をそのウ
ェハID群毎に区切る区画IDとの2種類のウェハID
を設けることを特徴とする半導体集積回路装置の製造方
法。
6. The method for manufacturing a semiconductor integrated circuit device according to claim 3, wherein the wafer ID is:
Two types of wafer IDs: a wafer number ID indicating the number of the semiconductor wafer, and a section ID for dividing a plurality of wafer ID groups each including a plurality of the wafer IDs for each wafer ID group.
And a method of manufacturing a semiconductor integrated circuit device.
【請求項7】 請求項3,4,5または6記載の半導体
集積回路装置の製造方法であって、前記ウェハIDとし
て、前記半導体ウェハの番号を表すウェハ番号IDと、
複数の前記ウェハIDからなる複数のウェハID群をそ
のウェハID群毎に区切る区画IDと、前記半導体ウェ
ハの結晶方向を表す結晶方向IDとの3種類のウェハI
Dを設けることを特徴とする半導体集積回路装置の製造
方法。
7. The method for manufacturing a semiconductor integrated circuit device according to claim 3, wherein the wafer ID is a wafer number ID representing a number of the semiconductor wafer.
Three types of wafers I, a section ID for dividing a plurality of wafer ID groups each composed of a plurality of the wafer IDs for each wafer ID group, and a crystal direction ID representing a crystal direction of the semiconductor wafer.
D. A method for manufacturing a semiconductor integrated circuit device, comprising:
【請求項8】 請求項3,4,5,6または7記載の半
導体集積回路装置の製造方法であって、前記ウェハID
を回折格子によって表し、種類の異なるウェハIDに対
してはその種類毎に前記回折格子のピッチを変えてウェ
ハIDを形成することを特徴とする半導体集積回路装置
の製造方法。
8. The method for manufacturing a semiconductor integrated circuit device according to claim 3, wherein said wafer ID is
Is represented by a diffraction grating, and a wafer ID is formed by changing a pitch of the diffraction grating for each type of wafer ID.
【請求項9】 請求項3,4,5,6,7または8記載
の半導体集積回路装置の製造方法であって、前記ウェハ
IDを回折格子によって表し、前記半導体ウェハの側面
にレーザビームを照射して前記回折格子を形成すること
を特徴とする半導体集積回路装置の製造方法。
9. The method for manufacturing a semiconductor integrated circuit device according to claim 3, wherein the wafer ID is represented by a diffraction grating, and a side surface of the semiconductor wafer is irradiated with a laser beam. Forming the diffraction grating as described above.
JP8210164A 1996-08-08 1996-08-08 Wafer ID reader and method of manufacturing semiconductor integrated circuit device using the same Pending JPH1056044A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8210164A JPH1056044A (en) 1996-08-08 1996-08-08 Wafer ID reader and method of manufacturing semiconductor integrated circuit device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8210164A JPH1056044A (en) 1996-08-08 1996-08-08 Wafer ID reader and method of manufacturing semiconductor integrated circuit device using the same

Publications (1)

Publication Number Publication Date
JPH1056044A true JPH1056044A (en) 1998-02-24

Family

ID=16584835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8210164A Pending JPH1056044A (en) 1996-08-08 1996-08-08 Wafer ID reader and method of manufacturing semiconductor integrated circuit device using the same

Country Status (1)

Country Link
JP (1) JPH1056044A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217261A (en) * 2001-01-12 2002-08-02 Tokyo Electron Ltd Object transport system and object transport method
JP2006527922A (en) * 2003-06-19 2006-12-07 ブルックス オートメーション インコーポレイテッド Semiconductor wafer having an edge-based identification function

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217261A (en) * 2001-01-12 2002-08-02 Tokyo Electron Ltd Object transport system and object transport method
JP2006527922A (en) * 2003-06-19 2006-12-07 ブルックス オートメーション インコーポレイテッド Semiconductor wafer having an edge-based identification function

Similar Documents

Publication Publication Date Title
JP4545412B2 (en) Board inspection equipment
US6707544B1 (en) Particle detection and embedded vision system to enhance substrate yield and throughput
EP3005412B1 (en) Systems and methods for automatically verifying correct die removal from film frames
US6768542B2 (en) Defect inspecting device for substrate to be processed and method of manufacturing semiconductor device
US8760643B2 (en) Apparatus and method for inspecting defect in object surface
JP4361452B2 (en) Quartz glass crucible removal object removal device
TW201611174A (en) Wafer position detecting device, wafer position detecting method and memory medium
KR20030015207A (en) Imaging system
KR20080056150A (en) Pipelining Inspection Systems and How to Inspect Diced Wafers
US7440086B2 (en) Methods and systems for creating a recipe for a defect review process
JPH05218163A (en) Foreign object inspection method and apparatus
US20250146964A1 (en) Thermal imaging method for crack and hole detection in semiconductor devices
EP1136816A2 (en) X-ray spectroscopic analyzer having sample surface observation mechanism
US7991219B2 (en) Method and apparatus for detecting positions of electrode pads
JPH1056044A (en) Wafer ID reader and method of manufacturing semiconductor integrated circuit device using the same
US20070076194A1 (en) Method of detecting incomplete edge bead removal from a disk-like object
TWI829958B (en) System and method for inspecting semiconductor devices
US5987160A (en) Method and apparatus for inspecting a photoresist material by inducing and detecting fluorescence of the photoresist material
US6881587B2 (en) Liquid-containing substance analyzing device and liquid-containing substance analyzing method
JPH03156947A (en) Method and apparatus for inspection
JP3219094B2 (en) Chip size detection method, chip pitch detection method, chip array data automatic creation method, and semiconductor substrate inspection method and apparatus using the same
JP2006030215A (en) Defect inspection method and defect-inspecting device
JP6845023B2 (en) Inspection equipment
JP4586272B2 (en) Substrate inspection apparatus and substrate inspection method
TW202200994A (en) Defect inspecting device