JPH1056066A - アンチヒューズ素子およびその製造方法 - Google Patents
アンチヒューズ素子およびその製造方法Info
- Publication number
- JPH1056066A JPH1056066A JP8209937A JP20993796A JPH1056066A JP H1056066 A JPH1056066 A JP H1056066A JP 8209937 A JP8209937 A JP 8209937A JP 20993796 A JP20993796 A JP 20993796A JP H1056066 A JPH1056066 A JP H1056066A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode layer
- film
- fuse
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/491—Antifuses, i.e. interconnections changeable from non-conductive to conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0144—Manufacturing their gate insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
- H10W20/065—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by making at least a portion of the conductive part non-conductive, e.g. by oxidation
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 アンチヒューズ素子の絶縁破壊耐圧の制御を
容易にし、そのばらつきを抑制し、電流電圧特性の極性
制御を可能にし、リーク電流を抑制し、オン状態時の信
頼性劣化を防止する。 【解決手段】 アンチヒューズ層１３が平坦な形状を有
し、非晶質シリコン膜１０、シリコン窒化膜９およびシ
リコン酸化膜１２からなる複合膜で構成され、アンチヒ
ューズの電極層３，６が窒化チタンであり、その膜厚が
ヒューズリンクの電極層への侵入深さよりも厚く設定さ
れ、電極間分離酸化膜１１の膜厚とアンチヒューズ領域
の開口１１ａのテーパーを制御して上部電極層６のステ
ップカバレッジが８０％以上となるよう設定している。
容易にし、そのばらつきを抑制し、電流電圧特性の極性
制御を可能にし、リーク電流を抑制し、オン状態時の信
頼性劣化を防止する。 【解決手段】 アンチヒューズ層１３が平坦な形状を有
し、非晶質シリコン膜１０、シリコン窒化膜９およびシ
リコン酸化膜１２からなる複合膜で構成され、アンチヒ
ューズの電極層３，６が窒化チタンであり、その膜厚が
ヒューズリンクの電極層への侵入深さよりも厚く設定さ
れ、電極間分離酸化膜１１の膜厚とアンチヒューズ領域
の開口１１ａのテーパーを制御して上部電極層６のステ
ップカバレッジが８０％以上となるよう設定している。
Description
【０００１】
【発明の属する技術分野】本発明は、近年プログラマブ
ル素子として注目されているアンチヒューズ素子特に配
線層間にアンチヒューズ層を形成したアンチヒューズ素
子と、その製造方法に関する。
ル素子として注目されているアンチヒューズ素子特に配
線層間にアンチヒューズ層を形成したアンチヒューズ素
子と、その製造方法に関する。
【０００２】
【従来の技術】図３は従来のアンチヒューズ素子の断面
構造の一例を示す（例：特開平５−１９０６７７号公
報）。図３において、１は第１の層間絶縁膜、２は第１
のメタル配線層、３はアンチヒューズ素子の下部電極
層、４は第２の層間絶縁膜、４ａは第２の層間絶縁膜４
に形成された開口、５はアンチヒューズ層、６はアンチ
ヒューズ素子の上部電極層、７はバリアメタル層で、上
部電極層６と第２のメタル配線層８との間に配置されて
いる。
構造の一例を示す（例：特開平５−１９０６７７号公
報）。図３において、１は第１の層間絶縁膜、２は第１
のメタル配線層、３はアンチヒューズ素子の下部電極
層、４は第２の層間絶縁膜、４ａは第２の層間絶縁膜４
に形成された開口、５はアンチヒューズ層、６はアンチ
ヒューズ素子の上部電極層、７はバリアメタル層で、上
部電極層６と第２のメタル配線層８との間に配置されて
いる。
【０００３】一般に、アンチヒューズ層５は非晶質シリ
コン等で構成され、上部電極層６および下部電極層３は
チタン（Ｔｉ）等の高融点金属で、また第１のメタル配
線層２および第２のメタル配線層８はアルミニウム合金
（Ａｌ合金）でそれぞれ構成される。
コン等で構成され、上部電極層６および下部電極層３は
チタン（Ｔｉ）等の高融点金属で、また第１のメタル配
線層２および第２のメタル配線層８はアルミニウム合金
（Ａｌ合金）でそれぞれ構成される。
【０００４】アンチヒューズ素子は、通常の状態では絶
縁素子として働くが、アンチヒューズ層５に絶縁破壊耐
圧よりも高い電圧を印加（プログラミング）すると、上
部電極層６と下部電極層３とを電気的に導通させる導電
路（以下ヒューズリンクという）が形成され、絶縁素子
（オフ状態）から抵抗素子（オン状態）に変わる。
縁素子として働くが、アンチヒューズ層５に絶縁破壊耐
圧よりも高い電圧を印加（プログラミング）すると、上
部電極層６と下部電極層３とを電気的に導通させる導電
路（以下ヒューズリンクという）が形成され、絶縁素子
（オフ状態）から抵抗素子（オン状態）に変わる。
【０００５】以上のようなアンチヒューズ素子を配線間
に配置して論理半導体集積回路装置または読出し専用メ
モリ（ＲＯＭ）等を構成しておき、所定の位置のアンチ
ヒューズ素子を選択的に導通させることにより、半導体
集積回路装置に所定の機能を備えさせたり、ＲＯＭのプ
ログラミングをしたりすることができる。
に配置して論理半導体集積回路装置または読出し専用メ
モリ（ＲＯＭ）等を構成しておき、所定の位置のアンチ
ヒューズ素子を選択的に導通させることにより、半導体
集積回路装置に所定の機能を備えさせたり、ＲＯＭのプ
ログラミングをしたりすることができる。
【０００６】次に図３に示したアンチヒューズ素子の製
造方法について、図４の断面フロー図を参照して説明す
る。
造方法について、図４の断面フロー図を参照して説明す
る。
【０００７】まず図４（ａ）に示すように、所定の回路
要素や絶縁膜を備えた半導体基体（図示せず）上に第１
の層間絶縁膜１を形成し、その表面を平坦化してから、
その上に第１のメタル配線層２および下部電極層３を積
層して形成する。次に、下部電極層３および第１のメタ
ル配線層２を覆って全面に第２の層間絶縁膜４を形成し
た後、図４（ｂ）に示すように、そのアンチヒューズ素
子を形成すべき部分を選択的に除去して開口４ａを形成
する。次に図４（ｃ）に示すように、非晶質シリコン等
からなるアンチヒューズ層５および上部電極層６を形成
する。さらに図４（ｄ）に示すように、バリアメタル層
７および第２のメタル配線層８を形成する。
要素や絶縁膜を備えた半導体基体（図示せず）上に第１
の層間絶縁膜１を形成し、その表面を平坦化してから、
その上に第１のメタル配線層２および下部電極層３を積
層して形成する。次に、下部電極層３および第１のメタ
ル配線層２を覆って全面に第２の層間絶縁膜４を形成し
た後、図４（ｂ）に示すように、そのアンチヒューズ素
子を形成すべき部分を選択的に除去して開口４ａを形成
する。次に図４（ｃ）に示すように、非晶質シリコン等
からなるアンチヒューズ層５および上部電極層６を形成
する。さらに図４（ｄ）に示すように、バリアメタル層
７および第２のメタル配線層８を形成する。
【０００８】
【発明が解決しようとする課題】しかしながら従来のア
ンチヒューズ素子では、そのオフ状態時の絶縁破壊耐圧
を制御することが困難であった。それは、アンチヒュー
ズ層５が第２の層間絶縁膜４に開口を設けた後に形成さ
れるために、開口４ａの内壁面と下部電極層とのなすコ
ーナー部分の膜厚が他の部分に比べて薄くなり、かつこ
の最薄部分の膜厚を所定の厚さに制御することが非常に
むずかしいことによる。
ンチヒューズ素子では、そのオフ状態時の絶縁破壊耐圧
を制御することが困難であった。それは、アンチヒュー
ズ層５が第２の層間絶縁膜４に開口を設けた後に形成さ
れるために、開口４ａの内壁面と下部電極層とのなすコ
ーナー部分の膜厚が他の部分に比べて薄くなり、かつこ
の最薄部分の膜厚を所定の厚さに制御することが非常に
むずかしいことによる。
【０００９】また、アンチヒューズ層５の構成材料とし
て非晶質シリコン等で使用されるので、アンチヒューズ
素子のオフ状態での電流電圧特性の極性制御、すなわち
リーク電流特性のバイアス方向依存性の制御が困難であ
り、アンチヒューズ素子のオフ状態でのリーク電流が多
い上に、アンチヒューズ素子の製造工程中に非晶質シリ
コン膜等の膜はがれが生じやすい等の課題を有してい
た。
て非晶質シリコン等で使用されるので、アンチヒューズ
素子のオフ状態での電流電圧特性の極性制御、すなわち
リーク電流特性のバイアス方向依存性の制御が困難であ
り、アンチヒューズ素子のオフ状態でのリーク電流が多
い上に、アンチヒューズ素子の製造工程中に非晶質シリ
コン膜等の膜はがれが生じやすい等の課題を有してい
た。
【００１０】さらにまた、アンチヒューズ素子の上部電
極層６および下部電極層３を高融点金属で構成するた
め、アンチヒューズ素子のプログラミングで形成される
ヒューズリンク部の上部電極層６または下部電極層３の
膜厚が薄いと、ヒューズリンクが第１のメタル配線層２
または第２のメタル配線層８にまで侵入し、それによっ
てヒューズリンクに第１のメタル配線層２または第２の
メタル配線層８を構成するアルミニウムが拡散してアン
チヒューズ素子のオン状態時の信頼性が低下するという
課題を有していた。
極層６および下部電極層３を高融点金属で構成するた
め、アンチヒューズ素子のプログラミングで形成される
ヒューズリンク部の上部電極層６または下部電極層３の
膜厚が薄いと、ヒューズリンクが第１のメタル配線層２
または第２のメタル配線層８にまで侵入し、それによっ
てヒューズリンクに第１のメタル配線層２または第２の
メタル配線層８を構成するアルミニウムが拡散してアン
チヒューズ素子のオン状態時の信頼性が低下するという
課題を有していた。
【００１１】また、上部電極層６および下部電極層３を
構成するための高融点金属としてチタン（Ｔｉ）を使用
した場合、工程中の熱処理時にチタンと非晶質シリコン
との反応が生じ、アンチヒューズ素子のオフ状態時の絶
縁破壊耐圧のばらつきが増加する等の課題を有してい
た。
構成するための高融点金属としてチタン（Ｔｉ）を使用
した場合、工程中の熱処理時にチタンと非晶質シリコン
との反応が生じ、アンチヒューズ素子のオフ状態時の絶
縁破壊耐圧のばらつきが増加する等の課題を有してい
た。
【００１２】また、第１のメタル配線層２と第２のメタ
ル配線層８とを分離するための第２の層間絶縁膜４を、
下部電極層３と上部電極層６とを分離するための絶縁膜
に共用するため、開口４ａのアスペクト比が大きくな
り、上部電極層６の最薄部の膜厚制御が困難となる等の
課題を有していた。
ル配線層８とを分離するための第２の層間絶縁膜４を、
下部電極層３と上部電極層６とを分離するための絶縁膜
に共用するため、開口４ａのアスペクト比が大きくな
り、上部電極層６の最薄部の膜厚制御が困難となる等の
課題を有していた。
【００１３】本発明は上記従来の課題を解決するもの
で、アンチヒューズ素子のオフ状態時の電流電圧特性の
極性制御を可能にし、オフ状態のリーク電流を抑制し、
オフ状態時の絶縁破壊耐圧のばらつきを抑制し、オン状
態時の信頼性低下を防止することを目的とし、さらには
製造工程途中でのアンチヒューズ層を構成する絶縁膜の
はがれを防止することを目的とする。
で、アンチヒューズ素子のオフ状態時の電流電圧特性の
極性制御を可能にし、オフ状態のリーク電流を抑制し、
オフ状態時の絶縁破壊耐圧のばらつきを抑制し、オン状
態時の信頼性低下を防止することを目的とし、さらには
製造工程途中でのアンチヒューズ層を構成する絶縁膜の
はがれを防止することを目的とする。
【００１４】
【課題を解決するための手段】この目的を達成するため
に本発明のアンチヒューズ素子は、絶縁膜上に形成され
た第１の配線層と、第１の配線層の平坦領域上に形成さ
れた平坦な下部電極層と、下部電極層上に形成された平
坦なアンチヒューズ層と、アンチヒューズ層の上に形成
された上部電極層およびこの上部電極層に接続された第
２の配線層とを備える。
に本発明のアンチヒューズ素子は、絶縁膜上に形成され
た第１の配線層と、第１の配線層の平坦領域上に形成さ
れた平坦な下部電極層と、下部電極層上に形成された平
坦なアンチヒューズ層と、アンチヒューズ層の上に形成
された上部電極層およびこの上部電極層に接続された第
２の配線層とを備える。
【００１５】また本発明のアンチヒューズ素子の製造方
法は、絶縁膜上に第１の配線層を形成する工程と、第１
の配線層の平坦領域上に平坦な下部電極層を形成する工
程と、第１の配線層、下部電極層およびアンチヒューズ
層を覆って分離絶縁膜を形成する工程と、分離絶縁膜に
アンチヒューズ層に達する開口を形成する工程と、開口
部分を覆って上部電極層を形成する工程とを有してい
る。
法は、絶縁膜上に第１の配線層を形成する工程と、第１
の配線層の平坦領域上に平坦な下部電極層を形成する工
程と、第１の配線層、下部電極層およびアンチヒューズ
層を覆って分離絶縁膜を形成する工程と、分離絶縁膜に
アンチヒューズ層に達する開口を形成する工程と、開口
部分を覆って上部電極層を形成する工程とを有してい
る。
【００１６】
【発明の実施の形態】請求項１に記載の発明は、アンチ
ヒューズ層が下部電極上において平坦な形状を有する構
成としたものであり、その厚さが少なくとも下部電極と
上部電極との接する部分では一定となるため、アンチヒ
ューズ素子のオフ状態時の絶縁破壊耐圧の制御が容易と
なる。
ヒューズ層が下部電極上において平坦な形状を有する構
成としたものであり、その厚さが少なくとも下部電極と
上部電極との接する部分では一定となるため、アンチヒ
ューズ素子のオフ状態時の絶縁破壊耐圧の制御が容易と
なる。
【００１７】請求項２に記載の発明は、アンチヒューズ
層を、窒化シリコン膜、非晶質シリコン膜およびシリコ
ン酸化膜で構成したものであり、アンチヒューズ素子の
オフ状態での電流電圧特性の極性制御を可能にし、アン
チヒューズ素子のオフ状態時のリーク電流を抑制し、ま
たアンチヒューズ素子の製造工程途中での非晶質シリコ
ン膜のはがれを防止できるものである。
層を、窒化シリコン膜、非晶質シリコン膜およびシリコ
ン酸化膜で構成したものであり、アンチヒューズ素子の
オフ状態での電流電圧特性の極性制御を可能にし、アン
チヒューズ素子のオフ状態時のリーク電流を抑制し、ま
たアンチヒューズ素子の製造工程途中での非晶質シリコ
ン膜のはがれを防止できるものである。
【００１８】請求項３に記載の発明は、アンチヒューズ
層のシリコン窒化膜を非晶質シリコン膜の下部電極側に
設け、かつシリコン酸化膜をその上部電極側に設けたも
のである。シリコン窒化膜を非晶質シリコン膜の下部電
極側に設けたことによって、アンチヒューズ素子のオフ
状態時での電流電圧特性の極性制御を可能にし、かつア
ンチヒューズ素子の製造工程途中での非晶質シリコン膜
のはがれを防止する。また、シリコン酸化膜を非晶質シ
リコン膜の上部電極側に設けたことによって、アンチヒ
ューズ素子のオフ状態時のリーク電流を抑制する。
層のシリコン窒化膜を非晶質シリコン膜の下部電極側に
設け、かつシリコン酸化膜をその上部電極側に設けたも
のである。シリコン窒化膜を非晶質シリコン膜の下部電
極側に設けたことによって、アンチヒューズ素子のオフ
状態時での電流電圧特性の極性制御を可能にし、かつア
ンチヒューズ素子の製造工程途中での非晶質シリコン膜
のはがれを防止する。また、シリコン酸化膜を非晶質シ
リコン膜の上部電極側に設けたことによって、アンチヒ
ューズ素子のオフ状態時のリーク電流を抑制する。
【００１９】請求項４に記載の発明は、上部電極層およ
び下部電極層のそれぞれの厚さが、上部電極層と下部電
極層との間に電圧を印加してアンチヒューズ層に形成し
た導電路すなわちヒューズリンクの、前記両電極層のそ
れぞれに侵入した部分の長さより大きい構成としたもの
であり、ヒューズリンクが第１，第２の配線層のいずれ
にも接するようなことがないようにアンチヒューズ素子
のオン状態時の信頼性劣化を防止する。
び下部電極層のそれぞれの厚さが、上部電極層と下部電
極層との間に電圧を印加してアンチヒューズ層に形成し
た導電路すなわちヒューズリンクの、前記両電極層のそ
れぞれに侵入した部分の長さより大きい構成としたもの
であり、ヒューズリンクが第１，第２の配線層のいずれ
にも接するようなことがないようにアンチヒューズ素子
のオン状態時の信頼性劣化を防止する。
【００２０】請求項５に記載の発明は、アンチヒューズ
素子の両電極層が窒化チタン膜である構成としたもので
あり、アンチヒューズ素子のオフ状態での絶縁破壊耐圧
のばらつきを抑制する。
素子の両電極層が窒化チタン膜である構成としたもので
あり、アンチヒューズ素子のオフ状態での絶縁破壊耐圧
のばらつきを抑制する。
【００２１】請求項６に記載の発明は、絶縁膜上に形成
された第１の配線層と、第１の配線層の平坦領域上に形
成された平坦な下部電極層と、下部電極層上に形成され
たアンチヒューズ層と、アンチヒューズ層、下部電極層
および第１の配線層を覆いかつアンチヒューズ層上に第
１の開口を有する分離絶縁膜と、第１の開口を覆って形
成された上部電極層と、上部電極層の一部分を露出させ
る第２の開口を有する層間絶縁膜と、層間絶縁膜の第２
の開口の部分において上部電極層と接続するよう形成さ
れた第２の配線層とを有し、かつ分離絶縁膜の厚さが層
間絶縁膜の厚さより薄い構成としたものであり、アンチ
ヒューズ素子のオフ状態時の絶縁破壊耐圧を制御可能に
する。
された第１の配線層と、第１の配線層の平坦領域上に形
成された平坦な下部電極層と、下部電極層上に形成され
たアンチヒューズ層と、アンチヒューズ層、下部電極層
および第１の配線層を覆いかつアンチヒューズ層上に第
１の開口を有する分離絶縁膜と、第１の開口を覆って形
成された上部電極層と、上部電極層の一部分を露出させ
る第２の開口を有する層間絶縁膜と、層間絶縁膜の第２
の開口の部分において上部電極層と接続するよう形成さ
れた第２の配線層とを有し、かつ分離絶縁膜の厚さが層
間絶縁膜の厚さより薄い構成としたものであり、アンチ
ヒューズ素子のオフ状態時の絶縁破壊耐圧を制御可能に
する。
【００２２】請求項７に記載の発明は、請求項６に記載
の発明において、第１の開口の形状がアンチヒューズ側
で狭く、それとは反対側へ向かって、すなわち図面上方
へ向かって広くなるテーパー形状を有し、かつこのテー
パー形状が、段差部における上部電極層の最も薄い部分
の膜厚が上部電極層の最も厚い部分の膜厚の８０％から
９０％までの範囲内としたものであり、アンチヒューズ
素子のオン状態時の信頼性劣化を防止する。
の発明において、第１の開口の形状がアンチヒューズ側
で狭く、それとは反対側へ向かって、すなわち図面上方
へ向かって広くなるテーパー形状を有し、かつこのテー
パー形状が、段差部における上部電極層の最も薄い部分
の膜厚が上部電極層の最も厚い部分の膜厚の８０％から
９０％までの範囲内としたものであり、アンチヒューズ
素子のオン状態時の信頼性劣化を防止する。
【００２３】請求項８に記載の発明はアンチヒューズ素
子の製造方法に関するものであって、絶縁膜上に第１の
配線層を形成する工程と、第１の配線層の平坦領域上に
平坦な下部電極層を形成する工程と、下部電極層上に平
坦なアンチヒューズ層を形成する工程と、第１の配線
層、下部電極層およびアンチヒューズ層を覆って分離絶
縁膜を形成する工程と、分離絶縁膜にアンチヒューズ層
に達する開口を形成する工程と、開口の部分を覆って上
部電極層を形成する工程とを有するものであり、アンチ
ヒューズ素子のオフ状態時の絶縁破壊耐圧を制御可能に
する。
子の製造方法に関するものであって、絶縁膜上に第１の
配線層を形成する工程と、第１の配線層の平坦領域上に
平坦な下部電極層を形成する工程と、下部電極層上に平
坦なアンチヒューズ層を形成する工程と、第１の配線
層、下部電極層およびアンチヒューズ層を覆って分離絶
縁膜を形成する工程と、分離絶縁膜にアンチヒューズ層
に達する開口を形成する工程と、開口の部分を覆って上
部電極層を形成する工程とを有するものであり、アンチ
ヒューズ素子のオフ状態時の絶縁破壊耐圧を制御可能に
する。
【００２４】請求項９に記載の発明は、請求項８に記載
の発明において、アンチヒューズ層を形成する工程が、
下部電極層上にシリコン窒化膜を形成する工程と、非晶
質シリコン膜を形成する工程と、シリコン酸化膜を形成
する工程とからなるものであり、アンチヒューズ素子の
オフ状態時の絶縁破壊耐圧を制御可能にする。
の発明において、アンチヒューズ層を形成する工程が、
下部電極層上にシリコン窒化膜を形成する工程と、非晶
質シリコン膜を形成する工程と、シリコン酸化膜を形成
する工程とからなるものであり、アンチヒューズ素子の
オフ状態時の絶縁破壊耐圧を制御可能にする。
【００２５】請求項１０に記載の発明は、請求項９に記
載の発明においてシリコン酸化膜を形成する工程が、非
晶質シリコン膜を形成した後、プラズマ酸化により非晶
質シリコン膜の表面にシリコン酸化膜を形成するもので
あり、アンチヒューズ素子のオフ状態時の絶縁破壊耐圧
を制御可能にする。
載の発明においてシリコン酸化膜を形成する工程が、非
晶質シリコン膜を形成した後、プラズマ酸化により非晶
質シリコン膜の表面にシリコン酸化膜を形成するもので
あり、アンチヒューズ素子のオフ状態時の絶縁破壊耐圧
を制御可能にする。
【００２６】請求項１１に記載の発明は、請求項８に記
載の発明においてアンチヒューズ層が非晶質シリコン膜
からなり、かつ分離絶縁膜にアンチヒューズ層に達する
開口を形成した後非晶質シリコン膜の表面をプラズマ酸
化するものであり、アンチヒューズ素子のオフ状態時の
絶縁破壊耐圧を制御可能にする。
載の発明においてアンチヒューズ層が非晶質シリコン膜
からなり、かつ分離絶縁膜にアンチヒューズ層に達する
開口を形成した後非晶質シリコン膜の表面をプラズマ酸
化するものであり、アンチヒューズ素子のオフ状態時の
絶縁破壊耐圧を制御可能にする。
【００２７】請求項１２に記載の発明は、請求項８に記
載の発明において分離絶縁膜にアンチヒューズ層に達す
る開口を形成する工程が、分離絶縁膜上に選択的にエッ
チングマスクを形成する工程と、ウエットエッチングし
た後ドライエッチングする工程からなるものであり、開
口の段差部における上部電極層のステップカバレッジを
向上させることができる。
載の発明において分離絶縁膜にアンチヒューズ層に達す
る開口を形成する工程が、分離絶縁膜上に選択的にエッ
チングマスクを形成する工程と、ウエットエッチングし
た後ドライエッチングする工程からなるものであり、開
口の段差部における上部電極層のステップカバレッジを
向上させることができる。
【００２８】請求項１３に記載の発明は、請求項１１に
記載の発明において、非晶質シリコン膜の表面をプラズ
マ酸化する工程が、分離絶縁膜に開口を形成するために
用いたホトレジスト膜を酸素プラズマ中で処理すること
により除去すると同時に、酸素プラズマによって非晶質
シリコン膜の表面を酸化するものであり、工程を簡略化
できる。
記載の発明において、非晶質シリコン膜の表面をプラズ
マ酸化する工程が、分離絶縁膜に開口を形成するために
用いたホトレジスト膜を酸素プラズマ中で処理すること
により除去すると同時に、酸素プラズマによって非晶質
シリコン膜の表面を酸化するものであり、工程を簡略化
できる。
【００２９】以下、本発明の実施例について、図面を参
照しながら説明する。図１は本発明のアンチヒューズ素
子の一実施例の断面構造を示す図である。
照しながら説明する。図１は本発明のアンチヒューズ素
子の一実施例の断面構造を示す図である。
【００３０】図１に示すように、この実施例において
は、第１の層間絶縁膜１が、一般に知られている半導体
集積回路装置の製造技術にもとづいて形成された所定の
回路要素や絶縁膜を有する半導体基体（図示せず）上に
設けられている。第１のメタル配線層２およびアンチヒ
ューズ素子の下部電極層３が、第１の層間絶縁膜１上に
順次積層され、所定のパターンに形成されている。これ
らメタル配線層２および下部電極層３のうち、少なくと
も下部電極層３の表面が平坦に仕上げられている。
は、第１の層間絶縁膜１が、一般に知られている半導体
集積回路装置の製造技術にもとづいて形成された所定の
回路要素や絶縁膜を有する半導体基体（図示せず）上に
設けられている。第１のメタル配線層２およびアンチヒ
ューズ素子の下部電極層３が、第１の層間絶縁膜１上に
順次積層され、所定のパターンに形成されている。これ
らメタル配線層２および下部電極層３のうち、少なくと
も下部電極層３の表面が平坦に仕上げられている。
【００３１】下部電極層３上には、シリコン窒化膜９お
よび非晶質シリコン膜１０が順次所定の厚みで積層され
て形成され、さらに非晶質シリコン膜１０の表面に沿っ
た領域にシリコン酸化膜１２が選択的に形成されてい
る。これらシリコン窒化膜９、非晶質シリコン膜１０お
よびシリコン酸化膜１２からなる複合膜によって一定の
厚さのアンチヒューズ層１３が構成される。
よび非晶質シリコン膜１０が順次所定の厚みで積層され
て形成され、さらに非晶質シリコン膜１０の表面に沿っ
た領域にシリコン酸化膜１２が選択的に形成されてい
る。これらシリコン窒化膜９、非晶質シリコン膜１０お
よびシリコン酸化膜１２からなる複合膜によって一定の
厚さのアンチヒューズ層１３が構成される。
【００３２】電極間分離酸化膜１１が、第１の層間絶縁
膜１の少なくともアンチヒューズ層１３の形成領域を除
いた残余の領域上、第１のメタル配線層２、アンチヒュ
ーズ層１３の側面部分上、および非晶質シリコン膜１０
上の一部分の領域上を覆っている。電極間分離酸化膜１
１の非晶質シリコン膜１０上の領域には、第１の開口１
１ａが選択的に設けられている。上述したシリコン酸化
膜１２は、非晶質シリコン膜１０が電極間分離酸化膜１
１によって覆われていない、開口１１ａの領域の表面が
酸化されて形成されたものである。電極間分離酸化膜１
１の開口１１ａは、その端縁部分が除去されて、非晶質
シリコン膜１０側が狭く、それとは反対側へ向かって広
くなるテーパーをもった形状をしている。
膜１の少なくともアンチヒューズ層１３の形成領域を除
いた残余の領域上、第１のメタル配線層２、アンチヒュ
ーズ層１３の側面部分上、および非晶質シリコン膜１０
上の一部分の領域上を覆っている。電極間分離酸化膜１
１の非晶質シリコン膜１０上の領域には、第１の開口１
１ａが選択的に設けられている。上述したシリコン酸化
膜１２は、非晶質シリコン膜１０が電極間分離酸化膜１
１によって覆われていない、開口１１ａの領域の表面が
酸化されて形成されたものである。電極間分離酸化膜１
１の開口１１ａは、その端縁部分が除去されて、非晶質
シリコン膜１０側が狭く、それとは反対側へ向かって広
くなるテーパーをもった形状をしている。
【００３３】アンチヒューズ素子の上部電極層６が、電
極間分離酸化膜１１の開口１１ａにおいてアンチヒュー
ズ層１３のシリコン酸化膜１２に接しており、さらに開
口１１ａの内周面上から電極間分離酸化膜１１の開口１
１ａ周縁部分上にわたって形成されている。
極間分離酸化膜１１の開口１１ａにおいてアンチヒュー
ズ層１３のシリコン酸化膜１２に接しており、さらに開
口１１ａの内周面上から電極間分離酸化膜１１の開口１
１ａ周縁部分上にわたって形成されている。
【００３４】電極間分離酸化膜１１上および上部電極層
６の選択された領域上には、第２の層間絶縁膜４が形成
されている。この層間絶縁膜４の上部電極層６上の領域
には、第２の開口４ａが上部電極層６側から表面側へ向
かって広くなるテーパーをもって形成されている。そし
て、この第２の開口４ａにおいて上部電極層６に接する
よう、バリアメタル層７が第２の層間絶縁膜４上に形成
され、さらにその上に第２のメタル配線層８が形成され
ている。
６の選択された領域上には、第２の層間絶縁膜４が形成
されている。この層間絶縁膜４の上部電極層６上の領域
には、第２の開口４ａが上部電極層６側から表面側へ向
かって広くなるテーパーをもって形成されている。そし
て、この第２の開口４ａにおいて上部電極層６に接する
よう、バリアメタル層７が第２の層間絶縁膜４上に形成
され、さらにその上に第２のメタル配線層８が形成され
ている。
【００３５】上述した上部電極層６および下部電極層３
はチタン（Ｔｉ）等の高融点金属で構成され、第１のメ
タル配線層２および第２のメタル配線層８は、アルミニ
ウム合金（Ａｌ合金）、たとえばＡｌ−Ｓｉ−Ｃｕ合金
またはＡｌ−Ｃｕ合金で構成される。
はチタン（Ｔｉ）等の高融点金属で構成され、第１のメ
タル配線層２および第２のメタル配線層８は、アルミニ
ウム合金（Ａｌ合金）、たとえばＡｌ−Ｓｉ−Ｃｕ合金
またはＡｌ−Ｃｕ合金で構成される。
【００３６】上部電極層６および下部電極層３の膜厚
は、プログラミング後に形成されるヒューズリンクの電
極層への侵入長さよりも厚い値とする。
は、プログラミング後に形成されるヒューズリンクの電
極層への侵入長さよりも厚い値とする。
【００３７】本実施例のアンチヒューズ素子において
は、シリコン窒化膜９、非晶質シリコン膜１０およびシ
リコン酸化膜１２で構成されるアンチヒューズ層１３
が、第１のメタル配線層２上に、表面が平坦な下部電極
層３を介して、平坦な形状となるよう構成されている。
したがって、アンチヒューズ層１３の膜厚が一定とな
り、そのため膜厚制御が容易となるので、アンチヒュー
ズ素子のオフ状態時の絶縁破壊耐圧を所定の値に制御す
ることが容易となる。
は、シリコン窒化膜９、非晶質シリコン膜１０およびシ
リコン酸化膜１２で構成されるアンチヒューズ層１３
が、第１のメタル配線層２上に、表面が平坦な下部電極
層３を介して、平坦な形状となるよう構成されている。
したがって、アンチヒューズ層１３の膜厚が一定とな
り、そのため膜厚制御が容易となるので、アンチヒュー
ズ素子のオフ状態時の絶縁破壊耐圧を所定の値に制御す
ることが容易となる。
【００３８】また、本実施例では、上部電極層６と下部
電極層３との間に、下部電極層３に対して上部電極層６
側が正となる極性の電圧を印加して書き込むことを前提
とした構造である。この場合、それとは逆方向の極性の
電圧を印加して書き込む場合に比べて絶縁破壊耐圧が低
く、リーク電流レベルの高いことが望ましい。
電極層３との間に、下部電極層３に対して上部電極層６
側が正となる極性の電圧を印加して書き込むことを前提
とした構造である。この場合、それとは逆方向の極性の
電圧を印加して書き込む場合に比べて絶縁破壊耐圧が低
く、リーク電流レベルの高いことが望ましい。
【００３９】本実施例では、非晶質シリコン膜１０を挟
み、その下部電極層３側にシリコン窒化膜９を、上部電
極層６側にシリコン酸化膜１２をそれぞれ設けた複合膜
の構造のアンチヒューズ層１３であるので、書き込み時
の印加電圧を下部電極層３に対して上部電極層６側が正
となる極性とし、かつ、アンチヒューズ素子のオフ状態
時のリーク電流を低減することができる。さらに、アン
チヒューズ素子の製造工程途中での非晶質シリコン膜１
０のはがれを防止することが可能となる。
み、その下部電極層３側にシリコン窒化膜９を、上部電
極層６側にシリコン酸化膜１２をそれぞれ設けた複合膜
の構造のアンチヒューズ層１３であるので、書き込み時
の印加電圧を下部電極層３に対して上部電極層６側が正
となる極性とし、かつ、アンチヒューズ素子のオフ状態
時のリーク電流を低減することができる。さらに、アン
チヒューズ素子の製造工程途中での非晶質シリコン膜１
０のはがれを防止することが可能となる。
【００４０】アンチヒューズ素子のプログラミング後に
形成されるヒューズリンク内にＡｌが含まれると、アン
チヒューズ素子のオン状態時の信頼性が劣化することが
知られている。本実施例のアンチヒューズ素子において
は、上部電極層６および下部電極層３の膜厚がプログラ
ミング後に形成されるヒューズリンクの電極層への侵入
長さよりも厚いので、ヒューズリンクが第１のメタル配
線層２または第２のメタル配線層８にまで達するような
ことがなく、それによってメタル配線層２，８を構成す
るＡｌがヒューズリンク内へ拡散することがない。した
がって、アンチヒューズ素子のオン状態時の信頼性劣化
が防止される。
形成されるヒューズリンク内にＡｌが含まれると、アン
チヒューズ素子のオン状態時の信頼性が劣化することが
知られている。本実施例のアンチヒューズ素子において
は、上部電極層６および下部電極層３の膜厚がプログラ
ミング後に形成されるヒューズリンクの電極層への侵入
長さよりも厚いので、ヒューズリンクが第１のメタル配
線層２または第２のメタル配線層８にまで達するような
ことがなく、それによってメタル配線層２，８を構成す
るＡｌがヒューズリンク内へ拡散することがない。した
がって、アンチヒューズ素子のオン状態時の信頼性劣化
が防止される。
【００４１】また、アンチヒューズ素子の上部電極層６
および下部電極層３を窒化チタンで構成することによ
り、アンチヒューズ層１３との熱処理工程で促進される
化学反応を防ぎ、アンチヒューズ素子のオフ状態での絶
縁破壊耐圧のばらつきを抑制することができる。
および下部電極層３を窒化チタンで構成することによ
り、アンチヒューズ層１３との熱処理工程で促進される
化学反応を防ぎ、アンチヒューズ素子のオフ状態での絶
縁破壊耐圧のばらつきを抑制することができる。
【００４２】さらに、電極間分離酸化膜１１を第２の層
間絶縁膜４よりも薄く設定することで、アンチヒューズ
素子のオフ状態での絶縁破壊耐圧が制御可能となる。
間絶縁膜４よりも薄く設定することで、アンチヒューズ
素子のオフ状態での絶縁破壊耐圧が制御可能となる。
【００４３】さらにまた、第１の開口１１ａが上方へ向
かって広くなるテーパー形状を有し、かつそのテーパー
形状が段差部における上部電極層６の最も薄い部分の膜
厚が上部電極層６の最も厚い部分の膜厚の８０％から９
０％までの範囲内になるように設定することで、上部電
極層６の膜厚制御が可能になり、プログラミング後に形
成されるヒューズリンクが第２のメタル配線層８に侵入
することによるヒューズリンクへのＡｌの拡散を防止
し、アンチヒューズ素子のオン状態時の信頼性劣化が防
止される。
かって広くなるテーパー形状を有し、かつそのテーパー
形状が段差部における上部電極層６の最も薄い部分の膜
厚が上部電極層６の最も厚い部分の膜厚の８０％から９
０％までの範囲内になるように設定することで、上部電
極層６の膜厚制御が可能になり、プログラミング後に形
成されるヒューズリンクが第２のメタル配線層８に侵入
することによるヒューズリンクへのＡｌの拡散を防止
し、アンチヒューズ素子のオン状態時の信頼性劣化が防
止される。
【００４４】なお、本実施例において、アンチヒューズ
層１３を上述の構造の複合膜とし、第１の開口１１ａが
テーパー形状であるという望ましい構成について説明し
たが、基本的にはアンチヒューズ層１３が一定の厚さで
あれば、アンチヒューズ層１３が単層構造であっても、
アンチヒューズ素子のオフ状態時の絶縁破壊耐圧の制御
が可能であるという本発明の効果が得られる。
層１３を上述の構造の複合膜とし、第１の開口１１ａが
テーパー形状であるという望ましい構成について説明し
たが、基本的にはアンチヒューズ層１３が一定の厚さで
あれば、アンチヒューズ層１３が単層構造であっても、
アンチヒューズ素子のオフ状態時の絶縁破壊耐圧の制御
が可能であるという本発明の効果が得られる。
【００４５】図２（ａ）〜（ｆ）は図１に示した構造の
アンチヒューズ素子の製造方法の一実施例を示す断面フ
ロー図である。
アンチヒューズ素子の製造方法の一実施例を示す断面フ
ロー図である。
【００４６】まず、所定の回路要素や絶縁膜を備えた半
導体基体（図示せず）上に第１の層間絶縁膜１を形成す
る。そして、第１の層間絶縁膜１の表面を平坦化してか
ら、図２（ａ）に示すように、この層間絶縁膜１上に第
１のメタル配線層２となるメタル層２２およびアンチヒ
ューズ素子の下部電極層３となるメタル層２３を形成す
る。メタル層２２はＡｌ合金、たとえばＡｌ−Ｓｉ−Ｃ
ｕ合金またはＡｌ−Ｃｕ合金で構成され、その厚さは５
００〜１０００ｎｍである。またメタル層２３は窒化チ
タンで構成され、その厚さは２００〜３００ｎｍであ
る。プログラミング後に形成されるヒューズリンクの長
さは通常５０〜１５０ｎｍである。
導体基体（図示せず）上に第１の層間絶縁膜１を形成す
る。そして、第１の層間絶縁膜１の表面を平坦化してか
ら、図２（ａ）に示すように、この層間絶縁膜１上に第
１のメタル配線層２となるメタル層２２およびアンチヒ
ューズ素子の下部電極層３となるメタル層２３を形成す
る。メタル層２２はＡｌ合金、たとえばＡｌ−Ｓｉ−Ｃ
ｕ合金またはＡｌ−Ｃｕ合金で構成され、その厚さは５
００〜１０００ｎｍである。またメタル層２３は窒化チ
タンで構成され、その厚さは２００〜３００ｎｍであ
る。プログラミング後に形成されるヒューズリンクの長
さは通常５０〜１５０ｎｍである。
【００４７】次に図２（ｂ）に示すように、アンチヒュ
ーズ素子の下部電極層３となるメタル層２３上にシリコ
ン窒化膜および非晶質シリコン膜を順次形成してから、
所定のパターンの部分を残して他の部分を選択的に除去
して第１のメタル配線層２、アンチヒューズ素子の下部
電極層３、アンチヒューズ層を構成するシリコン窒化膜
９および非晶質シリコン膜１０を形成する。これによっ
て、第１のメタル配線層２上に所定の厚さのアンチヒュ
ーズ層が形成される。なお、シリコン窒化膜９の厚さは
５〜１０ｎｍであり、非晶質シリコン膜１０の厚さは５
０〜１００ｎｍである。
ーズ素子の下部電極層３となるメタル層２３上にシリコ
ン窒化膜および非晶質シリコン膜を順次形成してから、
所定のパターンの部分を残して他の部分を選択的に除去
して第１のメタル配線層２、アンチヒューズ素子の下部
電極層３、アンチヒューズ層を構成するシリコン窒化膜
９および非晶質シリコン膜１０を形成する。これによっ
て、第１のメタル配線層２上に所定の厚さのアンチヒュ
ーズ層が形成される。なお、シリコン窒化膜９の厚さは
５〜１０ｎｍであり、非晶質シリコン膜１０の厚さは５
０〜１００ｎｍである。
【００４８】次に図２（ｃ）に示すように、テトラエト
キシシラン（ＴＥＯＳ）を用いたプラズマＣＶＤ法によ
って、厚さ１００〜３００ｎｍ、好ましくは１５０〜２
５０ｎｍの電極間分離酸化膜１１を形成した後、スパッ
タリング法等で第１のメタル配線層２の端部に生じた電
極間分離酸化膜１１の肩部を除去して滑らかに変化する
形状とする。その後、電極間分離酸化膜１１の、アンチ
ヒューズ領域に対応する部分を除いた他の部分を、レジ
スト材料からなるエッチングマスク（図示せず）で覆
い、アンチヒューズ領域に対応する部分を選択的に除去
することによって、第１の開口１１ａを形成する。な
お、第１の開口１１ａの形成には、ウエットエッチの後
にドライエッチで開口するという方法が望ましい。ウエ
ットエッチによって開口１１ａの端縁肩部分が除去され
て、開口１１ａが上方へ向かって広くなるテーパー形状
となり、上部電極層６の段差部におけるステップカバレ
ッジが改善される。また、ウエットエッチ後に行われる
ドライエッチで非晶質シリコン膜１０の表面にダメージ
層が形成され、非晶質シリコン膜１０の表面の酸化レー
トが高くなる。これにより、開口の形成に使用したレジ
ストを除去するための、酸素プラズマによるアッシング
処理の工程で、非晶質シリコン膜１０の表面を容易に酸
化することができる。すなわち、レジスト除去工程と非
晶質シリコン膜１０の表面酸化工程とを共用できること
になり、工程を簡素化することができる。
キシシラン（ＴＥＯＳ）を用いたプラズマＣＶＤ法によ
って、厚さ１００〜３００ｎｍ、好ましくは１５０〜２
５０ｎｍの電極間分離酸化膜１１を形成した後、スパッ
タリング法等で第１のメタル配線層２の端部に生じた電
極間分離酸化膜１１の肩部を除去して滑らかに変化する
形状とする。その後、電極間分離酸化膜１１の、アンチ
ヒューズ領域に対応する部分を除いた他の部分を、レジ
スト材料からなるエッチングマスク（図示せず）で覆
い、アンチヒューズ領域に対応する部分を選択的に除去
することによって、第１の開口１１ａを形成する。な
お、第１の開口１１ａの形成には、ウエットエッチの後
にドライエッチで開口するという方法が望ましい。ウエ
ットエッチによって開口１１ａの端縁肩部分が除去され
て、開口１１ａが上方へ向かって広くなるテーパー形状
となり、上部電極層６の段差部におけるステップカバレ
ッジが改善される。また、ウエットエッチ後に行われる
ドライエッチで非晶質シリコン膜１０の表面にダメージ
層が形成され、非晶質シリコン膜１０の表面の酸化レー
トが高くなる。これにより、開口の形成に使用したレジ
ストを除去するための、酸素プラズマによるアッシング
処理の工程で、非晶質シリコン膜１０の表面を容易に酸
化することができる。すなわち、レジスト除去工程と非
晶質シリコン膜１０の表面酸化工程とを共用できること
になり、工程を簡素化することができる。
【００４９】次に図２（ｄ）に示すように、２００〜３
００ｎｍの厚さの窒化チタン膜を形成した後、不要部分
を選択的に除去して所定のパターンの上部電極層６を形
成する。このとき、アンチヒューズ素子の上部電極層６
の最も薄い部分の膜厚が最も厚い部分の膜厚の８０％以
上となるよう構成する。
００ｎｍの厚さの窒化チタン膜を形成した後、不要部分
を選択的に除去して所定のパターンの上部電極層６を形
成する。このとき、アンチヒューズ素子の上部電極層６
の最も薄い部分の膜厚が最も厚い部分の膜厚の８０％以
上となるよう構成する。
【００５０】次に図２（ｅ）に示すように、ＴＥＯＳを
用いたプラズマＣＶＤ法でシリコン酸化物を上述した構
成要素上に堆積させ、堆積層の表面を平坦化して、第２
の層間絶縁膜４を形成する。なお、第２の層間絶縁膜の
厚さは５００〜１０００ｎｍである。その後レジスト膜
をマスクとして、第２の層間絶縁膜４に、その上部電極
層６上の部分を、選択的に除去して、第２の開口４ａを
形成する。
用いたプラズマＣＶＤ法でシリコン酸化物を上述した構
成要素上に堆積させ、堆積層の表面を平坦化して、第２
の層間絶縁膜４を形成する。なお、第２の層間絶縁膜の
厚さは５００〜１０００ｎｍである。その後レジスト膜
をマスクとして、第２の層間絶縁膜４に、その上部電極
層６上の部分を、選択的に除去して、第２の開口４ａを
形成する。
【００５１】次に図２（ｆ）に示すように、上部電極層
６の第２の開口４ａにおける露出部分上および第２の層
間絶縁膜４上に、バリアメタル層７と第２のメタル配線
層８とを順次形成する。
６の第２の開口４ａにおける露出部分上および第２の層
間絶縁膜４上に、バリアメタル層７と第２のメタル配線
層８とを順次形成する。
【００５２】本実施例の製造方法において、電極間分離
酸化膜１１の堆積前に、アンチヒューズ層１３を構成す
るシリコン窒化膜９と非晶質シリコン膜１０とを形成す
ることにより、これらの膜の膜厚制御が容易となって、
アンチヒューズ素子のオフ状態時の絶縁破壊耐圧の制御
が可能になる。
酸化膜１１の堆積前に、アンチヒューズ層１３を構成す
るシリコン窒化膜９と非晶質シリコン膜１０とを形成す
ることにより、これらの膜の膜厚制御が容易となって、
アンチヒューズ素子のオフ状態時の絶縁破壊耐圧の制御
が可能になる。
【００５３】また、非晶質シリコン膜１０の表面領域を
プラズマ酸化することにより、均一なシリコン酸化膜１
２を形成することができ、アンチヒューズ素子のオフ状
態でのリーク電流を低減することができる。
プラズマ酸化することにより、均一なシリコン酸化膜１
２を形成することができ、アンチヒューズ素子のオフ状
態でのリーク電流を低減することができる。
【００５４】さらにまた、電極間分離酸化膜１１に第１
の開口１１ａをウエットエッチ後ドライエッチで開口す
ることにより、開口１１ａによる段差部にテーパーを設
けることができ、それにより上部電極層６となる窒化チ
タン膜のステップカバレッジが向上し、膜厚制御が容易
になる。したがって、プログラミング時のヒューズリン
クの第２のメタル配線層８への侵入の防止、さらにはそ
れによるヒューズリンクへのアルミニウムの拡散の防止
が容易となり、アンチヒューズ素子のオン状態での信頼
性劣化を防止することができる。
の開口１１ａをウエットエッチ後ドライエッチで開口す
ることにより、開口１１ａによる段差部にテーパーを設
けることができ、それにより上部電極層６となる窒化チ
タン膜のステップカバレッジが向上し、膜厚制御が容易
になる。したがって、プログラミング時のヒューズリン
クの第２のメタル配線層８への侵入の防止、さらにはそ
れによるヒューズリンクへのアルミニウムの拡散の防止
が容易となり、アンチヒューズ素子のオン状態での信頼
性劣化を防止することができる。
【００５５】さらに、電極間分離酸化膜１１に第１の開
口１１ａを形成する工程でドライエッチを用いている
が、その際非晶質シリコン膜１０の表面に形成されるダ
メージ層の影響によりプラズマ酸化のレートが促進され
る。これにより、非晶質シリコン膜１０の上部に容易に
シリコン酸化膜を形成でき、アンチヒューズ素子のオフ
状態でのリーク電流を抑制する。
口１１ａを形成する工程でドライエッチを用いている
が、その際非晶質シリコン膜１０の表面に形成されるダ
メージ層の影響によりプラズマ酸化のレートが促進され
る。これにより、非晶質シリコン膜１０の上部に容易に
シリコン酸化膜を形成でき、アンチヒューズ素子のオフ
状態でのリーク電流を抑制する。
【００５６】また、アンチヒューズ素子の電極間分離酸
化膜１１に第１の開口１１ａを形成した後にレジストを
酸素プラズマによるアッシングで除去する際に、同時に
非晶質シリコン膜１０の表面をプラズマ酸化できるた
め、工程が簡略化できる。
化膜１１に第１の開口１１ａを形成した後にレジストを
酸素プラズマによるアッシングで除去する際に、同時に
非晶質シリコン膜１０の表面をプラズマ酸化できるた
め、工程が簡略化できる。
【００５７】なお、本実施例において、アンチヒューズ
層１３を複合膜とし、第１の開口１１ａの端縁部分がテ
ーパーをもつ形状としたが、基本的には、アンチヒュー
ズ層１３の、下部電極層３と上部電極層６との接する領
域部分の厚さが一定であれば、アンチヒューズ層１３が
単層の絶縁膜であっても、絶縁破壊耐圧の制御が可能と
なるという本発明の効果が得られるのは言うまでもない
ことである。
層１３を複合膜とし、第１の開口１１ａの端縁部分がテ
ーパーをもつ形状としたが、基本的には、アンチヒュー
ズ層１３の、下部電極層３と上部電極層６との接する領
域部分の厚さが一定であれば、アンチヒューズ層１３が
単層の絶縁膜であっても、絶縁破壊耐圧の制御が可能と
なるという本発明の効果が得られるのは言うまでもない
ことである。
【００５８】
【発明の効果】本発明によれば、アンチヒューズ素子の
オフ状態時の絶縁破壊耐圧の制御が容易となる。さら
に、アンチヒューズ層として非晶質シリコン膜、シリコ
ン窒化膜およびシリコン酸化膜からなる複合膜を用いる
ことにより、アンチヒューズ素子のオフ状態での電流電
圧特性の極性制御を可能にするとともに、オフ状態時の
リーク電流を抑制できるという有利な効果も得られる。
オフ状態時の絶縁破壊耐圧の制御が容易となる。さら
に、アンチヒューズ層として非晶質シリコン膜、シリコ
ン窒化膜およびシリコン酸化膜からなる複合膜を用いる
ことにより、アンチヒューズ素子のオフ状態での電流電
圧特性の極性制御を可能にするとともに、オフ状態時の
リーク電流を抑制できるという有利な効果も得られる。
【００５９】また、上部電極層および下部電極層をプロ
グラミング後に形成されるヒューズリンクの電極層への
侵入長さよりも厚い膜厚に設定することにより、アンチ
ヒューズ素子のオン状態時の信頼性劣化を防止でき、ま
た電極層を窒化チタン膜で構成することによりアンチヒ
ューズ素子のオフ状態での絶縁破壊耐圧のばらつきを抑
制することができる。
グラミング後に形成されるヒューズリンクの電極層への
侵入長さよりも厚い膜厚に設定することにより、アンチ
ヒューズ素子のオン状態時の信頼性劣化を防止でき、ま
た電極層を窒化チタン膜で構成することによりアンチヒ
ューズ素子のオフ状態での絶縁破壊耐圧のばらつきを抑
制することができる。
【００６０】また、アンチヒューズ素子の電極間分離絶
縁膜の膜厚をメタル配線間を絶縁する層間絶縁膜よりも
薄くし、かつ電極間分離絶縁膜に設けた開口をテーパー
形状としたため、アンチヒューズ素子のオン状態時の信
頼性劣化を防止できる。
縁膜の膜厚をメタル配線間を絶縁する層間絶縁膜よりも
薄くし、かつ電極間分離絶縁膜に設けた開口をテーパー
形状としたため、アンチヒューズ素子のオン状態時の信
頼性劣化を防止できる。
【００６１】また本発明のアンチヒューズ素子の製造方
法によれば、下部電極層、アンチヒューズ層を形成した
後に電極間分離絶縁膜を形成し、電極間分離絶縁膜に開
口を形成しているためアンチヒューズ層の膜厚が均一に
なり、絶縁破壊耐圧の制御が容易である。またアンチヒ
ューズ層として用いた非晶質シリコン膜の表面をプラズ
マ酸化する工程を用いることにより、または電極間分離
絶縁膜に開口を形成する工程にウエットエッチ後ドライ
エッチする方法を用いることにより、アンチヒューズ素
子のオフ状態時の絶縁破壊耐圧の制御を容易にし、かつ
絶縁破壊耐圧のばらつきを抑制し、電圧電流特性の極性
制御を可能にし、リーク電流を抑制し、さらにオン状態
時の信頼性劣化を防止することのできる優れたアンチヒ
ューズ素子を製造できる。
法によれば、下部電極層、アンチヒューズ層を形成した
後に電極間分離絶縁膜を形成し、電極間分離絶縁膜に開
口を形成しているためアンチヒューズ層の膜厚が均一に
なり、絶縁破壊耐圧の制御が容易である。またアンチヒ
ューズ層として用いた非晶質シリコン膜の表面をプラズ
マ酸化する工程を用いることにより、または電極間分離
絶縁膜に開口を形成する工程にウエットエッチ後ドライ
エッチする方法を用いることにより、アンチヒューズ素
子のオフ状態時の絶縁破壊耐圧の制御を容易にし、かつ
絶縁破壊耐圧のばらつきを抑制し、電圧電流特性の極性
制御を可能にし、リーク電流を抑制し、さらにオン状態
時の信頼性劣化を防止することのできる優れたアンチヒ
ューズ素子を製造できる。
【図１】本発明のアンチヒューズ素子における一実施例
の断面図
の断面図
【図２】本発明のアンチヒューズ素子の製造方法におけ
る一実施例を説明するための断面フロー図
る一実施例を説明するための断面フロー図
【図３】従来のアンチヒューズ素子の一例の断面図
【図４】図３に示した構造のアンチヒューズ素子の製造
方法を説明するための断面フロー図
方法を説明するための断面フロー図
１ 第１の層間絶縁膜 ２ 第１のメタル配線層 ３ 下部電極層 ４ 第２の層間絶縁膜 ４ａ 第２の開口 ６ 上部電極層 ７ バリアメタル層 ８ 第２のメタル配線層 ９ シリコン窒化膜 １０ 非晶質シリコン膜 １１ 電極間分離酸化膜 １１ａ 第１の開口 １２ シリコン酸化膜 １３ アンチヒューズ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 湯浅 寛 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (13)
- 【請求項１】 絶縁膜上に形成された第１の配線層と、
前記第１の配線層の平坦領域上に形成された平坦な下部
電極層と、前記下部電極層上に形成された平坦なアンチ
ヒューズ層と、前記アンチヒューズ層の上に形成された
上部電極層および前記上部電極層に接続された第２の配
線層とを備えたアンチヒューズ素子。 - 【請求項２】 アンチヒューズ層が非晶質シリコン膜、
シリコン窒化膜およびシリコン酸化膜で構成された請求
項１記載のアンチヒューズ素子。 - 【請求項３】 下部電極層上にシリコン窒化膜、非晶質
シリコン膜、およびシリコン酸化膜が順次積層されてア
ンチヒューズ層が構成された請求項１記載のアンチヒュ
ーズ素子。 - 【請求項４】 上部電極層および下部電極層のそれぞれ
の厚さが、前記上部電極層と前記下部電極層との間に電
圧を印加してアンチヒューズ層に形成した導通路の、前
記上部電極層および前記下部電極層への侵入部分の長さ
より厚い請求項１記載のアンチヒューズ素子。 - 【請求項５】 アンチヒューズ層の上部電極層および下
部電極層が窒化チタン膜であることを特徴とする請求項
１記載のアンチヒューズ素子。 - 【請求項６】 絶縁膜上に形成された第１の配線層と、
前記第１の配線層の平坦領域上に形成された平坦な下部
電極層と、前記下部電極層上に形成された複数の絶縁膜
を積層してなるアンチヒューズ層と、前記アンチヒュー
ズ層、前記下部電極層および前記第１の配線層を覆いか
つ前記アンチヒューズ層上に第１の開口を有する分離絶
縁膜と、前記第１の開口の部分を覆って形成された上部
電極層と、前記上部電極層の一部分を露出させる第２の
開口を有する層間絶縁膜と、前記層間絶縁膜の前記第２
の開口を通して前記上部電極層に接続させて形成された
第２の配線層とを有し、かつ前記分離絶縁膜の厚さが前
記層間絶縁膜の厚さより薄いアンチヒューズ素子。 - 【請求項７】 分離絶縁膜における第１の開口がアンチ
ヒューズ層側からそれとは反対側へ向かって広くなるテ
ーパー形状を有しており、前記分離絶縁膜の前記第１の
開口による段差部での上部電極層の最も薄い部分の膜厚
が前記上部電極層の最も厚い部分の膜厚の８０％から９
０％までの範囲内である請求項６記載のアンチヒューズ
素子。 - 【請求項８】 絶縁膜上に第１の配線層を形成する工程
と、前記第１の配線層の平坦領域上に平坦な下部電極層
を形成する工程と、前記下部電極層上に平坦なアンチヒ
ューズ層を形成する工程と、前記第１の配線層、前記下
部電極層および前記アンチヒューズ層を覆って分離絶縁
膜を形成する工程と、前記分離絶縁膜に前記アンチヒュ
ーズ層に達する開口を形成する工程と、前記分離絶縁膜
の開口部分を覆って上部電極層を形成する工程を有する
アンチヒューズ素子の製造方法。 - 【請求項９】 アンチヒューズ層を形成する工程が、下
部電極層上にシリコン窒化膜を形成する工程、非晶質シ
リコン膜を形成する工程、および、シリコン酸化膜を形
成する工程とを有する請求項８記載のアンチヒューズ素
子の製造方法。 - 【請求項１０】 シリコン酸化膜を形成する工程が、非
晶質シリコン膜の表面にプラズマ酸化によってシリコン
酸化膜を形成する工程である請求項９記載のアンチヒュ
ーズ素子の製造方法。 - 【請求項１１】 分離絶縁膜に非晶質シリコン膜に達す
る開口を形成した後、前記非晶質シリコン膜の表面をプ
ラズマ酸化して、シリコン酸化膜を形成する請求項９記
載のアンチヒューズ素子の製造方法。 - 【請求項１２】 分離絶縁膜にアンチヒューズ層に達す
る開口を形成する工程が、前記分離絶縁膜上にエッチン
グマスクを選択的に形成する工程と、ウエットエッチン
グした後ドライエッチングする工程とを有する請求項８
記載のアンチヒューズ素子の製造方法。 - 【請求項１３】 非晶質シリコン膜の表面をプラズマ酸
化する工程が、分離絶縁膜に開口を形成するために用い
たレジスト膜を酸素プラズマ中で処理することにより除
去すると同時に、前記酸素プラズマによって前記非晶質
シリコン膜の表面を酸化する工程である請求項１１記載
のアンチヒューズ素子の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209937A JPH1056066A (ja) | 1996-08-08 | 1996-08-08 | アンチヒューズ素子およびその製造方法 |
| TW086101962A TW428285B (en) | 1996-08-08 | 1997-02-19 | Antifuse element and method for manufacturing the same |
| SG1997000481A SG54471A1 (en) | 1996-08-08 | 1997-02-25 | Antifuse element and method for manufacturing the same |
| US08/806,799 US5913138A (en) | 1996-08-08 | 1997-02-26 | Method of manufacturing an antifuse element having a controlled thickness |
| EP97103111A EP0823733A3 (en) | 1996-08-08 | 1997-02-26 | Antifuse element and method for manufacturing the same |
| CN97103004A CN1173736A (zh) | 1996-08-08 | 1997-02-27 | 反熔断元件及其制造方法 |
| KR1019970006615A KR100252574B1 (ko) | 1996-08-08 | 1997-02-28 | 앤티퓨즈소자및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209937A JPH1056066A (ja) | 1996-08-08 | 1996-08-08 | アンチヒューズ素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1056066A true JPH1056066A (ja) | 1998-02-24 |
Family
ID=16581138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8209937A Pending JPH1056066A (ja) | 1996-08-08 | 1996-08-08 | アンチヒューズ素子およびその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5913138A (ja) |
| EP (1) | EP0823733A3 (ja) |
| JP (1) | JPH1056066A (ja) |
| KR (1) | KR100252574B1 (ja) |
| CN (1) | CN1173736A (ja) |
| SG (1) | SG54471A1 (ja) |
| TW (1) | TW428285B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986322A (en) * | 1995-06-06 | 1999-11-16 | Mccollum; John L. | Reduced leakage antifuse structure |
| JP2008135729A (ja) * | 2006-10-24 | 2008-06-12 | Semiconductor Energy Lab Co Ltd | 記憶装置及び記憶装置の駆動方法 |
| US8687407B2 (en) | 2006-10-24 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including storage device and method for driving the same |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856234A (en) * | 1993-09-14 | 1999-01-05 | Actel Corporation | Method of fabricating an antifuse |
| US5485031A (en) | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
| WO1996038861A1 (en) | 1995-06-02 | 1996-12-05 | Actel Corporation | Raised tungsten plug antifuse and fabrication process |
| US6541363B2 (en) | 1996-10-17 | 2003-04-01 | Guobiao Zhang | Antifuse manufacturing process |
| DE19931082B4 (de) * | 1999-07-06 | 2005-02-24 | Robert Bosch Gmbh | Abgleichbares Halbleiterbauelement |
| US6774439B2 (en) * | 2000-02-17 | 2004-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device using fuse/anti-fuse system |
| JP3629187B2 (ja) * | 2000-06-28 | 2005-03-16 | 株式会社東芝 | 電気フューズ、この電気フューズを備えた半導体装置及びその製造方法 |
| GB0111384D0 (en) * | 2001-05-10 | 2001-07-04 | Esm Ltd | Design and processing of antifuse structure |
| US7816188B2 (en) | 2001-07-30 | 2010-10-19 | Sandisk 3D Llc | Process for fabricating a dielectric film using plasma oxidation |
| US20030183868A1 (en) * | 2002-04-02 | 2003-10-02 | Peter Fricke | Memory structures |
| US6794726B2 (en) | 2002-04-17 | 2004-09-21 | International Business Machines Corporation | MOS antifuse with low post-program resistance |
| US7196570B2 (en) * | 2004-05-05 | 2007-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multiple-time programmable resistance circuit |
| JP6150997B2 (ja) * | 2012-10-03 | 2017-06-21 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置 |
| CN104979282A (zh) * | 2015-06-10 | 2015-10-14 | 中国电子科技集团公司第五十八研究所 | 一种降低mtm反熔丝介质漏电流的工艺方法 |
| US11107764B2 (en) | 2017-09-28 | 2021-08-31 | Intel Corporation | Group III-V semiconductor fuses and their methods of fabrication |
| US11621225B2 (en) * | 2020-09-06 | 2023-04-04 | Nanya Technology Corporation | Electrical fuse matrix |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5866937A (en) * | 1990-04-12 | 1999-02-02 | Actel Corporation | Double half via antifuse |
| US5181096A (en) * | 1990-04-12 | 1993-01-19 | Actel Corporation | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer |
| US5196724A (en) * | 1991-04-26 | 1993-03-23 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
| WO1993004499A1 (en) * | 1991-08-19 | 1993-03-04 | Crosspoint Solutions, Inc. | An improved antifuse and method of manufacture thereof |
| JPH05198681A (ja) * | 1991-10-23 | 1993-08-06 | Fujitsu Ltd | アンチヒューズを備えた半導体装置 |
| US5475253A (en) * | 1992-08-21 | 1995-12-12 | Xilinx, Inc. | Antifuse structure with increased breakdown at edges |
| WO1994005041A1 (en) * | 1992-08-21 | 1994-03-03 | Xilinx, Inc. | Antifuse structure and method for forming |
| EP0660408A1 (en) * | 1993-12-16 | 1995-06-28 | United Technologies Corporation | A method of manufacturing antifuse devices |
| US5440167A (en) * | 1994-02-23 | 1995-08-08 | Crosspoint Solutions, Inc. | Antifuse with double via contact and method of manufacture therefor |
| US5682058A (en) * | 1994-03-31 | 1997-10-28 | Crosspoint Solutions, Inc. | Multilayer antifuse with low leakage and method of manufacture therefor |
| US5514900A (en) * | 1994-03-31 | 1996-05-07 | Crosspoint Solutions, Inc. | Mutlilayered antifuse with intermediate metal layer |
| JPH0831944A (ja) * | 1994-07-15 | 1996-02-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| WO1996038861A1 (en) * | 1995-06-02 | 1996-12-05 | Actel Corporation | Raised tungsten plug antifuse and fabrication process |
| US5986322A (en) * | 1995-06-06 | 1999-11-16 | Mccollum; John L. | Reduced leakage antifuse structure |
-
1996
- 1996-08-08 JP JP8209937A patent/JPH1056066A/ja active Pending
-
1997
- 1997-02-19 TW TW086101962A patent/TW428285B/zh not_active IP Right Cessation
- 1997-02-25 SG SG1997000481A patent/SG54471A1/en unknown
- 1997-02-26 EP EP97103111A patent/EP0823733A3/en not_active Withdrawn
- 1997-02-26 US US08/806,799 patent/US5913138A/en not_active Expired - Fee Related
- 1997-02-27 CN CN97103004A patent/CN1173736A/zh active Pending
- 1997-02-28 KR KR1019970006615A patent/KR100252574B1/ko not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986322A (en) * | 1995-06-06 | 1999-11-16 | Mccollum; John L. | Reduced leakage antifuse structure |
| JP2008135729A (ja) * | 2006-10-24 | 2008-06-12 | Semiconductor Energy Lab Co Ltd | 記憶装置及び記憶装置の駆動方法 |
| US8687407B2 (en) | 2006-10-24 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including storage device and method for driving the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW428285B (en) | 2001-04-01 |
| CN1173736A (zh) | 1998-02-18 |
| US5913138A (en) | 1999-06-15 |
| EP0823733A2 (en) | 1998-02-11 |
| EP0823733A3 (en) | 1998-07-15 |
| KR19980018039A (ko) | 1998-06-05 |
| SG54471A1 (en) | 1998-11-16 |
| KR100252574B1 (ko) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1056066A (ja) | アンチヒューズ素子およびその製造方法 | |
| KR100252447B1 (ko) | 융기된텅스텐플러그앤티퓨즈및제조공정 | |
| US6144051A (en) | Semiconductor device having a metal-insulator-metal capacitor | |
| JP3665426B2 (ja) | 半導体装置の製造方法 | |
| JPH06224304A (ja) | アンティフューズエレメントおよび製造方法 | |
| US5789764A (en) | Antifuse with improved antifuse material | |
| JPH05274993A (ja) | 電気的にプログラム可能なアンチヒューズ素子 | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| KR100306202B1 (ko) | 반도체장치 및 그의 제조방법 | |
| KR0159450B1 (ko) | 앤티퓨즈소자 | |
| US5227323A (en) | Method of manufacturing capacitor elements in an integrated circuit having a compound semiconductor substrate | |
| JP3062464B2 (ja) | 半導体装置 | |
| JP2002100740A (ja) | 半導体記憶素子及びその製造方法 | |
| JPH11506869A (ja) | 二重半ビア形アンチヒューズ | |
| KR100273228B1 (ko) | 캐패시터제조방법 | |
| US6576544B1 (en) | Local interconnect | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| KR20020006045A (ko) | 반도체 장치의 제조방법 | |
| JP2002208633A (ja) | 半導体装置およびその製造方法 | |
| JP3640769B2 (ja) | 半導体装置及びその製造方法 | |
| JP3521061B2 (ja) | 半導体装置の製造方法 | |
| JP2000208734A (ja) | 半導体装置およびその製造方法 | |
| JPH0714920A (ja) | 半導体装置の製造方法 | |
| JPH06268071A (ja) | 半導体装置の製造方法 |