JPH1056099A - 多層回路基板およびその製造方法 - Google Patents

多層回路基板およびその製造方法

Info

Publication number
JPH1056099A
JPH1056099A JP8212643A JP21264396A JPH1056099A JP H1056099 A JPH1056099 A JP H1056099A JP 8212643 A JP8212643 A JP 8212643A JP 21264396 A JP21264396 A JP 21264396A JP H1056099 A JPH1056099 A JP H1056099A
Authority
JP
Japan
Prior art keywords
wiring pattern
circuit board
conductive adhesive
anisotropic conductive
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8212643A
Other languages
English (en)
Inventor
Mitsutoshi Azuma
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP8212643A priority Critical patent/JPH1056099A/ja
Priority to KR1019970037221A priority patent/KR100259999B1/ko
Priority to US08/909,594 priority patent/US6147311A/en
Publication of JPH1056099A publication Critical patent/JPH1056099A/ja
Priority to US09/669,728 priority patent/US6331679B1/en
Priority to US09/669,729 priority patent/US6544428B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 工程を簡略化することによって多層回路基板
の製造コストを低減することができると共に、微細配線
が可能であること。 【解決手段】 第１の配線パターンが１２形成された回
路基板１１上に、熱硬化性樹脂材または熱可塑性樹脂材
等から成る接着剤１５に導電粒子１６が分散された異方
導電性接着剤層１４が形成され、異方導電性接着剤層１
４上に第２の配線パターン１８が形成されると共に、第
２の配線パターン１８の端部が異方導電性接着剤層１４
の内方に湾曲されて導電粒子１６を介して第２の配線パ
ターン１８とが電気的に接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多層回路基板および
その製造方法に関する。
【０００２】
【従来の技術】ＢＴレジンなどから成る樹脂基板等を使
用して配線パターンを多層形成する場合、層間の配線パ
ターンを接合する方法としては多層に積層した基板をド
リル加工してスルーホールを設け、スルーホール内をめ
っきして層間の配線パターンを電気的に接続する方法が
一般に行われている。図５は樹脂基板６０を積層した回
路基板を示す。６２は樹脂基板６０に設けたスルーホー
ルで、スルーホール６２の内壁にスルーホールめっき
（例えば、銅めっき）６４を施して層間の配線パターン
６６を電気的に接続している。
【０００３】このように多層回路基板を製造する場合、
樹脂基板６０を積層して接着する工程の後に、スルーホ
ール６２の形成工程、およびスルーホール６２内のめっ
き工程が必要であり、生産効率が低いという課題があっ
た。また、上記のようにスルーホールめっき６４を施し
て各層の配線パターン６６と電気的に接続する方法の場
合、配線パターン６６間の電気的接続を確実にするため
にはスルーホール６２の内壁へのめっき液のつき回り性
を良くする必要があり、スルーホールの孔径をある程度
以上小さくすることができない。通常、このスルーホー
ルの孔径は0.3mm 程度が限度であり、このため、配線パ
ターン６６の高集積化が制限されるという課題があっ
た。
【０００４】これに対して、異方導電性接着剤の導電性
を利用して層間の配線パターンを電気的に接続した多層
回路基板が特開平７−９４８６８号公報に開示されてい
る。その多層回路基板を、図６に示す。多層回路基板を
構成する第１の基板７０の一方の面に配線パターン７２
を設け、他方の面に接続用のランド７４を設けてある。
接続用のランド７４は、異方導電性接着剤８０を用いて
第１の基板７０と同一構成の第２の基板７０ａと接合し
た際に、第２の基板７０ａに設けた配線パターン７２と
異方導電性接着剤８０に分散された導電粒子８０ａを介
して電気的に接続され、これにより、層間の配線パター
ン７２、７２が電気的に接続される。なお、各基板７
０、７０ａの両面間の電気的接続、すなわち、配線パタ
ーン７２と接続用のランド７４の間は、各基板７０、７
０ａの厚み方向にスルーホール７６を設け、スルーホー
ル７６内に導電性ぺースト７８を充填することによって
行う。基板同士７０、７０ａを接合する接着剤として使
用している異方導電性接着剤８０は、電気的絶縁性を有
する熱可塑性系接着剤などの基材にはんだ粒子などの導
電粒子８０ａを含有させたもので、両側から強く挟圧さ
れた部分で絶縁物質が排除されて導電粒子８０ａによっ
て導通され、その他の部分では電気的絶縁性を維持する
という特性を有する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
異方導電性接着剤８０を用いて多層回路基板を形成する
場合は、上述したように各基板７０、７０ａの上下面に
形成した配線パターン７２とランド７４とを電気的に接
続する必要があるため、基板にスルーホール７６を形成
する工程、および導電性ぺースト７８の充填工程が必要
となり、生産効率が低下するという課題があった。ま
た、スルーホール７６を形成するため、配線パターン７
２の高密度化が制限されるという課題も依然として残
る。
【０００６】そこで、本発明の目的は、工程を簡略化す
ることによって多層回路基板の製造コストを低減するこ
とができると共に、微細配線が可能である多層回路基板
およびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するため次の構成を備える。すなわち、本発明は、第
１の配線パターンが形成された回路基板上に、熱硬化性
樹脂材または熱可塑性樹脂材等から成る接着剤に導電粒
子が分散された異方導電性接着剤層が形成され、該異方
導電性接着剤層上に第２の配線パターンが形成されると
共に、該第２の配線パターンの端部が前記異方導電性接
着剤層の内方に湾曲されて前記導電粒子を介して第２の
配線パターンとが電気的に接続されたことを特徴とす
る。
【０００８】また、前記回路基板の第１の配線パターン
の端部が形成された部位に、該第１の配線パターンの端
部を露出する貫通孔が形成されたことで、外部接続端子
を好適に接続できる。また、前記貫通孔にはんだが充填
され、外部接続端子が形成されること、さらに、その外
部接続端子が、前記貫通孔に充填されたはんだと一体に
形成されたはんだボールであることで、好適に実装でき
る。
【０００９】また、本発明は、第１の配線パターンが形
成された回路基板上に、熱硬化性樹脂材または熱可塑性
樹脂材等から成る接着剤に導電粒子を分散させた異方導
電性接着剤層を形成し、前記異方導電性接着剤層上に導
体層を形成すると共に、該導体層を第２の配線パターン
に形成した後、前記異方導電性接着剤層を加熱して軟化
させ、前記第２の配線パターンの端部を異方導電性接着
剤の内方に湾曲させると共に、前記導電粒子を介して第
２の配線パターンと第１の配線パターンとを電気的に接
続することを特徴とする多層回路基板の製造方法にもあ
る。
【００１０】また、前記異方導電性接着剤層を、シート
状に形成された異方導電性接着剤フィルムを用い、該異
方導電性接着剤フィルム上に導体層を形成した後、該異
方導電性接着剤フィルムを前記回路基板に積層すること
により形成すること、前記異方導電性接着剤フィルムに
形成した導体層を前記第２の配線パターンに形成した
後、該異方導電性接着剤フィルムを前記回路基板に積層
することで、さらに効率よく多層回路基板を製造でき
る。
【００１１】また、前記多層回路基板の製造方法を繰り
返して配線パターンを３層以上の多層に容易に形成する
ことができる。また、そのように配線パターンを３層以
上の多層に形成する場合、前記異方導電性接着剤層が金
属粒子が分散されたエポキシ系の熱硬化性樹脂から成る
ことで、一旦硬化した接着剤が、次の層を形成する際の
加熱によって再度軟化する心配がなく、確実な電気的接
続を得ることができる。さらに、前記金属粒子がはんだ
粒子、ニッケル粒子、または金粒子から成ることで、使
用条件に応じた好適な電気的接続を得ることができる。
【００１２】
【発明の実施の形態】以下、本発明にかかる好適な実施
の形態を添付図面と共に詳細に説明する。図１は本発明
にかかる多層回路基板の実施の形態を示す断面図であ
る。また、図２は多層回路基板を用いて形成された半導
体装置の実施の形態を示す断面図である。１０は基板で
あり、その基板１０上に第１の配線パターン１２が形成
されている。第１の配線パターン１２は、例えば、導体
箔である銅箔を基板１０上に予め接着しておき、エッチ
ングによって形成することができる。基板１０と第１の
配線パターン１２によって回路基板であるベース基板１
１が構成されている。１４は異方導電性接着剤層であ
り、熱硬化性または熱可塑性樹脂材等の接着剤１５の中
に導電粒子１６が分散されて成り、ベース基板１１上に
設けられている。
【００１３】１８は第２の配線パターンであり、第１の
配線パターン１２の形成方法と同様に例えば、導体箔で
ある銅箔を基板１０上に予め接着しておき、エッチング
によって形成することができる。１８ａは接続部であ
り、第２の配線パターン１８の端部を構成し、異方導電
性接着剤層１４の内方に湾曲されて導電粒子１６を介し
て第１の配線パターン１２の一端と電気的に接続されて
いる。すなわち、接続部１８ａは第２の配線パターン１
８の一部であり、接着剤（異方導電性接着剤を成す熱硬
化性樹脂または熱可塑性樹脂）１５が加熱されて軟化し
た際に押圧されて屈曲され、異方導電性接着剤層１４の
接着剤１５を排除して導電粒子１６を介在して第１の配
線パターン１２と接続されている。
【００１４】以上の基板１０、第１の配線パターン１
２、異方導電性接着剤層１４、第２の配線パターン１８
および接続部１８ａという構成によって、多層回路基板
の一例である半導体装置用パッケージ２０が形成されて
いる。図１に示す半導体装置用パッケージ２０では、第
１の配線パターン１２の他端に対応する基板１０の部位
に、第１の配線パターン１２の他端が内底面１２ａとし
て露出するように貫通孔２２が形成されたことで、はん
だボールやはんだ柱などの外部接続端子を好適に接続で
きる。
【００１５】図２は、上記の半導体装置用パッケージ２
０上に、半導体チップ３０が搭載された状態を示してい
る。第２の配線パターン１８上に、半導体チップ３０に
設けられた電極端子３２（例えば、金バンプ）が、接続
材（例えば、はんだ３４）によって電気的に接続され、
半導体チップ３０と半導体装置用パッケージ２０に形成
された第２の配線パターン１８とが接続されているので
ある。また、４０は、はんだボールであり、貫通孔２２
に充填されたはんだを介して第１の配線パターン１２の
内底面１２ａに接続されている。このように、外部接続
端子の一例としてのはんだボール４０が形成されたこと
で、半導体装置が好適に実装できるように形成される。
なお、３６はエポキシ系樹脂から成るアンダーフィル材
の層であり、素子の電極端子の接続部分を保護し、絶縁
性を向上させるために設けられている。アンダーフィル
材はポッティングにより注入されるが、素子の裏面は放
熱性を向上するためアンダーフィル材により封止され
ず、露出している。また、４２はソルダーレジストの層
であり、絶縁性を向上させるために設けられている。以
上に説明してきたように、本発明の多層回路基板によれ
ば、スルーホールが形成されることを要せず、製造工程
が省略できるため生産性を向上できると共に。微細配線
化が可能になる。
【００１６】
【実施例】前記基板１０上に第１の配線パターン１２が
形成されて成るベース基板１１としては、その材質およ
び形態等は特に限定されず、例えば、ＦＰＣ(Flexible
Printed Circuit) 、ＴＡＢ等のシート状若しくはリー
ル状の基板、またはＢＴレジンなどにより形成されたＰ
ＣＢ(Printed Circuit Board) やセラミック基板を用い
ることができる。また、異方導電性接着剤層１４を形成
するには、シート状（薄膜状）に設けられた異方導電性
接着剤フィルム（ＡＣＦ）を前記ベース基板１１上に貼
着するか、或いは導電粒子２２が分散された接着剤１５
を塗布すればよい。
【００１７】前記シート状の異方導電性接着剤フィルム
としては、熱硬化性（エポキシ樹脂等）または熱可塑性
（ポレオレシン樹脂、ポリイミド樹脂等）の接着剤の中
に導電粒子１６が分散されて薄膜状に形成されているも
のがある。導電粒子１６は、例えば、接着剤１５層の一
方の面側に一層で且つ略等間隔に分散された状態で配列
され、均一な粒径（例えば、５μｍ程度）に揃えられて
いる。その材質は、はんだ粒子、ニッケル、ニッケルの
球体に金めっきが施されたもの、球体の樹脂材表面に金
めっきが施されたもの等がある。異方導電性接着剤膜の
厚さは、数１０μｍ、例えば５０μｍ程度が一般的であ
る。
【００１８】第１の配線パターン１２と第２の配線パタ
ーン１８とは、例えば、それらの配線パターン１２、１
８が銅箔から形成され、導電粒子１６がニッケルの球体
によって形成されている場合、導電粒子１６が、第１の
配線パターン１２と第２の配線パターン１８とによって
挟まれ、それぞれにめり込むことによって、電気的に好
適に接続される。このとき、導電粒子１６が、第１の配
線パターン１２と第２の配線パターン１８との両方にめ
り込むことによって、くさびとして作用し、その接続を
確実にできるのである。さらに、導電粒子１６が、第１
の配線パターン１２と第２の配線パターン１８との両方
にめり込むように介在することが、第１の配線パターン
１２と第２の配線パターン１８の厚さ等のバラツキ（誤
差）に対し、その誤差を吸収するように作用するため、
電気的な接続を確実に得ることができる。また、導電粒
子１６としてはんだ粒子を用いた場合には、第２の配線
パターン１８を湾曲させて第１の配線パターン１２と接
続する際の加熱加圧により、はんだが溶けて各配線パタ
ーン同士が確実に接続する。
【００１９】次に図３に基づいて半導体装置の製造方法
の一例を工程順に説明する。先ず、基板１０に接着され
た銅箔等からなる導体層を、パターンニングしてエッチ
ング処理等によって第１の配線パターン１２を形成して
ベース基板１１とする（図３（ａ））。次に、基板１０
上に形成された第１の配線パターン１２を含めた回路基
板（ベース基板１１）上に、前記異方導電性接着剤層１
４を形成する（図３（ｂ））。
【００２０】次に、異方導電性接着剤層１４上に導体層
を形成する。例えば、銅箔１７を貼付して導体層を形成
する（図３（ｃ））。そして、その銅箔１７を、パター
ンニングしてエッチング処理によって第２の配線パター
ン１８を形成する（図３（ｄ））。なお、予め銅箔１７
を、シート状に形成された異方導電性接着剤フィルムに
貼付しておき、その異方導電性接着剤フィルムを基板１
０の第１の配線パターン１２の上に積層（貼付）して異
方導電性接着剤層１４および導体層を形成してもよい。
これにより、生産効率を向上できる。また、前記異方導
電性接着剤フィルムに形成した導体層（例えば、銅箔１
７）をパターンニングし、エッチングして第２の配線パ
ターン１８に形成した後、その異方導電性接着剤フィル
ムを前記基板に積層してもよい。導体層のパターンニン
グ工程、エッチング工程を別途予め行って、第２の配線
パターンを形成した後、配線パターン付異方導電性接着
剤フィルムを基板１０に貼着することができ、さらに製
造効率を向上できる。
【００２１】そして、異方導電性接着剤層１４を加熱し
て軟化させ、第２の配線パターン１８の一端を異方導電
性接着剤層１４の内方に湾曲させると共に、導電粒子１
６・・・を介在させて第１の配線パターン１２の一端と
電気的に接続させる。すなわち、第２の配線パターン１
８の一部を構成して第１の配線パターン１２と接続する
部分である接続部１８ａを、熱圧着ヘッド５０によって
積層方向へ押圧して軟化した接着剤１５が排除されるよ
うに屈曲させ、導電粒子１６を介在して第１の配線パタ
ーン１２と電気的に接続させる（図３（ｅ））。異方導
電性接着剤層１４は、例えば、熱圧着ヘッドにより押圧
する際、１８０〜２００°Ｃ程度で軟化させ、湾曲する
パターンの一端を２０〜３０秒程度加圧することで基板
１０上のパターンと接続する。接着剤１５は硬化する際
に収縮し、第１の配線パターン１２と第２の配線パター
ン１８とを引き合う状態で硬化するので、その電気的な
接続性は好適に維持される。
【００２２】以上の製造方法によって形成された多層回
路基板の平面図を図４に示す。接続部１８ａは押圧され
て窪みになっており、第２の配線パターン１８は接続さ
れる素子の電極端子接続部としてランド状に形成されて
いる。なお、接続部１８ａを含む第２の配線パターン１
８が形成された多層回路基板表面は、接続部分の保護お
よび絶縁性向上のため、前記ランド状の電極端子接続部
が露出するようにソルダーレジストで被覆される。この
ように形成された多層回路基板を用いた半導体装置は、
素子の外形サイズと略同等な大きさの半導体装置を形成
することが可能である。いわゆるチップサイズパッケー
ジ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）にも好適に
対応できる。また、熱圧着ヘッド５０の形状は、単なる
突起状のものに限らず、ナイフエッジ状に一方向に連続
的に突起したような形態のものでもよい。すなわち、熱
圧着ヘッド５０は、接続部１８ａに対応してその接続部
１８ａを好適に押圧でき、第２配線パターン１８の他の
部分で第１の配線パターン１２に短絡することなく好適
に接続する形態であればよく、特に限定されない。な
お、図４のように配線パターンが基板上にＡｒｒａｙ状
に形成されていることで、ナイフエッジ状の熱圧着ヘッ
ド５０が好適に利用できる。
【００２３】また、以上の製造方法は、配線パターンを
第３層以上の多層に形成する際に、繰り返して用いるこ
とができるのは勿論であり、図４に示すような多層回路
基板を容易に形成できる。その際、先に積層して形成し
た電気回路が断線することのないように、前記異方導電
性接着剤層１４の接着剤１５としては、再加熱しても軟
化しない熱硬化性樹脂材を用いるとよい。これにより、
一旦硬化した接着剤が、次の層を形成する際の加熱によ
って緩む心配がなく、確実な電気的接続を得ることがで
き、３層以上の多層回路基板を好適に形成できる。な
お、第３の配線パターンを形成する際に、第２の配線パ
ターン１８を湾曲させたことにより生じる接合部の若干
の凹みを平坦化するため、第２の配線パターン１８を形
成後、基板上に樹脂を塗布して基板表面を平坦化した
後、第３の配線パターンを形成するとよい。
【００２４】以上に説明した第１の配線パターン１２、
或いは第２の配線パターン１８は、グラウンド層（ＧＮ
Ｄ）、パワー層（ＰＷＲ）であっても良いことは勿論で
ある。以上、本発明につき好適な実施例を挙げて種々説
明してきたが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのは勿論のことである。
【００２５】
【発明の効果】本発明によれば、第２の配線パターンの
端部が、異方導電性接着剤層の内方に湾曲されて前記導
電粒子を介して第１の配線パターンと接続される。従っ
て、従来のようなスルーホールの形成が不要であると共
に、めっき或いは導電性ペーストの充填等の工程を要せ
ず、多層回路基板の生産工程を簡略化することができ
る。これにより、生産効率を向上でき、製造コストを低
減することができる。また、スルーホールの形成が不要
であることで微細配線化も可能になるという著効を奏す
る。
【図面の簡単な説明】
【図１】本発明にかかるに多層回路基板の実施の形態の
一例を示す断面図である。
【図２】図１の実施例に半導体チップを搭載した状態を
示す断面図である。
【図３】本発明の製造方法を説明する工程図である。
【図４】本発明の製造方法によって形成された多層回路
基板の多層回路基板である。
【図５】本発明にかかる多層回路基板の他の実施例を示
す断面図である。
【図６】従来の多層回路基板を示す断面図である。
【図７】背景技術の多層回路基板を示す断面図である。
【符号の説明】
１０ 基板 １２ 第１の配線パターン １４ 異方導電性接着剤層 １５ 接着剤 １６ 導電粒子 １８ 第２の配線パターン １８ａ 接続部 ２０ 半導体装置用パッケージ ３０ 半導体チップ ３２ 電極端子 ４０ はんだボール

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第１の配線パターンが形成された回路基
    板上に、熱硬化性樹脂材または熱可塑性樹脂材等から成
    る接着剤に導電粒子が分散された異方導電性接着剤層が
    形成され、該異方導電性接着剤層上に第２の配線パター
    ンが形成されると共に、該第２の配線パターンの端部が
    前記異方導電性接着剤層の内方に湾曲されて前記導電粒
    子を介して第２の配線パターンとが電気的に接続された
    ことを特徴とする多層回路基板。
  2. 【請求項２】 前記回路基板の第１の配線パターンの端
    部が形成された部位に、該第１の配線パターンの端部を
    露出する貫通孔が形成されたことを特徴とする請求項１
    記載の多層回路基板。
  3. 【請求項３】 前記貫通孔にはんだが充填され、外部接
    続端子が形成されたことを特徴とする請求項２記載の多
    層回路基板。
  4. 【請求項４】 前記外部接続端子が、前記貫通孔に充填
    されたはんだと一体に形成されたはんだボールであるこ
    とを特徴とする請求項３記載の多層回路基板。
  5. 【請求項５】 第１の配線パターンが形成された回路基
    板上に、熱硬化性樹脂材または熱可塑性樹脂材等から成
    る接着剤に導電粒子を分散させた異方導電性接着剤層を
    形成し、 前記異方導電性接着剤層上に導体層を形成すると共に、
    該導体層を第２の配線パターンに形成した後、 前記異方導電性接着剤層を加熱して軟化させ、前記第２
    の配線パターンの端部を異方導電性接着剤の内方に湾曲
    させると共に、前記導電粒子を介して第２の配線パター
    ンと第１の配線パターンとを電気的に接続することを特
    徴とする多層回路基板の製造方法。
  6. 【請求項６】 前記異方導電性接着剤層を、シート状に
    形成された異方導電性接着剤フィルムを用い、該異方導
    電性接着剤フィルム上に導体層を形成した後、該異方導
    電性接着剤フィルムを前記回路基板に積層することによ
    り形成することを特徴とする請求項５記載の多層回路基
    板の製造方法。
  7. 【請求項７】 前記異方導電性接着剤フィルムに形成し
    た導体層を前記第２の配線パターンに形成した後、該異
    方導電性接着剤フィルムを前記回路基板に積層すること
    を特徴とする請求項６記載の多層回路基板の製造方法。
  8. 【請求項８】 請求項５、６または７記載の多層回路基
    板の製造方法を繰り返して配線パターンを３層以上の多
    層に形成することを特徴とする多層回路基板の製造方
    法。
  9. 【請求項９】 前記異方導電性接着剤層が金属粒子が分
    散されたエポキシ系の熱硬化性樹脂から成ることを特徴
    とする請求項８記載の多層回路基板の製造方法。
  10. 【請求項１０】 前記金属粒子がはんだ粒子、ニッケル
    粒子、または金粒子から成ることを特徴とする請求項９
    記載の多層回路基板の製造方法。
JP8212643A 1996-08-12 1996-08-12 多層回路基板およびその製造方法 Pending JPH1056099A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8212643A JPH1056099A (ja) 1996-08-12 1996-08-12 多層回路基板およびその製造方法
KR1019970037221A KR100259999B1 (ko) 1996-08-12 1997-08-04 다층회로기판 및 그 제조방법
US08/909,594 US6147311A (en) 1996-08-12 1997-08-12 Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
US09/669,728 US6331679B1 (en) 1996-08-12 2000-09-26 Multi-layer circuit board using anisotropic electro-conductive adhesive layer
US09/669,729 US6544428B1 (en) 1996-08-12 2000-09-26 Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8212643A JPH1056099A (ja) 1996-08-12 1996-08-12 多層回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH1056099A true JPH1056099A (ja) 1998-02-24

Family

ID=16626041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8212643A Pending JPH1056099A (ja) 1996-08-12 1996-08-12 多層回路基板およびその製造方法

Country Status (3)

Country Link
US (3) US6147311A (ja)
JP (1) JPH1056099A (ja)
KR (1) KR100259999B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426554B1 (en) 1999-11-15 2002-07-30 Oki Electric Industry Co., Ltd. Semiconductor device
KR100758963B1 (ko) * 2000-03-30 2007-09-17 신꼬오덴기 고교 가부시키가이샤 표면 탑재용 기판 및 이를 포함하는 구조물
US9252087B2 (en) 2012-11-19 2016-02-02 Mitsubishi Electric Corporation Electronic circuit, production method thereof, and electronic component

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000113919A (ja) * 1998-08-03 2000-04-21 Sony Corp 電気的接続装置と電気的接続方法
JP3415035B2 (ja) * 1998-08-07 2003-06-09 オー・エイチ・ティー株式会社 基板検査用センサプローブおよびその製造方法
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP2000294921A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd プリンス基板及びその製造方法
US6528343B1 (en) * 1999-05-12 2003-03-04 Hitachi, Ltd. Semiconductor device its manufacturing method and electronic device
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
JP2001323246A (ja) * 2000-03-07 2001-11-22 Sony Chem Corp 電極接続用接着剤及びこれを用いた接着方法
US6933740B2 (en) * 2000-05-17 2005-08-23 Oht, Inc. Electronic circuit inspection sensor and inspection system using same
JP3418615B2 (ja) * 2001-06-12 2003-06-23 沖電気工業株式会社 半導体素子およびその製造方法
EP1487056A4 (en) * 2002-03-20 2006-08-16 Jst Mfg Co Ltd FLEXIBLE WELL CONDUCTIVE LAYER AND ANISOTROPIC CONDUCTIVE LEAF MATERIAL THEREFOR
US6777071B2 (en) * 2002-04-25 2004-08-17 Micron Technology, Inc. Electrical interconnect using locally conductive adhesive
US7088005B2 (en) * 2003-12-31 2006-08-08 Intel Corporation Wafer stacking with anisotropic conductive adhesive
US7583735B2 (en) 2005-03-31 2009-09-01 Adc Telecommunications, Inc. Methods and systems for handling underflow and overflow in a software defined radio
US7593450B2 (en) 2005-03-31 2009-09-22 Adc Telecommunications, Inc. Dynamic frequency hopping
US7398106B2 (en) 2005-03-31 2008-07-08 Adc Telecommunications, Inc. Dynamic readjustment of power
US7423988B2 (en) 2005-03-31 2008-09-09 Adc Telecommunications, Inc. Dynamic reconfiguration of resources through page headers
US7474891B2 (en) 2005-03-31 2009-01-06 Adc Telecommunications, Inc. Dynamic digital up and down converters
US7640019B2 (en) 2005-03-31 2009-12-29 Adc Telecommunications, Inc. Dynamic reallocation of bandwidth and modulation protocols
US7424307B2 (en) 2005-03-31 2008-09-09 Adc Telecommunications, Inc. Loss of page synchronization
JP4830744B2 (ja) * 2006-09-15 2011-12-07 パナソニック株式会社 電子部品実装用接着剤及び電子部品実装構造体
US20080179081A1 (en) * 2007-01-25 2008-07-31 Ranco Incorporated Of Delaware Direct Applied Monolithic Printed Circuit Technology
CN101574022B (zh) * 2007-02-22 2011-04-20 夏普株式会社 电子电路装置及其制造方法以及显示装置
US8510935B2 (en) * 2007-07-10 2013-08-20 Joseph C Fjelstad Electronic assemblies without solder and methods for their manufacture
KR100973268B1 (ko) * 2008-03-07 2010-07-30 주식회사 하이닉스반도체 인쇄회로기판 및 그의 제조방법
US8874102B2 (en) 2011-02-14 2014-10-28 Soleo Communications, Inc. Call tracking system and method
US9384496B2 (en) 2011-02-14 2016-07-05 Soleo Communications, Inc Call tracking system and method
US9243987B2 (en) 2013-05-01 2016-01-26 Whirlpool Corporation Method of determining fabric type of a laundry load in a laundry treating appliance
TWI786440B (zh) * 2015-01-13 2022-12-11 日商迪睿合股份有限公司 多層基板、及多層基板之製造方法
KR102767513B1 (ko) 2020-02-12 2025-02-14 (주) 보쉬전장 차량용 모터에 구비되는 채터링 소음감소를 위한 스프링클립
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517050A (en) * 1983-12-05 1985-05-14 E. I. Du Pont De Nemours And Company Process for forming conductive through-holes through a dielectric layer
JPH06104384B2 (ja) * 1987-02-06 1994-12-21 三菱製紙株式会社 定着型感熱記録体
US5502889A (en) * 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
JPH06310839A (ja) * 1993-04-27 1994-11-04 Matsushita Electric Ind Co Ltd フレキシブル印刷回路板への電子部品の実装方法
JPH0794868A (ja) * 1993-09-24 1995-04-07 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US5637834A (en) * 1995-02-03 1997-06-10 Motorola, Inc. Multilayer circuit substrate and method for forming same
JP3549316B2 (ja) * 1995-03-24 2004-08-04 新光電気工業株式会社 配線基板
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426554B1 (en) 1999-11-15 2002-07-30 Oki Electric Industry Co., Ltd. Semiconductor device
KR100758963B1 (ko) * 2000-03-30 2007-09-17 신꼬오덴기 고교 가부시키가이샤 표면 탑재용 기판 및 이를 포함하는 구조물
US9252087B2 (en) 2012-11-19 2016-02-02 Mitsubishi Electric Corporation Electronic circuit, production method thereof, and electronic component
US10453780B2 (en) 2012-11-19 2019-10-22 Mitsubishi Electric Corporation Electronic circuit, production method thereof, and electronic component

Also Published As

Publication number Publication date
KR19980018355A (ko) 1998-06-05
US6544428B1 (en) 2003-04-08
KR100259999B1 (ko) 2000-06-15
US6147311A (en) 2000-11-14
US6331679B1 (en) 2001-12-18

Similar Documents

Publication Publication Date Title
JPH1056099A (ja) 多層回路基板およびその製造方法
JP4208631B2 (ja) 半導体装置の製造方法
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3709882B2 (ja) 回路モジュールとその製造方法
JP4291279B2 (ja) 可撓性多層回路基板
JPH1126902A (ja) 突起電極付きプリント配線基板とその製造方法
JPH09321439A (ja) 積層回路基板
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
JP2000138313A (ja) 半導体装置及びその製造方法
JP2003068923A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH05267402A (ja) 薄膜多層配線基板およびその製造方法
JP2000164618A (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
CN101595563A (zh) 在其上表面和下表面具有半导体结构体的半导体装置及其制造方法
JP2001332866A (ja) 回路基板及びその製造方法
JP4939519B2 (ja) 多層回路基板の製造方法
JP2004119729A (ja) 回路装置の製造方法
JP2000299542A (ja) 積層型回路基板およびその製造方法
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2002151853A (ja) 多層配線基板とその製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JPH11112150A (ja) 多層基板とその製造方法
JP2007335675A (ja) 電源装置および電源装置の製造方法
JP2000294931A (ja) 多層配線基板及びその製造方法
JP2954559B2 (ja) 配線基板の電極構造