JPH1056732A - 突入電流制限回路 - Google Patents
突入電流制限回路Info
- Publication number
- JPH1056732A JPH1056732A JP8209534A JP20953496A JPH1056732A JP H1056732 A JPH1056732 A JP H1056732A JP 8209534 A JP8209534 A JP 8209534A JP 20953496 A JP20953496 A JP 20953496A JP H1056732 A JPH1056732 A JP H1056732A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- resistor
- nmos
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 スイッチングレギュレータの突入電流制限回
路の効率を改善する。 【解決手段】 スイッチ23を閉じると、整流器24から抵
抗25を介してコンデンサ26が充電される。この時、NMOS
28,35 は、オフ状態である。次に、ドライブ回路29によ
ってNMOS28がスイッチングを開始し、NMOS28がオン状態
の時、トランス27に励磁エネルギが蓄積される。NMOS28
がオフ状態の時、トランス27が励磁エネルギを放出し、
巻線27a にフライバック電圧が発生する。そのため、NM
OS28のドレインＤの電圧S28 は、コンデンサ26の電圧Ｖ
26にフライバック電圧VFが加算されたものになる。コン
デンサ31には、フライバック電圧VFの値の電圧が蓄えら
れる。コンデンサ31に蓄えられたフライバック電圧VF
は、抵抗33とツェナ・ダイオード34により減衰されてNM
OS35のゲートＧに供給される。すると、NMOS35がオン状
態になって抵抗25が短絡され、このスイッチングレギュ
レータが動作状態になる。
路の効率を改善する。 【解決手段】 スイッチ23を閉じると、整流器24から抵
抗25を介してコンデンサ26が充電される。この時、NMOS
28,35 は、オフ状態である。次に、ドライブ回路29によ
ってNMOS28がスイッチングを開始し、NMOS28がオン状態
の時、トランス27に励磁エネルギが蓄積される。NMOS28
がオフ状態の時、トランス27が励磁エネルギを放出し、
巻線27a にフライバック電圧が発生する。そのため、NM
OS28のドレインＤの電圧S28 は、コンデンサ26の電圧Ｖ
26にフライバック電圧VFが加算されたものになる。コン
デンサ31には、フライバック電圧VFの値の電圧が蓄えら
れる。コンデンサ31に蓄えられたフライバック電圧VF
は、抵抗33とツェナ・ダイオード34により減衰されてNM
OS35のゲートＧに供給される。すると、NMOS35がオン状
態になって抵抗25が短絡され、このスイッチングレギュ
レータが動作状態になる。
Description
【０００１】
【発明の属する技術分野】本発明は、平滑コンデンサを
有したスイッチングレギュレータに設けられ、電源投入
時にこの平滑コンデンサに突入する電流を抵抗で制限す
ると共に、定常状態ではその抵抗を短絡する突入電流制
限回路に関するものである。
有したスイッチングレギュレータに設けられ、電源投入
時にこの平滑コンデンサに突入する電流を抵抗で制限す
ると共に、定常状態ではその抵抗を短絡する突入電流制
限回路に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献；戸川治朗著、実用電源回路設計ハンドブック、(1
992)、ＣＱ出版社、P.196 一般のスイッチングレギュレータでは、商用電源（例え
ば、AC100V）を直接又はトランスで降圧した後に整流及
び平滑して直流電圧を生成し、この直流電圧を電力用ト
ランジスタや電力用ＦＥＴで高速スイッチングし、それ
を更に整流及び平滑することによって目的の直流電圧を
得ている。特に、この商用電源電圧を直接整流及び平滑
する場合では、電源の投入時に制限抵抗を介して平滑コ
ンデンサの充電を行うことにより、該平滑コンデンサに
突入する電流を制限している。そして、平滑コンデンサ
の充電が完了した後に前記制限抵抗に並列に接続された
サイリスタをオン状態にして該制限抵抗を短絡すること
により、定常動作状態に入る。
例えば、次のような文献に記載されるものがあった。 文献；戸川治朗著、実用電源回路設計ハンドブック、(1
992)、ＣＱ出版社、P.196 一般のスイッチングレギュレータでは、商用電源（例え
ば、AC100V）を直接又はトランスで降圧した後に整流及
び平滑して直流電圧を生成し、この直流電圧を電力用ト
ランジスタや電力用ＦＥＴで高速スイッチングし、それ
を更に整流及び平滑することによって目的の直流電圧を
得ている。特に、この商用電源電圧を直接整流及び平滑
する場合では、電源の投入時に制限抵抗を介して平滑コ
ンデンサの充電を行うことにより、該平滑コンデンサに
突入する電流を制限している。そして、平滑コンデンサ
の充電が完了した後に前記制限抵抗に並列に接続された
サイリスタをオン状態にして該制限抵抗を短絡すること
により、定常動作状態に入る。
【０００３】図２は、前記文献に記載された従来の突入
電流制限回路を有したスイッチングレギュレータの一例
を示す概略の回路図である。このスイッチングレギュレ
ータは、商用電源のコンセントに挿入する電源プラグ１
を有している。電源プラグ１の一方の端子は、ヒューズ
２を介してスイッチ３の一方の端子に接続されている。
スイッチ３の他方の端子は、ダイオードブリッジ４の一
方の入力端子に接続されている。電源プラグ１の他方の
端子は、ダイオードブリッジ４の他方の入力端子に接続
されている。ダイオードブリッジ４の−側出力端子は、
グランドに接続されている。ダイオードブリッジ４の＋
側出力端子は、抵抗５を介して電界コンデンサ６の＋側
に接続されている。電界コンデンサ６の−側は、グラン
ドに接続されている。更に、電界コンデンサ６の＋側
は、トランス７の巻線７ａのホット側（“・”で示す）
に接続されている。巻線７ａのコールド側は、Ｎチャネ
ル型MOSFET（以下、ＮＭＯＳという）８のドレインＤに
接続されている。ＮＭＯＳ８のソースＳは、グランドに
接続されている。ＮＭＯＳ８のゲートＧは、ドライブ回
路９に接続されている。トランス７の巻線７ｂは図示し
ない整流平滑回路に接続され、この整流平滑回路から出
力電圧が出力されるようになっている。
電流制限回路を有したスイッチングレギュレータの一例
を示す概略の回路図である。このスイッチングレギュレ
ータは、商用電源のコンセントに挿入する電源プラグ１
を有している。電源プラグ１の一方の端子は、ヒューズ
２を介してスイッチ３の一方の端子に接続されている。
スイッチ３の他方の端子は、ダイオードブリッジ４の一
方の入力端子に接続されている。電源プラグ１の他方の
端子は、ダイオードブリッジ４の他方の入力端子に接続
されている。ダイオードブリッジ４の−側出力端子は、
グランドに接続されている。ダイオードブリッジ４の＋
側出力端子は、抵抗５を介して電界コンデンサ６の＋側
に接続されている。電界コンデンサ６の−側は、グラン
ドに接続されている。更に、電界コンデンサ６の＋側
は、トランス７の巻線７ａのホット側（“・”で示す）
に接続されている。巻線７ａのコールド側は、Ｎチャネ
ル型MOSFET（以下、ＮＭＯＳという）８のドレインＤに
接続されている。ＮＭＯＳ８のソースＳは、グランドに
接続されている。ＮＭＯＳ８のゲートＧは、ドライブ回
路９に接続されている。トランス７の巻線７ｂは図示し
ない整流平滑回路に接続され、この整流平滑回路から出
力電圧が出力されるようになっている。
【０００４】又、トランス７の巻線７ａのホット側は、
該トランス７の巻線７ｃのコールド側に接続されてい
る。巻線７ｃのホット側はダイオード１０のアノードＡ
に接続され、該ダイオード１０のカソードＫが抵抗１１
を介してサイリスタ１２のゲートＧに接続されている。
更に、サイリスタ１２のカソードＫは、電界コンデンサ
６の＋側に接続されている。又、サイリスタ１２のゲー
トＧは、コンデンサ１３を介して該サイリスタ１２のカ
ソードＫに接続されている。コンデンサ１３には、抵抗
１４が並列に接続されている。サイリスタ１２のアノー
ドＡは、ダイオードブリッジ４の＋側出力端子に接続さ
れている。尚、抵抗５と、トランス７の巻線７ｃと、ダ
イオード１０と、抵抗１１と、サイリスタ１２と、コン
デンサ１３と、抵抗１４とで突入電流制限回路が構成さ
れている。
該トランス７の巻線７ｃのコールド側に接続されてい
る。巻線７ｃのホット側はダイオード１０のアノードＡ
に接続され、該ダイオード１０のカソードＫが抵抗１１
を介してサイリスタ１２のゲートＧに接続されている。
更に、サイリスタ１２のカソードＫは、電界コンデンサ
６の＋側に接続されている。又、サイリスタ１２のゲー
トＧは、コンデンサ１３を介して該サイリスタ１２のカ
ソードＫに接続されている。コンデンサ１３には、抵抗
１４が並列に接続されている。サイリスタ１２のアノー
ドＡは、ダイオードブリッジ４の＋側出力端子に接続さ
れている。尚、抵抗５と、トランス７の巻線７ｃと、ダ
イオード１０と、抵抗１１と、サイリスタ１２と、コン
デンサ１３と、抵抗１４とで突入電流制限回路が構成さ
れている。
【０００５】次に、図２の動作を説明する。電源プラグ
１を商用電源のコンセントに挿入し、スイッチ３をオン
状態にすると、商用電源がダイオードブリッジ４により
整流され、サイリスタ１２のアノードＡに全波整流波形
が加わる。この時、ドライブ回路９は、動作が停止して
いるように設計してあるので、ＮＭＯＳ８はスイッチン
グ作用を行わない。そのため、トランス７の巻線７ｃに
は電圧が発生しないので、サイリスタ１２を点弧する電
圧が無く、サイリスタ１２はオフ状態である。その結
果、電界コンデンサ６は抵抗５によって突入電流が制限
され、抵抗５の抵抗値と電界コンデンサ６の容量で決ま
る時定数で充電される。次に、電界コンデンサ６がほぼ
充電完了した時点でドライブ回路９が動作を開始する
と、ＮＭＯＳ８はスイッチング動作を開始し、巻線７ｃ
に電圧が発生する。この電圧はダイオード１０で整流さ
れ、抵抗１１，１４で１Ｖ程度に減衰されてサイリスタ
１２のゲートＧに供給され、該サイリスタ１２がオン状
態になる。すると、抵抗５が短絡され、このスイッチン
グレギュレータは定常動作状態に入る。尚、コンデンサ
１３は、電源投入時等に発生するノイズがサイリスタ１
２のゲートＧに入り込むことを防止する働きをしてい
る。
１を商用電源のコンセントに挿入し、スイッチ３をオン
状態にすると、商用電源がダイオードブリッジ４により
整流され、サイリスタ１２のアノードＡに全波整流波形
が加わる。この時、ドライブ回路９は、動作が停止して
いるように設計してあるので、ＮＭＯＳ８はスイッチン
グ作用を行わない。そのため、トランス７の巻線７ｃに
は電圧が発生しないので、サイリスタ１２を点弧する電
圧が無く、サイリスタ１２はオフ状態である。その結
果、電界コンデンサ６は抵抗５によって突入電流が制限
され、抵抗５の抵抗値と電界コンデンサ６の容量で決ま
る時定数で充電される。次に、電界コンデンサ６がほぼ
充電完了した時点でドライブ回路９が動作を開始する
と、ＮＭＯＳ８はスイッチング動作を開始し、巻線７ｃ
に電圧が発生する。この電圧はダイオード１０で整流さ
れ、抵抗１１，１４で１Ｖ程度に減衰されてサイリスタ
１２のゲートＧに供給され、該サイリスタ１２がオン状
態になる。すると、抵抗５が短絡され、このスイッチン
グレギュレータは定常動作状態に入る。尚、コンデンサ
１３は、電源投入時等に発生するノイズがサイリスタ１
２のゲートＧに入り込むことを防止する働きをしてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、図２の
スイッチングレギュレータの突入電流制限回路では、次
のような課題（１）〜（３）があった。 （１） サイリスタ１２がオン状態の時のアノードＡと
カソードＫ間の抵抗値（以下、オン抵抗という）が１Ω
前後と高いので、該サイリスタ１２における電力損失が
比較的大きい。 （２） サイリスタ１２を点弧する電圧を発生させるた
めにトランス７に巻線７ｃを設ける必要があるので、ト
ランス７の構成が複雑になり、トランス７のコスト高及
び効率の低下を招く。 （３） サイリスタ１２をオン状態にした後にゲートＧ
にゲート電流が流れないようにするには、ゲートＧをド
ライブする回路が複雑なものになり、実現が困難であ
る。そのため、このスイッチングレギュレータの突入電
流制限回路では、サイリスタ１２のゲートＧにゲート電
流が常時流れる回路構成になっているので、無駄な電力
が消費される。
スイッチングレギュレータの突入電流制限回路では、次
のような課題（１）〜（３）があった。 （１） サイリスタ１２がオン状態の時のアノードＡと
カソードＫ間の抵抗値（以下、オン抵抗という）が１Ω
前後と高いので、該サイリスタ１２における電力損失が
比較的大きい。 （２） サイリスタ１２を点弧する電圧を発生させるた
めにトランス７に巻線７ｃを設ける必要があるので、ト
ランス７の構成が複雑になり、トランス７のコスト高及
び効率の低下を招く。 （３） サイリスタ１２をオン状態にした後にゲートＧ
にゲート電流が流れないようにするには、ゲートＧをド
ライブする回路が複雑なものになり、実現が困難であ
る。そのため、このスイッチングレギュレータの突入電
流制限回路では、サイリスタ１２のゲートＧにゲート電
流が常時流れる回路構成になっているので、無駄な電力
が消費される。
【０００７】
【課題を解決するための手段】本発明は、前記課題を解
決するために、平滑コンデンサに蓄えられた直流電圧を
繰り返しスイッチングしてトランスの１次巻線に供給
し、該トランスの２次巻線に電力を転送するスイッチン
グレギュレータに設けられ、電源投入時に直流電源供給
部から前記平滑コンデンサに突入して流れ込む充電電流
を制限する抵抗と、前記平滑コンデンサの電圧が所定の
電圧に達した後に発生する制御信号に基づいて前記抵抗
を短絡する短絡手段とを備えた突入電流制限回路におい
て、前記短絡手段を次のように構成している。即ち、前
記短絡手段は、前記トランスの１次巻線に発生するフラ
イバック電圧を蓄えるコンデンサと、前記コンデンサに
蓄えられたフライバック電圧を減衰して前記制御信号を
生成する減衰手段と、前記制御信号に基づいてオン状態
になって前記抵抗を短絡するエンハンスメント型特性を
有したMOSFETとを備えている。本発明によれば、以上の
ように突入電流制限回路を構成したので、電源投入時に
直流電源供給部から抵抗を介して平滑コンデンサに充電
電流が流れ込み、該平滑コンデンサが充電される。そし
て、前記平滑コンデンサの電圧が所定の電圧に達する
と、該平滑コンデンサに蓄えられた直流電圧が繰り返し
スイッチングされてトランスの１次巻線に供給される。
この時、トランスの１次巻線にフライバック電圧が発生
する。このフライバック電圧は、コンデンサに蓄えられ
る。このコンデンサに蓄えられたフライバック電圧は、
減衰手段でMOSFETをオン状態にするための電圧に減衰さ
れ、制御信号として該MOSFETに供給される。すると、MO
SFETはオン状態になって前記抵抗を短絡する。従って、
前記課題を解決できるのである。
決するために、平滑コンデンサに蓄えられた直流電圧を
繰り返しスイッチングしてトランスの１次巻線に供給
し、該トランスの２次巻線に電力を転送するスイッチン
グレギュレータに設けられ、電源投入時に直流電源供給
部から前記平滑コンデンサに突入して流れ込む充電電流
を制限する抵抗と、前記平滑コンデンサの電圧が所定の
電圧に達した後に発生する制御信号に基づいて前記抵抗
を短絡する短絡手段とを備えた突入電流制限回路におい
て、前記短絡手段を次のように構成している。即ち、前
記短絡手段は、前記トランスの１次巻線に発生するフラ
イバック電圧を蓄えるコンデンサと、前記コンデンサに
蓄えられたフライバック電圧を減衰して前記制御信号を
生成する減衰手段と、前記制御信号に基づいてオン状態
になって前記抵抗を短絡するエンハンスメント型特性を
有したMOSFETとを備えている。本発明によれば、以上の
ように突入電流制限回路を構成したので、電源投入時に
直流電源供給部から抵抗を介して平滑コンデンサに充電
電流が流れ込み、該平滑コンデンサが充電される。そし
て、前記平滑コンデンサの電圧が所定の電圧に達する
と、該平滑コンデンサに蓄えられた直流電圧が繰り返し
スイッチングされてトランスの１次巻線に供給される。
この時、トランスの１次巻線にフライバック電圧が発生
する。このフライバック電圧は、コンデンサに蓄えられ
る。このコンデンサに蓄えられたフライバック電圧は、
減衰手段でMOSFETをオン状態にするための電圧に減衰さ
れ、制御信号として該MOSFETに供給される。すると、MO
SFETはオン状態になって前記抵抗を短絡する。従って、
前記課題を解決できるのである。
【０００８】
【発明の実施の形態】図１は、本発明の実施形態を示す
突入電流制限回路を有するスイッチングレギュレータの
概略の回路図である。このスイッチングレギュレータ
は、商用電源のコンセントに挿入する電源プラグ２１を
有している。電源プラグ２１の一方の端子は、ヒューズ
２２を介してスイッチ２３の一方の端子に接続されてい
る。スイッチ２３の他方の端子は、ダイオードブリッジ
２４の一方の入力端子に接続されている。電源プラグ２
１の他方の端子は、ダイオードブリッジ２４の他方の入
力端子に接続されている。ダイオードブリッジ２４の−
側出力端子は、グランドに接続されている。尚、商用電
源からダイオードブリッジ２４までが、直流電源供給部
である。更に、このスイッチングレギュレータは、抵抗
２５、平滑コンデンサ２６、トランス２７、ＮＭＯＳ２
８、ドライブ回路２９、ダイオード３０、及び短絡手段
を備えている。この短絡手段は、コンデンサ３１と抵抗
３２と抵抗３３とツェナ・ダイオード３４とＮＭＯＳ３
５とで構成されている。この短絡手段のうちの抵抗３３
とツェナ・ダイオード３４とで減衰手段が構成されてい
る。又、この短絡手段と抵抗２５とで突入電流制限回路
が構成されている。
突入電流制限回路を有するスイッチングレギュレータの
概略の回路図である。このスイッチングレギュレータ
は、商用電源のコンセントに挿入する電源プラグ２１を
有している。電源プラグ２１の一方の端子は、ヒューズ
２２を介してスイッチ２３の一方の端子に接続されてい
る。スイッチ２３の他方の端子は、ダイオードブリッジ
２４の一方の入力端子に接続されている。電源プラグ２
１の他方の端子は、ダイオードブリッジ２４の他方の入
力端子に接続されている。ダイオードブリッジ２４の−
側出力端子は、グランドに接続されている。尚、商用電
源からダイオードブリッジ２４までが、直流電源供給部
である。更に、このスイッチングレギュレータは、抵抗
２５、平滑コンデンサ２６、トランス２７、ＮＭＯＳ２
８、ドライブ回路２９、ダイオード３０、及び短絡手段
を備えている。この短絡手段は、コンデンサ３１と抵抗
３２と抵抗３３とツェナ・ダイオード３４とＮＭＯＳ３
５とで構成されている。この短絡手段のうちの抵抗３３
とツェナ・ダイオード３４とで減衰手段が構成されてい
る。又、この短絡手段と抵抗２５とで突入電流制限回路
が構成されている。
【０００９】ダイオードブリッジ２４の＋側出力端子
は、抵抗２５を介して平滑コンデンサ２６の＋側に接続
されている。平滑コンデンサ２６の−側は、グランドに
接続されている。抵抗２５は、電源投入時にダイオード
ブリッジ２４から平滑コンデンサ２６に流れ込む充電電
流を制限する機能を有している。更に、平滑コンデンサ
２６の＋側は、トランス２７の１次巻線２７ａのホット
側に接続されている。１次巻線２７ａのコールド側は、
ＮＭＯＳ２８のドレインＤに接続されている。ＮＭＯＳ
２８のソースＳは、グランドに接続されている。ＮＭＯ
Ｓ２８のグランドＧは、ドライブ回路２９に接続されて
いる。トランス２７の２次巻線２７ｂは図示しない整流
平滑回路に接続され、この整流平滑回路から出力電圧が
出力されるようになっている。又、トランス２７の１次
巻線２７ａのコールド側はダイオード３０のアノードＡ
に接続され、該ダイオード３０のカソードＫがコンデン
サ３１を介して１次巻線２７ａのホット側に接続されて
いる。コンデンサ３１は、１次巻線２７ａに発生するフ
ライバック電圧を蓄える機能を有している。又、コンデ
ンサ３１には、該コンデンサ３１を放電させるため抵抗
３２が並列に接続されている。この抵抗３２は、スイッ
チ２３がオフ状態になった後の数秒でコンデンサ３１が
放電する抵抗値に設定されている。
は、抵抗２５を介して平滑コンデンサ２６の＋側に接続
されている。平滑コンデンサ２６の−側は、グランドに
接続されている。抵抗２５は、電源投入時にダイオード
ブリッジ２４から平滑コンデンサ２６に流れ込む充電電
流を制限する機能を有している。更に、平滑コンデンサ
２６の＋側は、トランス２７の１次巻線２７ａのホット
側に接続されている。１次巻線２７ａのコールド側は、
ＮＭＯＳ２８のドレインＤに接続されている。ＮＭＯＳ
２８のソースＳは、グランドに接続されている。ＮＭＯ
Ｓ２８のグランドＧは、ドライブ回路２９に接続されて
いる。トランス２７の２次巻線２７ｂは図示しない整流
平滑回路に接続され、この整流平滑回路から出力電圧が
出力されるようになっている。又、トランス２７の１次
巻線２７ａのコールド側はダイオード３０のアノードＡ
に接続され、該ダイオード３０のカソードＫがコンデン
サ３１を介して１次巻線２７ａのホット側に接続されて
いる。コンデンサ３１は、１次巻線２７ａに発生するフ
ライバック電圧を蓄える機能を有している。又、コンデ
ンサ３１には、該コンデンサ３１を放電させるため抵抗
３２が並列に接続されている。この抵抗３２は、スイッ
チ２３がオフ状態になった後の数秒でコンデンサ３１が
放電する抵抗値に設定されている。
【００１０】更に、ダイオード３０のカソードＫは、抵
抗３３を介してツェナ・ダイオード３４のカソードＫに
接続されている。ツェナ・ダイオード３４のアノードＡ
は、平滑コンデンサ２６の＋側に接続されている。そし
て、ツェナ・ダイオード３４のカソードＫの電圧が制御
信号ｃｓになる。ツェナ・ダイオード３４のカソードＫ
は、ＮＭＯＳ３５のゲートＧに接続されている。ＮＭＯ
Ｓ３５のソースＳは平滑コンデンサ２６の＋側に接続さ
れている。ＮＭＯＳ３５のドレインＤはダイオードブリ
ッジ２４の＋側出力端子に接続されている。このＮＭＯ
Ｓ３５はエンハンスメント型特性を有し、制御信号ｃｓ
に基づいてオン状態になって抵抗２５を短絡する機能を
有している。図３は、図１の動作を説明するためのタイ
ムチャートであり、縦軸に電圧、及び横軸に時間がとら
れている。この図を参照しつつ、図１の動作を説明す
る。先ず、プラグ２１を商用電源のコンセントに挿入
し、電源投入即ちスイッチ２３をオン状態にすると、ダ
イオードブリッジ２４の＋側出力端子から抵抗２５を介
して平滑コンデンサ２６に充電電流が流れ、該平滑コン
デンサ２６が充電される。この時、平滑コンデンサ２６
の＋側の電圧が商用電源の入力ＡＣ電圧によって定まる
一定値（通常、入力ＡＣ電圧のピーク値の90〜100%）以
上に達するまでドライブ回路２９の動作を停止するシー
ケンスに設定しているので、ＮＭＯＳ２８はオフ状態で
ある。又、ＮＭＯＳ３５も、ゲートＧ及びソースＳが同
電位になっているので、オフ状態である。そのため、ス
イッチ２３をオン状態にした時の平滑コンデンサ２６に
流れ込む突入電流は、抵抗２５の値を選択することによ
って十分に小さくすることができる。従って、抵抗２５
を設けない場合に発生する突入電流によるヒューズ１２
の溶断、スイッチ１３の接点の焼損及びダイオードブリ
ッジ２４や平滑コンデンサ２６等の劣化が回避される。
抗３３を介してツェナ・ダイオード３４のカソードＫに
接続されている。ツェナ・ダイオード３４のアノードＡ
は、平滑コンデンサ２６の＋側に接続されている。そし
て、ツェナ・ダイオード３４のカソードＫの電圧が制御
信号ｃｓになる。ツェナ・ダイオード３４のカソードＫ
は、ＮＭＯＳ３５のゲートＧに接続されている。ＮＭＯ
Ｓ３５のソースＳは平滑コンデンサ２６の＋側に接続さ
れている。ＮＭＯＳ３５のドレインＤはダイオードブリ
ッジ２４の＋側出力端子に接続されている。このＮＭＯ
Ｓ３５はエンハンスメント型特性を有し、制御信号ｃｓ
に基づいてオン状態になって抵抗２５を短絡する機能を
有している。図３は、図１の動作を説明するためのタイ
ムチャートであり、縦軸に電圧、及び横軸に時間がとら
れている。この図を参照しつつ、図１の動作を説明す
る。先ず、プラグ２１を商用電源のコンセントに挿入
し、電源投入即ちスイッチ２３をオン状態にすると、ダ
イオードブリッジ２４の＋側出力端子から抵抗２５を介
して平滑コンデンサ２６に充電電流が流れ、該平滑コン
デンサ２６が充電される。この時、平滑コンデンサ２６
の＋側の電圧が商用電源の入力ＡＣ電圧によって定まる
一定値（通常、入力ＡＣ電圧のピーク値の90〜100%）以
上に達するまでドライブ回路２９の動作を停止するシー
ケンスに設定しているので、ＮＭＯＳ２８はオフ状態で
ある。又、ＮＭＯＳ３５も、ゲートＧ及びソースＳが同
電位になっているので、オフ状態である。そのため、ス
イッチ２３をオン状態にした時の平滑コンデンサ２６に
流れ込む突入電流は、抵抗２５の値を選択することによ
って十分に小さくすることができる。従って、抵抗２５
を設けない場合に発生する突入電流によるヒューズ１２
の溶断、スイッチ１３の接点の焼損及びダイオードブリ
ッジ２４や平滑コンデンサ２６等の劣化が回避される。
【００１１】次に、平滑コンデンサ２６の＋側の電圧が
前記一定値以上に達するとドライブ回路２９が作動し、
ドライブ信号Ｓ２９がＮＭＯＳ２８のゲートＧに供給さ
れて該ＮＭＯＳ２８のスイッチング動作が開始すると、
時間ｔ１において、ＮＭＯＳ２８がオン状態になり、ト
ランス２７に励磁エネルギーが蓄積される。時間ｔ２に
おいて、ＮＭＯＳ２８はオフ状態になり、トランス２７
が励磁エネルギーを放出するので、１次巻線２７ａのホ
ット側からコールド側にフライバック電圧が発生する。
そのため、図３に示すように、ＮＭＯＳ２８のドレイン
Ｄにおける電圧Ｓ２８は、直流としての入力電圧である
平滑コンデンサ２６の電圧Ｖ26に数１０Ｖ〜数１００Ｖ
のフライバック電圧ＶF が加算された波形になる。この
ため、ダイオード３０及び抵抗３２と共にスナバ回路を
構成するコンデンサ３１には、フライバック電圧ＶF の
値に等しい直流電圧が蓄えられる。その極性は、ダイオ
ード３０のカソードＫと接続されている側が正である。
そして、コンデンサ３１に蓄えられたフライバック電圧
ＶF は、抵抗３３とツェナ・ダイオード３４により１０
Ｖ程度の値に減衰されてＮＭＯＳ３５のゲートＧに加え
られる。すると、ＮＭＯＳ３５がオン状態になって抵抗
２５が短絡され、このスイッチングレギュレータが定常
動作状態に入る。
前記一定値以上に達するとドライブ回路２９が作動し、
ドライブ信号Ｓ２９がＮＭＯＳ２８のゲートＧに供給さ
れて該ＮＭＯＳ２８のスイッチング動作が開始すると、
時間ｔ１において、ＮＭＯＳ２８がオン状態になり、ト
ランス２７に励磁エネルギーが蓄積される。時間ｔ２に
おいて、ＮＭＯＳ２８はオフ状態になり、トランス２７
が励磁エネルギーを放出するので、１次巻線２７ａのホ
ット側からコールド側にフライバック電圧が発生する。
そのため、図３に示すように、ＮＭＯＳ２８のドレイン
Ｄにおける電圧Ｓ２８は、直流としての入力電圧である
平滑コンデンサ２６の電圧Ｖ26に数１０Ｖ〜数１００Ｖ
のフライバック電圧ＶF が加算された波形になる。この
ため、ダイオード３０及び抵抗３２と共にスナバ回路を
構成するコンデンサ３１には、フライバック電圧ＶF の
値に等しい直流電圧が蓄えられる。その極性は、ダイオ
ード３０のカソードＫと接続されている側が正である。
そして、コンデンサ３１に蓄えられたフライバック電圧
ＶF は、抵抗３３とツェナ・ダイオード３４により１０
Ｖ程度の値に減衰されてＮＭＯＳ３５のゲートＧに加え
られる。すると、ＮＭＯＳ３５がオン状態になって抵抗
２５が短絡され、このスイッチングレギュレータが定常
動作状態に入る。
【００１２】以上のように、本実施形態では、トランス
２７の１次巻線２７ａに接続したスナバ回路のコンデン
サ３１に蓄えられたフライバック電圧ＶF から抵抗３３
とツェナ・ダイオード３４により一定電圧の制御信号ｃ
ｓを生成し、該制御信号ｃｓを抵抗２５と並列に接続さ
れたＮＭＯＳ３５のゲートＧに加えて該ＮＭＯＳ３５を
オン状態に維持するようにしたので、次のような利点
（１）〜（３）がある。 （１） ＮＭＯＳ３５のオン抵抗は容易に０．２Ω（但
し、ドレインとソース間の耐圧が５００Ｖ程度のものを
用いる）程度が得られるので、電力損失が従来の図２中
のサイリスタ１２の１／５程度に低減される。 （２） 従来のようにサイリスタを用いるものとは異な
り、トランスに補助巻線（即ち、図２中の巻線７ｃ）が
不要になるので、トランスの他の巻線のスペースが相対
的に増加し、効率が向上する。 （３） ＮＭＯＳ３５は電圧制御されるので、図２中の
サイリスタ１２のようにゲート電流が常時流れることが
なく、ドライブ電力を殆ど必要としない。 上記のような利点（１）〜（３）があるので、突入電流
制限回路の効率及びスイッチングレギュレータの総合効
率の向上が期待できる。
２７の１次巻線２７ａに接続したスナバ回路のコンデン
サ３１に蓄えられたフライバック電圧ＶF から抵抗３３
とツェナ・ダイオード３４により一定電圧の制御信号ｃ
ｓを生成し、該制御信号ｃｓを抵抗２５と並列に接続さ
れたＮＭＯＳ３５のゲートＧに加えて該ＮＭＯＳ３５を
オン状態に維持するようにしたので、次のような利点
（１）〜（３）がある。 （１） ＮＭＯＳ３５のオン抵抗は容易に０．２Ω（但
し、ドレインとソース間の耐圧が５００Ｖ程度のものを
用いる）程度が得られるので、電力損失が従来の図２中
のサイリスタ１２の１／５程度に低減される。 （２） 従来のようにサイリスタを用いるものとは異な
り、トランスに補助巻線（即ち、図２中の巻線７ｃ）が
不要になるので、トランスの他の巻線のスペースが相対
的に増加し、効率が向上する。 （３） ＮＭＯＳ３５は電圧制御されるので、図２中の
サイリスタ１２のようにゲート電流が常時流れることが
なく、ドライブ電力を殆ど必要としない。 上記のような利点（１）〜（３）があるので、突入電流
制限回路の効率及びスイッチングレギュレータの総合効
率の向上が期待できる。
【００１３】尚、本発明は上記実施形態に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 図１中のツェナ・ダイオード３４は、抵抗でも
よい。但し、抵抗値は、ＮＭＯＳ３５のゲートＧとソー
スＳ間の規格値の範囲内になるように設定する必要があ
る。 （ｂ） 実施形態では、ダイオードブリッジ２４の＋側
出力端子から電源を供給する回路を例にして説明した
が、この＋側出力端子をグランドに接続し、−側出力端
子から電源を供給する回路を構成してもよい。但し、平
滑コンデンサ２６等の極性の区別があるものは、接続の
極性が図２の場合とは全て逆になる。又、平滑コンデン
サに流れ込む充電電流を制限する抵抗を短絡するMOSFET
は、エンハンスメント型特性を有するＰチャネル型MOSF
ETを用いることになる。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 図１中のツェナ・ダイオード３４は、抵抗でも
よい。但し、抵抗値は、ＮＭＯＳ３５のゲートＧとソー
スＳ間の規格値の範囲内になるように設定する必要があ
る。 （ｂ） 実施形態では、ダイオードブリッジ２４の＋側
出力端子から電源を供給する回路を例にして説明した
が、この＋側出力端子をグランドに接続し、−側出力端
子から電源を供給する回路を構成してもよい。但し、平
滑コンデンサ２６等の極性の区別があるものは、接続の
極性が図２の場合とは全て逆になる。又、平滑コンデン
サに流れ込む充電電流を制限する抵抗を短絡するMOSFET
は、エンハンスメント型特性を有するＰチャネル型MOSF
ETを用いることになる。
【００１４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、平滑コンデンサに流れ込む充電電流を制限する抵
抗を短絡する短絡手段は、トランスの１次巻線に発生す
るフライバック電圧を蓄えるコンデンサと、このフライ
バック電圧を減衰して制御信号を生成する減衰手段と、
この制御信号に基づいてオン状態になって前記抵抗を短
絡するMOSFETとを備えているので、次のような効果
（１）〜（３）がある。 （１） MOSFETのオン抵抗は容易に０．２Ω（但し、ド
レインとソース間の耐圧が５００Ｖ程度のものを用い
る）程度が得られるので、電力損失が従来のサイリスタ
を用いる場合に比べて１／５程度に低減できる。 （２） サイリスタを用いる場合と異なり、サイリスタ
のゲートに供給する電流を生成するための巻線をトラン
スに設ける必要がないので、トランスの他の巻線のスペ
ースが相対的に増加し、効率を向上できる。 （３） MOSFETは電圧制御されるので、従来のサイリス
タのようにゲート電流が常時流れることがなく、ドライ
ブ電力を低減できる。 上記のような効果（１）〜（３）があるので、突入電流
制限回路の効率及びスイッチングレギュレータの総合効
率を向上できる。
れば、平滑コンデンサに流れ込む充電電流を制限する抵
抗を短絡する短絡手段は、トランスの１次巻線に発生す
るフライバック電圧を蓄えるコンデンサと、このフライ
バック電圧を減衰して制御信号を生成する減衰手段と、
この制御信号に基づいてオン状態になって前記抵抗を短
絡するMOSFETとを備えているので、次のような効果
（１）〜（３）がある。 （１） MOSFETのオン抵抗は容易に０．２Ω（但し、ド
レインとソース間の耐圧が５００Ｖ程度のものを用い
る）程度が得られるので、電力損失が従来のサイリスタ
を用いる場合に比べて１／５程度に低減できる。 （２） サイリスタを用いる場合と異なり、サイリスタ
のゲートに供給する電流を生成するための巻線をトラン
スに設ける必要がないので、トランスの他の巻線のスペ
ースが相対的に増加し、効率を向上できる。 （３） MOSFETは電圧制御されるので、従来のサイリス
タのようにゲート電流が常時流れることがなく、ドライ
ブ電力を低減できる。 上記のような効果（１）〜（３）があるので、突入電流
制限回路の効率及びスイッチングレギュレータの総合効
率を向上できる。
【図１】本発明の実施形態のスイッチングレギュレータ
の回路図である。
の回路図である。
【図２】従来のスイッチングレギュレータの回路図であ
る。
る。
【図３】図１のタイムチャートである。
２１ 電源プラグ（直流電源供給
部） ２２ ヒューズ（直流電源供給
部） ２３ スイッチ（直流電源供給
部） ２４ ダイオードブリッジ（直流
電源供給部） ２５ 抵抗 ２６ 平滑コンデンサ ２７ トランス ３１ コンデンサ ３３ 抵抗（減衰手段） ３４ ツェナ・ダイオード（減衰
手段） ３５ ＮＭＯＳ（MOSFET）
部） ２２ ヒューズ（直流電源供給
部） ２３ スイッチ（直流電源供給
部） ２４ ダイオードブリッジ（直流
電源供給部） ２５ 抵抗 ２６ 平滑コンデンサ ２７ トランス ３１ コンデンサ ３３ 抵抗（減衰手段） ３４ ツェナ・ダイオード（減衰
手段） ３５ ＮＭＯＳ（MOSFET）
Claims (1)
- 【請求項１】 平滑コンデンサに蓄えられた直流電圧を
繰り返しスイッチングしてトランスの１次巻線に供給
し、該トランスの２次巻線に電力を転送するスイッチン
グレギュレータに設けられ、電源投入時に直流電源供給
部から前記平滑コンデンサに突入して流れ込む充電電流
を制限する抵抗と、前記平滑コンデンサの電圧が所定の
電圧に達した後に発生する制御信号に基づいて前記抵抗
を短絡する短絡手段とを備えた突入電流制限回路におい
て、 前記短絡手段は、 前記トランスの１次巻線に発生するフライバック電圧を
蓄えるコンデンサと、前記コンデンサに蓄えられたフラ
イバック電圧を減衰して前記制御信号を生成する減衰手
段と、 前記制御信号に基づいてオン状態になって前記抵抗を短
絡するエンハンスメント型特性を有したMOSFETとを、 備えたことを特徴とする突入電流制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209534A JPH1056732A (ja) | 1996-08-08 | 1996-08-08 | 突入電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209534A JPH1056732A (ja) | 1996-08-08 | 1996-08-08 | 突入電流制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1056732A true JPH1056732A (ja) | 1998-02-24 |
Family
ID=16574398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8209534A Withdrawn JPH1056732A (ja) | 1996-08-08 | 1996-08-08 | 突入電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1056732A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7072192B2 (en) | 2004-03-15 | 2006-07-04 | Pentax Corporation | Power circuit restraining rush current |
| CN102035368A (zh) * | 2009-09-28 | 2011-04-27 | Nec液晶技术株式会社 | 时间常数电路、开关电路、dc/dc转换器，和显示装置 |
| WO2025161713A1 (zh) * | 2024-01-31 | 2025-08-07 | 杭州涂鸦信息技术有限公司 | 供电电路及应用其的开关电源 |
-
1996
- 1996-08-08 JP JP8209534A patent/JPH1056732A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7072192B2 (en) | 2004-03-15 | 2006-07-04 | Pentax Corporation | Power circuit restraining rush current |
| CN102035368A (zh) * | 2009-09-28 | 2011-04-27 | Nec液晶技术株式会社 | 时间常数电路、开关电路、dc/dc转换器，和显示装置 |
| WO2025161713A1 (zh) * | 2024-01-31 | 2025-08-07 | 杭州涂鸦信息技术有限公司 | 供电电路及应用其的开关电源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6980446B2 (en) | Circuit for starting power source apparatus | |
| JP5154588B2 (ja) | スイッチング電源装置 | |
| JP4632023B2 (ja) | 電力変換装置 | |
| JPH07308065A (ja) | 電源装置 | |
| US11088626B2 (en) | Power supply apparatus and image forming apparatus | |
| US6912140B2 (en) | Switching power supply | |
| US10897192B1 (en) | Scheme to reduce static power consumption in analog controller based power converters requiring an external high voltage startup circuit | |
| JPH1056732A (ja) | 突入電流制限回路 | |
| US7068020B2 (en) | Step-down DC—DC converter | |
| JP3175205B2 (ja) | スイッチング電源装置の突入電流抑制回路 | |
| JP2001275347A (ja) | 電源装置 | |
| JP7650736B2 (ja) | バッテリ充電装置、保護装置、及び保護方法 | |
| JP4465713B2 (ja) | スイッチング電源装置及び同期整流回路 | |
| JPH08205533A (ja) | 整流回路 | |
| JPH099626A (ja) | スイッチングレギュレータ | |
| JP4395880B2 (ja) | スイッチング電源装置の同期整流回路 | |
| JP2000102248A (ja) | 多出力スイッチング電源装置 | |
| JP3271948B2 (ja) | スイッチング電源装置 | |
| JPH08111291A (ja) | 高圧放電灯点灯装置 | |
| JP2005051942A (ja) | スイッチング電源回路およびこれを備えたスイッチングレギュレータ | |
| JP6817894B2 (ja) | 三相交流用絶縁型スイッチング電源 | |
| JP2629585B2 (ja) | 突入電流抑制回路 | |
| JPS5842994B2 (ja) | 水平発振回路の電源装置 | |
| JP2724258B2 (ja) | スイッチング電源装置 | |
| JPS6223543B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |