JPH1058739A

JPH1058739A - 発光素子アレイ駆動回路

Info

Publication number: JPH1058739A
Application number: JP21748896A
Authority: JP
Inventors: Hidehiko Yamaguchi; 英彦山口
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1996-08-19
Filing date: 1996-08-19
Publication date: 1998-03-03

Abstract

(57)【要約】【課題】画像記録装置の高解像度化、高速化が可能な発
光素子アレイ駆動回路を提供することを目的とする。【解決手段】二次元配列されたレーザアレイを駆動する
レーザアレイ駆動回路において、列方向に並ぶレーザ１
を駆動する複数の列駆動回路４と、行方向に並ぶレーザ
１を駆動する複数の行駆動回路５と、レーザアレイを構
成する複数のレーザ１のうちの１つのレーザに関し、入
力データに応じて、列駆動回路４及び行駆動回路５を同
時に作用させることによりそのレーザを点灯させるか、
あるいは、対応する行駆動回路５の作用を禁止すること
によりそのレーザを消灯させるかを制御する動作を全レ
ーザについて順次実行する制御回路６，７とを備え、行
駆動回路５それぞれに、交互に作用し、奇数列レーザ及
び偶数列レーザをそれぞれ駆動するドライバ５１及び５
２と、駆動値設定回路１０とを備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、独立に制御可能な
複数の発光素子を有する発光素子アレイを用いた複写機
やプリンタなどの画像記録装置における発光素子アレイ
駆動回路に関するものである。

【０００２】

【従来の技術】最近、電子写真方式による複写機やプリ
ンタなどの画像記録装置の画像品質に対する要求水準が
高くなり、印字画像の高精度化、すなわち高解像度化、
及び高速化が進められている。従来の画像記録装置とし
てはポリゴンミラーを用いたレーザビーム走査装置やＬ
ＥＤアレイなどのイメージバーを用いた画像記録装置な
どが広く用いられている。そして、これら画像記録装置
の発光素子となるレーザやＬＥＤの駆動方法についても
種々の提案が行われている。また、これらの発光素子を
用いてアレイを構成する場合、個々の発光素子間の光量
のバラツキが避けられず、光量のバラツキによる画質の
劣化を避けるため、発光素子アレイの駆動回路に光量バ
ラツキの補正回路を組み込んだ駆動回路が提案されてい
る。例えば、特開昭６２−２７３８６３号公報や特開昭
６３−２７１６２号公報などには、複数の発光素子から
成る発光素子アレイの各発光素子の発光光量を検出し、
検出された信号を基に、カウンタやメモリのデータを用
いて各発光素子の光量バラツキの補正されたディジタル
信号を得た後、それをＤＡ変換して発光素子に印加する
電流値を設定する方法が開示されている。

【０００３】一方、新たな画像記録装置として、面発光
半導体レーザを二次元的に配列して構成したレーザアレ
イやＬＥＤアレイを光源に用いた画像記録装置が提案さ
れている。これらの発光素子は蛍光表示管などに比べて
発光強度が強い上、発光素子を二次元的に配列させるこ
とによって発光スポットを高密度に集積化することが可
能となるため、一層の高解像度化、高速化を図る上で有
効である。このような二次元的に配列された発光素子を
高密度で集積するためには、配線エリアの関係でマトリ
ックス配線を利用するのが一般的である。また、マトリ
ックス配線を利用することにより駆動回路数を低減する
ことができるという効果もある。すなわち、各発光素子
毎に駆動回路を備えることなく、例えば、行方向に並ぶ
複数の発光素子を順次駆動する駆動回路を行の数だけ備
えた駆動方式を採用することにより駆動回路数を大幅に
低減することができる。

【０００４】

【発明が解決しようとする課題】しかし、上記の駆動方
式を採用した場合、発光素子個々の光量のバラツキを補
正するため、個々の発光素子毎に発光素子の駆動電流値
を順次設定しなければならず、駆動電流値の設定時間が
画像記録装置の高解像度化、高速化を阻害するという問
題がある。以下にこの問題について、図面を参照しなが
ら説明する。

【０００５】図７は、従来のレーザアレイ駆動回路の回
路図である。図７には、Ｍ行Ｎ列の二次元に配列された
レーザ１（ｍ，ｎ）（ｍ＝１〜Ｍ，ｎ＝１〜Ｎ）より成
るレーザアレイを駆動するレーザアレイ駆動回路が示さ
れている。このレーザアレイ駆動回路には、Ｎ個の列駆
動回路４（ｎ）（ｎ＝１〜Ｎ）より成る第１の駆動回路
群４と、Ｍ個の行駆動回路５（ｍ）（ｍ＝１〜Ｍ）より
成る第２の駆動回路群５と、第１の駆動回路群４を制御
する制御回路６と、第２の駆動回路群５を制御する制御
回路７と、各レーザ１（ｍ，ｎ）（ｍ＝１〜Ｍ，ｎ＝１
〜Ｎ）のアノードと各列駆動回路４（ｎ）（ｎ＝１〜
Ｎ）とを接続する列共通線２（ｎ）（ｎ＝１〜Ｎ）と、
各レーザ１（ｍ，ｎ）（ｍ＝１〜Ｍ，ｎ＝１〜Ｎ）のカ
ソードと各行駆動回路５（ｍ）（ｍ＝１〜Ｍ）とを接続
する行共通線３（ｍ）（ｍ＝１〜Ｍ）と、レーザを駆動
するための駆動値を設定する駆動値設定回路１０（ｍ）
（ｍ＝１〜Ｍ）とが備えられている。各行駆動回路５
（ｍ）（ｍ＝１〜Ｍ）には、入力された駆動電流値に応
じた駆動電流を、対応する各レーザ１（ｍ，ｎ）に供給
するドライバが備えられている。

【０００６】なお、以下の説明においては、煩雑さをさ
けるため、行番号を表す添字ｍの範囲、及び列番号を表
す添字ｎの範囲を示す（ｍ＝１〜Ｍ）及び（ｎ＝１〜
Ｎ）の表記を省略する。制御回路６及び制御回路７は、
レーザアレイを構成する複数のレーザのうちの１つのレ
ーザに関し、そのレーザに対応する入力データに応じ
て、そのレーザに対応する列駆動回路４（ｎ）及び行駆
動回路５（ｍ）をそのレーザに同時に作用させることに
よりレーザを点灯させるか、あるいは、レーザに対応す
る行駆動回路５（ｍ）の、レーザへの作用を禁止するこ
とによりレーザを消灯状態に維持するかを制御する動作
を、レーザアレイを構成する複数のレーザについて順次
に実行する。具体的には、列方向の制御を行う制御回路
６は、例えばシフトレジスタ回路などから成り、列駆動
回路４（ｎ）を所定の周期で順次ＯＮ／ＯＦＦする。行
方向の制御を行う制御回路７は、行駆動回路５（ｍ）が
入力データに応じてレーザを駆動する駆動動作をＯＮ／
ＯＦＦ制御する。こうすることにより、例えば、列駆動
回路４（１）、行駆動回路５（１）が共にＯＮされた時
は、行駆動回路５（１）から出力される駆動電流がレー
ザ１（１，１）に印加され、レーザ１（１，１）が発光
する。

【０００７】前述のように、レーザ個々の光量はバラツ
キを持っているので、レーザアレイを構成するレーザ個
々の光量を補正する必要がある。そこで、予めレーザ個
々の光量を測定しその測定データに基づく駆動値設定デ
ータがレーザアレイ駆動装置のメモリに格納しておき、
レーザアレイを駆動する段階でその駆動値設定データを
読み出しそれに基づきレーザ個々の駆動電流が設定され
る。いま、レーザアレイの第１行目が選択されたとする
と、メモリ８（１）のアドレスが、図示されないカウン
タなどの制御回路によりカウントアップされ、第１行目
のレーザに対応する駆動値設定データが順次読み出され
る。読み出された駆動値設定データはＤＡ変換器９
（１）に入力される。ＤＡ変換器９（１）では、読み出
された駆動値設定データに基づき行駆動回路５（１）に
供給すべき駆動値が設定される。行駆動回路５（１）は
その駆動値に基づく駆動電流を所定のレーザに供給す
る。行駆動回路５（１）による第１行目のレーザへの駆
動電流供給が全て終了すると第２行目のレーザ駆動に移
る。第２行目以降についても上記第１行目と同様の動作
が行われ、二次元配列された各レーザ１（ｍ，ｎ）が順
次駆動される。

【０００８】なお、各列駆動回路４（ｎ）からも各レー
ザに電流が供給されるが、各列駆動回路４（ｎ）から供
給される電流値は、各行駆動回路５（ｍ）から供給され
る電流の最大値よりも大きい電流値に設定されており、
実際にレーザに流れる駆動電流は、行駆動回路５（ｍ）
から供給される電流の大きさによって決定される。しか
し、このように構成されたレーザアレイ駆動回路におい
て、以下に説明するように、個々のレーザの駆動値設定
に要する時間が制約となって画像記録装置を高解像度
化、高速化することが難しいという問題がある。

【０００９】図８は、レーザアレイ駆動回路の動作時間
の説明図である。二次元配列されたレーザアレイのある
行、例えば、第ｍ行目が選択されて、行駆動回路５
（ｍ）がＯＮになっている時に、ある列、例えば、第
（ｎ−１）列目が選択されて列駆動回路４（ｎ−１）が
ＯＮ状態になると、第ｍ行第（ｎ−１）列のレーザ１
（ｍ，ｎ−１）への駆動電流の印加が開始され、所定の
レーザ駆動時間ｔ₁ 経過後、電流印加が終了し、次の第
ｍ行、第ｎ列のレーザ１（ｍ，ｎ）の駆動値設定が開始
される。この駆動値設定は、前述のように、メモリ８
（ｍ）に格納された第ｍ行目のＮ個のレーザの駆動値設
定データの中から第ｎ番目の駆動値設定データを読み出
すという処理と、読み出された駆動値設定データに基づ
き行駆動回路５（ｍ）に供給する駆動値をＤＡ変換器９
（ｍ）が設定するという処理を含んでおり相当の処理時
間が必要である。

【００１０】ところで、制御回路６は、プリンタや複写
機などにおける主走査方向の画素ピッチから定まる列選
択制御信号周期ｔ₃ に基づいて列駆動回路４（ｎ）をＯ
Ｎ／ＯＦＦ制御するが、この列選択制御信号周期ｔ₃ か
らレーザ駆動時間ｔ₁ を差し引いた駆動値設定時間ｔ₂
内に、次に点灯されるべきレーザの駆動値設定が終了し
ている必要がある。

【００１１】一方で、画像記録装置の解像度を高めるた
めに画素ピッチを狭くすれば、列選択制御信号周期ｔ₃
はその分だけ短かくなり、また、同一の画素ピッチであ
ってもプロセススピード（ドラムの回転速度）を上げれ
ば、主走査方向１ライン分の走査時間は短くなり、それ
に応じて列選択制御信号周期ｔ₃ も短かくなる。つま
り、画像記録装置の高解像度化、高速化を図るためには
駆動値設定時間ｔ₂ を短縮する必要がある。しかし、従
来の発光素子アレイ駆動回路では駆動値設定時間ｔ₂ を
短縮することは極めて難しく、駆動値設定時間ｔ₂ が高
解像度化、高速化を阻害する要因となっている。

【００１２】本発明は、上記の事情に鑑み、画像記録装
置の高解像度化、高速化が可能な発光素子アレイ駆動回
路を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記の目的を達成する本
発明の発光素子アレイ駆動回路は、行方向及び列方向に
二次元的に配列された複数の発光素子から成る発光素子
アレイを駆動する発光素子アレイ駆動回路において、上
記発光素子アレイを構成する複数の発光素子が配列され
て成る各列に対応して備えられ対応する列に並ぶ複数の
発光素子を駆動する複数の第１の駆動回路から成る第１
の駆動回路群と、上記発光素子アレイを構成する複数の
発光素子が配列されて成る各行に対応して備えられ対応
する行に並ぶ複数の発光素子を駆動する複数の第２の駆
動回路から成る第２の駆動回路群と、上記発光素子アレ
イを構成する複数の発光素子のうちの１つの発光素子に
関し、その発光素子に対応する入力データに応じて、そ
の発光素子に対応する第１の駆動回路及び第２の駆動回
路を発光素子に同時に作用させることにより発光素子を
点灯させるか、あるいは、発光素子に対応する第１の駆
動回路及び第２の駆動回路のうちの少なくとも一方の駆
動回路の、発光素子への作用を禁止することにより発光
素子を消灯状態に維持するかを制御する動作を、上記発
光素子アレイを構成する複数の発光素子について順次に
実行する制御回路とを備え、上記第１の駆動回路群及び
上記第２の駆動回路群のうちの少なくとも一方の駆動回
路群を構成する複数の駆動回路それぞれが、交互に作用
し、入力された駆動値に応じた駆動電流もしくは駆動電
圧を上記発光素子に供給する複数のドライバと、上記複
数のドライバに上記駆動値を供給する駆動値設定回路と
を備えたことを特徴とする。

【００１４】ここで、上記駆動値設定回路が、上記複数
のドライバに対し共通的に備えられた、上記駆動値が格
納されたメモリと、上記複数のドライバそれぞれに対応
して備えられた、上記メモリから読み出された駆動値を
一時的に格納しておくラッチ、及びそのラッチに格納さ
れた、駆動値を表すディジタル信号をアナログ信号に変
換して対応するドライバに供給するＤＡ変換器とを備え
たものであることが好ましい。

【００１５】また、上記一方の駆動回路群を構成する複
数の駆動回路それぞれが、上記複数のドライバに加え、
入力データに応じて、発光素子への作用もしくは作用の
禁止がこれら複数のドライバと同時に制御される、上記
駆動値設定回路から供給される駆動値とは無関係に発光
素子に所定の駆動電流もしくは駆動電圧を供給するドラ
イバを備えたものであってもよく、あるいは、上記一方
の駆動回路群を構成する複数の駆動回路それぞれが、上
記複数のドライバに加え、入力データとは無関係に発光
素子に作用し上記駆動値設定回路から供給される駆動値
とは無関係に発光素子に所定の駆動電流もしくは駆動電
圧を供給するドライバを備えたものであってもよい。

【００１６】

【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明の発光素子アレイ駆動回路を
レーザアレイに適用した第１の実施形態を示す回路図で
ある。図１に示すように、このレーザアレイ駆動回路に
は、図７に示す従来例のレーザアレイ駆動回路と同様、
列共通線２（ｎ）と、行共通線３（ｍ）と、列駆動回路
４（ｎ）と、行駆動回路５（ｍ）と、制御回路６，７
と、駆動値設定回路１０（ｍ）とが備えられている。こ
れらの各構成要素は、図７に示す従来例と同様であるの
で説明を省略し、以下に、相違点について説明する。

【００１７】本実施形態のレーザアレイ駆動回路の、従
来例のレーザアレイ駆動回路との相違点は、（１）各行
駆動回路５（ｍ）に、入力された駆動値に応じた駆動電
流を対応する各レーザ１（ｍ，ｎ）に供給する第１のド
ライバ５１（ｍ）及び第２のドライバ５２（ｍ）がそれ
ぞれ備えられていること、及び（２）各駆動値設定回路
１０（ｍ）に、第１のメモリ８１（ｍ）、第１のＤＡ変
換器９１（ｍ）、第２のメモリ８２（ｍ）、及び第２の
ＤＡ変換器９２（ｍ）が備えられていることである。以
下、これらの相違点について説明する。

【００１８】各レーザ１（ｍ，ｎ）への駆動電流は、行
駆動回路５（ｍ）に備えられた、交互に作用する第１の
ドライバ５１（ｍ）及び第２のドライバ５２（ｍ）によ
って供給される。すなわち、制御回路７によって奇数列
が選択された時は、第１のドライバ５１（ｍ）は奇数列
に相当するレーザに駆動電流を供給しそれを発光させ、
制御回路７によって偶数列が選択された時は、第２のド
ライバ５２（ｍ）は偶数列に相当するレーザへの駆動電
流を供給しそれを発光させる。第１のドライバ５１
（ｍ）及び第２のドライバ５２（ｍ）の駆動電流の基に
なる駆動値は、駆動値設定回路１０（ｍ）から供給され
る。

【００１９】駆動値設定回路１０（ｍ）に備えられた第
１のメモリ８１（ｍ）には、それぞれの行の奇数列レー
ザに対応する駆動値設定データが格納されており、ま
た、第２のメモリ８２（ｍ）には、それぞれの行の偶数
列レーザに対応する駆動値設定データが格納されてい
る。このように構成された駆動値設定回路１０（ｍ）
が、制御回路７からの制御に基づく第１行から第Ｍ行ま
での駆動値設定を、上記の、奇数列レーザ用及び偶数列
レーザ用の２系統の駆動ラインにより交互に実行する。
例えば、第１行、第１列のレーザ１（１，１）の駆動値
設定は次のように行われる。先ず、第１のメモリ８１
（１）のアドレスをカウントアップし、第１列に配列さ
れたレーザ１（１，１）に対応する駆動値設定データを
読み出す。第１のＤＡ変換器９１（１）は、読み出され
た駆動値設定データに基づく駆動値を設定し、それを第
１のドライバ５１（１）に供給する。第１のドライバ５
１（１）は、受け取った駆動値に応じた駆動電流をレー
ザ１（１，１）に供給する。次に、第１行、第２列のレ
ーザ１（１，２）の駆動値設定が行われる。先ず、第２
のメモリ８２（１）のアドレスをカウントアップし、第
２列に配列されたレーザ１（１，２）に対応する駆動値
設定データを読み出す。第２のＤＡ変換器９２（１）
は、読み出された駆動値設定データに基づく駆動値を設
定し、それを第２のドライバ５２（１）に供給する。第
２のドライバ５２（１）は、受け取った駆動値に応じた
駆動電流をレーザ１（１，２）に供給する。このよう
に、奇数列レーザ用及び偶数列レーザ用の２系統の駆動
ラインにより交互にレーザ駆動が行われる。

【００２０】本実施形態はこのように構成されているた
め、駆動値設定時間を大幅に延長することができる。図
２は、本発明の発光素子アレイ駆動回路の第１の実施形
態の動作時間の説明図である。上述のように、本実施形
態の発光素子アレイ駆動回路には、奇数列レーザ用及び
偶数列レーザ用の２系統の駆動ラインが備えられてお
り、この２系統の駆動ラインにより交互にレーザ駆動が
行われるため、図２に示すように、レーザ駆動時間ｔ₁
及び駆動値設定時間ｔ₂ の合計時間が、列選択制御信号
周期ｔ₃ の２周期分の時間内に納まればよいことにな
る。このように、従来の発光素子アレイ駆動回路（図８
参照）に比べ、駆動値設定時間ｔ₂ に大きな余裕が生じ
るので、列選択制御信号周期ｔ₃ を短縮することが可能
となり大幅な高解像度化、高速化を実現することができ
る。

【００２１】次に、本発明の発光素子アレイ駆動回路の
第２の実施形態について説明する。図３は、本発明の発
光素子アレイ駆動回路の第２の実施形態を示す回路図で
ある。図３に示すように、第２の実施形態の発光素子ア
レイ駆動回路は、図１に示す第１の実施形態と類似して
おり、各駆動値設定回路１０（ｍ）の構成のみが相違し
ているので、以下にその相違点について説明する。

【００２２】第２の実施形態では、各駆動値設定回路１
０（ｍ）は、一つのメモリ８（ｍ）と、その出力を保持
する第１のラッチ１１（ｍ）及び第２のラッチ１２
（ｍ）と、それぞれのラッチからの出力が入力される第
１のＤＡ変換器９１（ｍ）及び第２のＤＡ変換器９２
（ｍ）とから構成される。第１のＤＡ変換器９１（ｍ）
の出力は第１のドライバ５１（ｍ）に入力され、第２の
ＤＡ変換器９２（ｍ）の出力は第２のドライバ５２
（ｍ）に入力される。第１のラッチ１１（ｍ）、第１の
ＤＡ変換器９１（ｍ）、及び第１のドライバ５１（ｍ）
により奇数列レーザ用の第１の駆動ラインが形成され、
第２のラッチ１２（ｍ）、第２のＤＡ変換器９２
（ｍ）、及び第２のドライバ５２（ｍ）により偶数列レ
ーザ用の第２の駆動ラインが形成される。

【００２３】メモリ８（ｍ）には、それぞれの行の各レ
ーザの駆動値設定データが格納されている。メモリ８
（ｍ）に格納された駆動値設定データは、奇数列レーザ
用のデータを保持する第１のラッチ１１（ｍ）と偶数列
レーザ用のデータを保持する第２のラッチ１２（ｍ）に
交互に保持され、第１のＤＡ変換器９１（ｍ）及び第２
のＤＡ変換器９２（ｍ）に転送される。第１のＤＡ変換
器９１（ｍ）及び第２のＤＡ変換器９２（ｍ）は、それ
ぞれ、奇数列レーザを駆動するための第１のドライバ５
１（ｍ）の駆動電流、及び偶数列レーザを駆動するため
の第２のドライバ５２（ｍ）の駆動電流を設定する。

【００２４】第２の実施形態はこのように構成したこと
により、奇数列レーザ用と偶数列レーザ用との２組のメ
モリを備える必要がなくなり、メモリ制御回路を小型化
することができる。次に、本発明の発光素子アレイ駆動
回路の第３の実施形態について説明する。図４は、本発
明の発光素子アレイ駆動回路の第３の実施形態を示す回
路図である。

【００２５】図４に示すように、第３の実施形態の発光
素子アレイ駆動回路は、図１に示す第１の実施形態と類
似しており、各行駆動回路５（ｍ）の構成のみが相違し
ているので、以下にその相違点について説明する。第３
の実施形態では、各行駆動回路５（ｍ）には、奇数列レ
ーザ用の第１のドライバ５１（ｍ）及び偶数列レーザ用
の第２のドライバ５２（ｍ）の他に、補助ドライバ５３
（ｍ）が備えられている。この補助ドライバ５３（ｍ）
は、駆動値設定回路１０（ｍ）から供給される駆動値と
は無関係に、制御回路７からの制御信号に基づき一定の
駆動電流を当該行の各レーザに供給する。補助ドライバ
５３（ｍ）から供給される駆動値は奇数列レーザ、偶数
列レーザを問わず全て一定である。

【００２６】従って、各レーザに供給される駆動電流
は、補助ドライバ５３（ｍ）による電流Ｉ_o と、第１の
ドライバ５１（ｍ）による電流Ｉ₁ あるいは第２のドラ
イバ５２（ｍ）による電流Ｉ₂ のうちのいずれか一方と
の合計値となる。図５は、レーザの駆動電流と光量との
関係を示すグラフである。図５に示すレーザの駆動電流
−光量特性曲線において、補助ドライバ５３（ｍ）によ
る電流値Ｉ_o を、図示のような電流レベルに設定してお
き、メモリやＤＡ変換器によって制御する電流を制御範
囲Ｉ_v 内に設定する。従って、各レーザに供給される駆
動電流は、補助ドライバ５３（ｍ）による電流Ｉ_o と、
第１のドライバ５１（ｍ）による電流Ｉ₁ あるいは第２
のドライバ５２（ｍ）による電流Ｉ ₂ のいずれかとの合
計値となる。

【００２７】このように、補助ドライバ５３（ｍ）によ
って電流Ｉ_o 分のバイアスを掛けておき、その上に差分
の電流Ｉ₁ あるいはＩ₂ を加えるように構成したことに
より、第３の実施形態では、第１の実施形態と同じ分解
能でレーザへの供給電流値を制御する場合、制御範囲が
大幅に狭まっているため、メモリに格納する駆動値設定
データの量が少なくて済み、ＤＡ変換器の精度も低いも
ので済ますことができる。

【００２８】次に、本発明の発光素子アレイ駆動回路の
第４の実施形態について説明する。図６は、本発明の発
光素子アレイ駆動回路の第４の実施形態を示す回路図で
ある。図６に示すように、第４の実施形態の発光素子ア
レイ駆動回路は、図４に示す第３の実施形態と類似して
おり、各行駆動回路５（ｍ）の構成のみが相違している
ので、以下にその相違点について説明する。

【００２９】第４の実施形態では、各行駆動回路５
（ｍ）には、奇数列レーザ用の第１のドライバ５１
（ｍ）、偶数列レーザ用の第２のドライバ５２（ｍ）、
及び第１の補助ドライバ５３（ｍ）の他に、第２の補助
ドライバ５４（ｍ）が備えられている。第２の補助ドラ
イバ５４（ｍ）は、駆動値設定回路１０（ｍ）から供給
される駆動値とは無関係に、かつ、制御回路７とも無関
係に、一定の電流Ｉ_th（図５参照）を当該ｍ行の各レー
ザに供給する。また、第１の補助ドライバ５３（ｍ）
は、制御回路７からの制御信号に基づき一定の電流Ｉ
₀ ’（図５参照）を当該ｍ行の各レーザに供給する。

【００３０】従って、各レーザに供給される駆動電流
は、第２の補助ドライバ５４（ｍ）による電流Ｉ_thと、
第１の補助ドライバ５３（ｍ）による電流Ｉ_o ’と、第
１のドライバ５１（ｍ）による電流Ｉ₁ あるいは第２の
ドライバ５２（ｍ）による電流Ｉ₂ のうちのいずれか一
方との合計値となる。ここで、第２の補助ドライバ５４
（ｍ）による電流Ｉ_thを、図５に示すように、駆動電流
−光量特性曲線のレーザが発光を始める寸前の電流値に
設定しておけば、レーザ自体の応答速度が上がり、一層
の高速化を達成することができる。

【００３１】なお、上記の各実施形態においては、行方
向の駆動回路群を構成する複数の駆動回路に、奇数列レ
ーザ用及び偶数列レーザ用のそれぞれ２つのドライバ及
び駆動値設定回路とが備えられているが、ドライバ及び
駆動値設定回路の数は２つに限定されるものではなく、
回路規模と駆動速度との兼ね合いで、各行のレーザを３
つ以上のドライバによって交互に駆動するように構成し
てもよい。

【００３２】また、上記の各実施形態においては、行駆
動回路がレーザアレイを電流駆動する方式についてのみ
説明したが、電流駆動の代わりに電圧駆動する方式を採
用してもよい。また、上記の各実施形態においては、本
発明の発光素子アレイ駆動回路をレーザアレイに適用し
た例についてのみ説明したが、発光素子アレイはレーザ
アレイのみに限定されるものではなく、発光ダイオード
アレイなどレーザアレイ同様の目的で使用される発光素
子アレイ全てに適用することができる。

【００３３】なお、上記の各実施形態において、列駆動
回路４（ｎ）が本発明にいう第１の駆動回路に相当し、
また、行駆動回路５（ｍ）が本発明にいう第２の駆動回
路に相当する。上記の各実施形態では、この第２の駆動
回路、すなわち、行駆動回路５（ｍ）それぞれに、交互
に作用する複数のドライバと、駆動値設定回路とを備え
た構成としているが、これら交互に作用する複数のドラ
イバと、駆動値設定回路とを、第１の駆動回路群を構成
する第１の駆動回路それぞれに備えた構成としてもよ
い。

【００３４】

【発明の効果】以上説明したように、本発明の発光素子
アレイ駆動回路によれば、行方向の駆動回路群及び列方
向の駆動回路群のうちの少なくとも一方の駆動回路群を
構成する複数の駆動回路が、交互に作用し、入力された
駆動値に応じた駆動電流もしくは駆動電圧を発光素子に
供給する複数のドライバと、これらドライバに駆動値を
供給する駆動値設定回路とを備えたことにより、駆動値
設定時間が延長されるので、画像記録装置の高解像度
化、高速化が可能な発光素子アレイ駆動回路を実現する
ことができる。

【図面の簡単な説明】

【図１】本発明の発光素子アレイ駆動回路をレーザアレ
イに適用した第１の実施形態を示す回路図である。

【図２】本発明の発光素子アレイ駆動回路の第１の実施
形態の動作時間の説明図である。

【図３】本発明の発光素子アレイ駆動回路の第２の実施
形態を示す回路図である。

【図４】本発明の発光素子アレイ駆動回路の第３の実施
形態を示す回路図である。

【図５】レーザの駆動電流と光量との関係を示すグラフ
である。

【図６】本発明の発光素子アレイ駆動回路の第４の実施
形態を示す回路図である。

【図７】従来のレーザアレイ駆動回路の回路図である。

【図８】レーザアレイ駆動回路の動作時間の説明図であ
る。

【符号の説明】

１（ｍ，ｎ）レーザ２（ｎ）列共通線３（ｍ）行共通線４第１の駆動回路群４（ｎ）列駆動回路５第２の駆動回路群５（ｍ）行駆動回路６，７制御回路８（ｍ）メモリ９（ｍ）ＤＡ変換器１０（ｍ）駆動値設定回路１１（ｍ）第１のラッチ１２（ｍ）第２のラッチ５１（ｍ）第１のドライバ５２（ｍ）第２のドライバ５３（ｍ）第１の補助ドライバ５４（ｍ）第２の補助ドライバ８１（ｍ）第１のメモリ８２（ｍ）第２のメモリ９１（ｍ）第１のＤＡ変換器９２（ｍ）第２のＤＡ変換器

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 1/23 １０３

Claims

【特許請求の範囲】

【請求項１】行方向及び列方向に二次元的に配列され
た複数の発光素子から成る発光素子アレイを駆動する発
光素子アレイ駆動回路において、前記発光素子アレイを構成する複数の発光素子が配列さ
れて成る各列に対応して備えられ対応する列に並ぶ複数
の発光素子を駆動する複数の第１の駆動回路から成る第
１の駆動回路群と、前記発光素子アレイを構成する複数の発光素子が配列さ
れて成る各行に対応して備えられ対応する行に並ぶ複数
の発光素子を駆動する複数の第２の駆動回路から成る第
２の駆動回路群と、前記発光素子アレイを構成する複数の発光素子のうちの
１つの発光素子に関し、該発光素子に対応する入力デー
タに応じて、該発光素子に対応する第１の駆動回路及び
第２の駆動回路を該発光素子に同時に作用させることに
より該発光素子を点灯させるか、あるいは、該発光素子
に対応する第１の駆動回路及び第２の駆動回路のうちの
少なくとも一方の駆動回路の、該発光素子への作用を禁
止することにより該発光素子を消灯状態に維持するかを
制御する動作を、前記発光素子アレイを構成する複数の
発光素子について順次に実行する制御回路とを備え、前記第１の駆動回路群及び前記第２の駆動回路群のうち
の少なくとも一方の駆動回路群を構成する複数の駆動回
路それぞれが、交互に作用し、入力された駆動値に応じた駆動電流もし
くは駆動電圧を前記発光素子に供給する複数のドライバ
と、前記複数のドライバに前記駆動値を供給する駆動値設定
回路とを備えたことを特徴とする発光素子アレイ駆動回
路。
【請求項２】前記駆動値設定回路が、前記複数のドラ
イバに対し共通的に備えられた、前記駆動値が格納され
たメモリと、前記複数のドライバそれぞれに対応して備
えられた、前記メモリから読み出された駆動値を一時的
に格納しておくラッチ、及び該ラッチに格納された、駆
動値を表すディジタル信号をアナログ信号に変換して対
応するドライバに供給するＤＡ変換器とを備えたことを
特徴とする請求項１記載の発光素子アレイ駆動回路。
【請求項３】前記一方の駆動回路群を構成する複数の
駆動回路それぞれが、前記複数のドライバに加え、入力
データに応じて、発光素子への作用もしくは作用の禁止
が該複数のドライバと同時に制御される、前記駆動値設
定回路から供給される駆動値とは無関係に発光素子に所
定の駆動電流もしくは駆動電圧を供給するドライバを備
えたことを特徴とする請求項１記載の発光素子アレイ駆
動回路。
【請求項４】前記一方の駆動回路群を構成する複数の
駆動回路それぞれが、前記複数のドライバに加え、入力
データとは無関係に発光素子に作用し前記駆動値設定回
路から供給される駆動値とは無関係に発光素子に所定の
駆動電流もしくは駆動電圧を供給するドライバを備えた
ことを特徴とする請求項１記載の発光素子アレイ駆動回
路。