JPH0668672B2 - 液晶デイスプレイ装置 - Google Patents
液晶デイスプレイ装置Info
- Publication number
- JPH0668672B2 JPH0668672B2 JP59190783A JP19078384A JPH0668672B2 JP H0668672 B2 JPH0668672 B2 JP H0668672B2 JP 59190783 A JP59190783 A JP 59190783A JP 19078384 A JP19078384 A JP 19078384A JP H0668672 B2 JPH0668672 B2 JP H0668672B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- pixel
- liquid crystal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、静止画像の表示を行うための液晶ディスプレ
イ装置に関する。
イ装置に関する。
例えば液晶を用いてテレビ画像を表示することが提案さ
れている。
れている。
第６図において、（１）はテレビの映像信号が供給され
る入力端子で、この入力端子（１）からの信号がそれぞ
れ例えばＮチャンネルFETからなるスイッチング素子M1,
M2・・・Mmを通じて垂直（Ｙ軸）方向のラインL1,L2・
・・Lmに供給される。なおｍは水平（Ｘ軸）方向の画素
数に相当する数である。さらにｍ段のシフトレジスタ
（２）が設けられ、このシフトレジスタ（２）に水平周
波数のｍ倍のクロック信号Φ1H,Φ2Hが供給され、この
シフトレジスタ（２）の各出力端子からのクロック信号
Φ1H,Φ2Hによって順次走査される画素スイッチ信号φ
H1,φH2・・・φHmがスイッチング素子M1〜Mmの各制御
端子に供給される。なおシフトレジスタ（２）には低電
圧（VSS）と高電位（VDD）が供給され、この２つの電位
の駆動パルスが形成される。
る入力端子で、この入力端子（１）からの信号がそれぞ
れ例えばＮチャンネルFETからなるスイッチング素子M1,
M2・・・Mmを通じて垂直（Ｙ軸）方向のラインL1,L2・
・・Lmに供給される。なおｍは水平（Ｘ軸）方向の画素
数に相当する数である。さらにｍ段のシフトレジスタ
（２）が設けられ、このシフトレジスタ（２）に水平周
波数のｍ倍のクロック信号Φ1H,Φ2Hが供給され、この
シフトレジスタ（２）の各出力端子からのクロック信号
Φ1H,Φ2Hによって順次走査される画素スイッチ信号φ
H1,φH2・・・φHmがスイッチング素子M1〜Mmの各制御
端子に供給される。なおシフトレジスタ（２）には低電
圧（VSS）と高電位（VDD）が供給され、この２つの電位
の駆動パルスが形成される。
また各ラインL1〜Lmにそれぞれ例えばＮチャンネルFET
からなるスイッチング素子M11,M21・・・Mn1,M12,M22・
・・Mn2,・・・M1m,M2m・・・Mnmの一端が接続される。
なおｎは水平走査線数に相当する数である。このスイッ
チング素子M11〜Mnmの他端がそれぞれ液晶セルC11,C21
・・・Cnmを通じてターゲット端子（３）に接続され
る。
からなるスイッチング素子M11,M21・・・Mn1,M12,M22・
・・Mn2,・・・M1m,M2m・・・Mnmの一端が接続される。
なおｎは水平走査線数に相当する数である。このスイッ
チング素子M11〜Mnmの他端がそれぞれ液晶セルC11,C21
・・・Cnmを通じてターゲット端子（３）に接続され
る。
さらにｎ段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に水平周波数のクロック信号Φ1V,
Φ2Vが供給され、このシフトレジスタ（４）の各出力端
子からのクロック信号Φ1V,Φ2Vによって順次走査され
る走査線スイッチ信号φV1,φV2・・・φVnが、水平
（Ｘ軸）方向のゲート線G1,G2・・・Gnを通じてスイッ
チング素子M11〜MnmのＸ軸方向の各列（M11〜M1m），
（M21〜M2m）・・・（Mn1〜Mnm）ごとの制御端子にそれ
ぞれ供給される。なお、シフトレジスタ（４）にもシフ
トレジスタ（２）と同様にVSSとVDDが供給される。
フトレジスタ（４）に水平周波数のクロック信号Φ1V,
Φ2Vが供給され、このシフトレジスタ（４）の各出力端
子からのクロック信号Φ1V,Φ2Vによって順次走査され
る走査線スイッチ信号φV1,φV2・・・φVnが、水平
（Ｘ軸）方向のゲート線G1,G2・・・Gnを通じてスイッ
チング素子M11〜MnmのＸ軸方向の各列（M11〜M1m），
（M21〜M2m）・・・（Mn1〜Mnm）ごとの制御端子にそれ
ぞれ供給される。なお、シフトレジスタ（４）にもシフ
トレジスタ（２）と同様にVSSとVDDが供給される。
すなわちこの回路において、シフトレジスタ（２），
（４）には第７図A,Bに示すようなクロック信号Φ1H,Φ
2H,Φ1V,Φ2Vが供給される。そしてシフトレジスタ
（２）からは第７図Ｃに示すように各画素期間ごとにφ
H1〜φHmが出力され、シフトレジスタ（４）からは第７
図Ｄに示すように１水平期間ごとにφV1〜φVnが出力さ
れる。さらに入力端子（１）には第７図Ｅに示すような
信号が供給される。
（４）には第７図A,Bに示すようなクロック信号Φ1H,Φ
2H,Φ1V,Φ2Vが供給される。そしてシフトレジスタ
（２）からは第７図Ｃに示すように各画素期間ごとにφ
H1〜φHmが出力され、シフトレジスタ（４）からは第７
図Ｄに示すように１水平期間ごとにφV1〜φVnが出力さ
れる。さらに入力端子（１）には第７図Ｅに示すような
信号が供給される。
そしてφV1,φH1が出力されているときは、スイッチン
グ素子M1とM11〜M1mがオンされ、入力端子（１）→M1→
L1→M11→C11→ターゲット端子（３）の電流路が形成さ
れて液晶セルC11に入力端子（１）に供給された信号と
ターゲット端子（３）との電位差が供給される。このた
めこのセルC11の容量分に、１番目の画素の信号による
電位差に相当する電荷がサンプルホールドされる。この
電荷量に対応して液晶の光透過率が変化される。これと
同様のことがセルC12〜Cnmについて順次行われ、さらに
次のフィールドの信号が供給された時点で各セルC11〜C
nmの電荷量が書き換えられる。
グ素子M1とM11〜M1mがオンされ、入力端子（１）→M1→
L1→M11→C11→ターゲット端子（３）の電流路が形成さ
れて液晶セルC11に入力端子（１）に供給された信号と
ターゲット端子（３）との電位差が供給される。このた
めこのセルC11の容量分に、１番目の画素の信号による
電位差に相当する電荷がサンプルホールドされる。この
電荷量に対応して液晶の光透過率が変化される。これと
同様のことがセルC12〜Cnmについて順次行われ、さらに
次のフィールドの信号が供給された時点で各セルC11〜C
nmの電荷量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セル
C11〜Cnmの光透過率が変化され、これが順次繰り返され
てテレビ画素の表示が行われる。
C11〜Cnmの光透過率が変化され、これが順次繰り返され
てテレビ画素の表示が行われる。
ところで液晶で表示を行う場合には、一般にその信頼
性、寿命を良くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、１フィールドまたは１フ
レームごとに映像信号を反転させた信号を入力端子
（１）に供給する。すなわち入力端子（１）には第７図
Ｅに示すように１フィールドまたは１フレームごとに反
転された信号が供給される。
性、寿命を良くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、１フィールドまたは１フ
レームごとに映像信号を反転させた信号を入力端子
（１）に供給する。すなわち入力端子（１）には第７図
Ｅに示すように１フィールドまたは１フレームごとに反
転された信号が供給される。
ところで上述の装置において、任意のテレビ画像を静止
画で表示したいという要求がある。その場合に従来か
ら、例えば１フィールドあるいは１フレーム分のメモリ
を設け、所望の画像をこのメモリに記憶させ、これを繰
返し読出し、この読出された信号を１フィールドごとに
位相反転して上述の入力端子（１）に供給することが提
案されている。しかしながら上述のような１フィールド
あるいは１フレーム分のメモリは、それ自体大形であり
高価であって、一般の民生用の機器に適用することは困
難である。
画で表示したいという要求がある。その場合に従来か
ら、例えば１フィールドあるいは１フレーム分のメモリ
を設け、所望の画像をこのメモリに記憶させ、これを繰
返し読出し、この読出された信号を１フィールドごとに
位相反転して上述の入力端子（１）に供給することが提
案されている。しかしながら上述のような１フィールド
あるいは１フレーム分のメモリは、それ自体大形であり
高価であって、一般の民生用の機器に適用することは困
難である。
これに対して、例えば特開昭58−107782号公報に示され
るように、液晶セルＣのメモリ機能を利用して静止画の
表示を行うことが提案された。すなわちこの装置は、１
画面ごとに極性が反転される映像信号を複数画素に時系
列的に供給する第１のサンプルホールド回路を有する液
晶ビデオディスプレイ駆動回路において、該映像信号を
反転し該第１のサンプルホールド回路へ供給する反転手
段と、該複数画素からの該映像信号を時系列的に読出す
第２のサンプルホールド回路と、外部端子からの映像信
号又は該第２サンプルホールド回路からの映像信号を切
換えて該反転手段に供給する切換手段とを有する液晶ビ
デオディスプレイ駆動回路である。
るように、液晶セルＣのメモリ機能を利用して静止画の
表示を行うことが提案された。すなわちこの装置は、１
画面ごとに極性が反転される映像信号を複数画素に時系
列的に供給する第１のサンプルホールド回路を有する液
晶ビデオディスプレイ駆動回路において、該映像信号を
反転し該第１のサンプルホールド回路へ供給する反転手
段と、該複数画素からの該映像信号を時系列的に読出す
第２のサンプルホールド回路と、外部端子からの映像信
号又は該第２サンプルホールド回路からの映像信号を切
換えて該反転手段に供給する切換手段とを有する液晶ビ
デオディスプレイ駆動回路である。
ところがこの装置の場合、公報中にも記載されているよ
うに１フィールドの表示を行うごとに画像が１画素分ず
つ走査方向にずれて行く。このため１フィールドごとに
走査方向を逆にするなどの処置が行われるが、このよう
に走査方向を切換えるためには大規模な回路が必要であ
り、また１フィールドごとに交互に１画素分ずれる状態
は残るので、これがフリッカー等になるおそれがある。
うに１フィールドの表示を行うごとに画像が１画素分ず
つ走査方向にずれて行く。このため１フィールドごとに
走査方向を逆にするなどの処置が行われるが、このよう
に走査方向を切換えるためには大規模な回路が必要であ
り、また１フィールドごとに交互に１画素分ずれる状態
は残るので、これがフリッカー等になるおそれがある。
また液晶セルＣの信号を取出し、この信号を再び液晶セ
ルＣに戻し、これを繰返えして静止画表示を行っている
ので、この間の信号の伝達特性に歪みがあると、この歪
みが累積されて画質が短時間に著しく劣化されてしま
う。これに対して反転手段の利得を調整することが示さ
れているが、このような調整を完全に行うのは不可能で
あり、長時間に亘って正常な静止画表示を行うことは極
めて困難である。
ルＣに戻し、これを繰返えして静止画表示を行っている
ので、この間の信号の伝達特性に歪みがあると、この歪
みが累積されて画質が短時間に著しく劣化されてしま
う。これに対して反転手段の利得を調整することが示さ
れているが、このような調整を完全に行うのは不可能で
あり、長時間に亘って正常な静止画表示を行うことは極
めて困難である。
さらに液晶セルＣから信号を取出す際に、その信号線の
浮遊容量等に残留電荷があると、これによっても信号が
劣化され、長時間に亘って静止画表示を行うことができ
なくなってしまう。
浮遊容量等に残留電荷があると、これによっても信号が
劣化され、長時間に亘って静止画表示を行うことができ
なくなってしまう。
従来の装置は上述のように構成されていた。このため従
来の装置では、構成が複雑になったり長時間に亘って静
止画像を表示すると画質が極めて劣化されてしまうなど
の問題点があった。
来の装置では、構成が複雑になったり長時間に亘って静
止画像を表示すると画質が極めて劣化されてしまうなど
の問題点があった。
本発明は、水平画素数に等しい数の列線L1,L2・・・Lm
にそれぞれ水平画素クロックによって順次形成される第
１の画素スイッチ信号にてオン駆動される第１の水平ス
イッチ素子MA1〜MAmを介して映像信号を供給し、水平走
査線数に等しい数の行線G1,G2・・・Gnに水平走査クロ
ックによって順次形成される走査線スイッチ信号を供給
し、上記各列線と行線の交点にそれぞれ上記走査線スイ
ッチ信号にてオン駆動される画素スイッチ素子M11,M12
・・・Mnmを設け、これらの画素スイッチ素子を介して
上記列線に供給される上記映像信号をそれぞれが１画素
を構成する液晶表示セルC11,C12・・・Cnmに供給するよ
うにした液晶ディスプレイ装置において、上記各列線に
上記第１の画素スイッチ信号より早い位相の第２の画素
スイッチ信号にて駆動される第２の水平スイッチ素子M
B1〜MBmを接続し、この第２の水平スイッチ素子のオン
期間に上記液晶表示セルに記憶された上記映像信号を上
記画素スイッチ素子を介して取り出し、この取り出され
た信号を反転（14）及び所定のレベル範囲ごとに正規化
（15）し、この反転及び正規化された信号を上記位相の
早められた分遅延された位相で上記第１の水平スイッチ
素子を介して上記信号路に供給すると共に、上記各列線
に上記映像信号の水平ブランキング期間ごとにオン駆動
される第３のスイッチ素子MR1,MR2・・・MRmを介してリ
セット電圧（３）を供給するようにしたことを特徴とす
る液晶ディスプレイ装置である。
にそれぞれ水平画素クロックによって順次形成される第
１の画素スイッチ信号にてオン駆動される第１の水平ス
イッチ素子MA1〜MAmを介して映像信号を供給し、水平走
査線数に等しい数の行線G1,G2・・・Gnに水平走査クロ
ックによって順次形成される走査線スイッチ信号を供給
し、上記各列線と行線の交点にそれぞれ上記走査線スイ
ッチ信号にてオン駆動される画素スイッチ素子M11,M12
・・・Mnmを設け、これらの画素スイッチ素子を介して
上記列線に供給される上記映像信号をそれぞれが１画素
を構成する液晶表示セルC11,C12・・・Cnmに供給するよ
うにした液晶ディスプレイ装置において、上記各列線に
上記第１の画素スイッチ信号より早い位相の第２の画素
スイッチ信号にて駆動される第２の水平スイッチ素子M
B1〜MBmを接続し、この第２の水平スイッチ素子のオン
期間に上記液晶表示セルに記憶された上記映像信号を上
記画素スイッチ素子を介して取り出し、この取り出され
た信号を反転（14）及び所定のレベル範囲ごとに正規化
（15）し、この反転及び正規化された信号を上記位相の
早められた分遅延された位相で上記第１の水平スイッチ
素子を介して上記信号路に供給すると共に、上記各列線
に上記映像信号の水平ブランキング期間ごとにオン駆動
される第３のスイッチ素子MR1,MR2・・・MRmを介してリ
セット電圧（３）を供給するようにしたことを特徴とす
る液晶ディスプレイ装置である。
この装置によれば、液晶セルＣから取出された信号が同
じ液晶セルＣに戻されるので、画像のずれ等が生じるこ
とがなく、特別な走査等が不要で、駆動回路等は従来の
ものがそのまま使用できる。また信号の正規化及び信号
線の電位のリセットを行っているので、これらによって
画質が劣化することがなく、長時間に亘って良好な静止
画表示を行うことができる。
じ液晶セルＣに戻されるので、画像のずれ等が生じるこ
とがなく、特別な走査等が不要で、駆動回路等は従来の
ものがそのまま使用できる。また信号の正規化及び信号
線の電位のリセットを行っているので、これらによって
画質が劣化することがなく、長時間に亘って良好な静止
画表示を行うことができる。
第１図において、上述のスイッチング素子M1〜Mmが第１
のスイッチング素子MA1〜MAmとされると共に同等の第２
のスイッチング素子MB1〜MBmが設けられる。また上述の
シフトレジスタ（２）と同じくｍ段のシフトレジスタ
（20）が設けられ、このシフトレジスタ（20）にクロッ
ク信号Φ1H,Φ2Hが供給される。そしてこのシフトレジ
スタ（20）の各出力端子からの画素スイッチ信号φＨ′
1,φＨ′２・・・φＨ′ｍがスイッチング素子MB1〜MBm
の各制御端子に供給される。またシフトレジスタ（２）
には映像信号の水平同期に関連したスタートパルスφＳ
が供給されると共に、シフトレジスタ（20）にはパルス
φＳより早い位相のスタートパルスφ′Ｓが供給され
る。そして入力端子（１）は通常表示／静止画表示切換
スイッチ（11）の通常表示側接点Ｎを通じて、スイッチ
ング素子MA1〜MAmに接続される。またスイッチング素子
MB1〜MBm接続中点がアンプ（12）に接続され、このアン
プ（12）の出力端にコンデンサ（13）が接続され、この
出力端が反転回路（14）を通じて正規化回路（ノーマラ
イザ）（15）に接続される。そしてこの正規化回路（1
5）の出力端が切換スイッチ（11）の静止画表示側接点
Ｓに接続される。さらに各信号ラインL1〜Lmにそれぞれ
スイッチング素子MR1,MR2・・・MRmが接続され、このス
イッチング素子MR1〜MRmを通じて所定の電圧源、例えば
ターゲット端子（３）に接続される。
のスイッチング素子MA1〜MAmとされると共に同等の第２
のスイッチング素子MB1〜MBmが設けられる。また上述の
シフトレジスタ（２）と同じくｍ段のシフトレジスタ
（20）が設けられ、このシフトレジスタ（20）にクロッ
ク信号Φ1H,Φ2Hが供給される。そしてこのシフトレジ
スタ（20）の各出力端子からの画素スイッチ信号φＨ′
1,φＨ′２・・・φＨ′ｍがスイッチング素子MB1〜MBm
の各制御端子に供給される。またシフトレジスタ（２）
には映像信号の水平同期に関連したスタートパルスφＳ
が供給されると共に、シフトレジスタ（20）にはパルス
φＳより早い位相のスタートパルスφ′Ｓが供給され
る。そして入力端子（１）は通常表示／静止画表示切換
スイッチ（11）の通常表示側接点Ｎを通じて、スイッチ
ング素子MA1〜MAmに接続される。またスイッチング素子
MB1〜MBm接続中点がアンプ（12）に接続され、このアン
プ（12）の出力端にコンデンサ（13）が接続され、この
出力端が反転回路（14）を通じて正規化回路（ノーマラ
イザ）（15）に接続される。そしてこの正規化回路（1
5）の出力端が切換スイッチ（11）の静止画表示側接点
Ｓに接続される。さらに各信号ラインL1〜Lmにそれぞれ
スイッチング素子MR1,MR2・・・MRmが接続され、このス
イッチング素子MR1〜MRmを通じて所定の電圧源、例えば
ターゲット端子（３）に接続される。
そしてこの装置において、スイッチング素子MA1〜MAmの
ゲート端子には、第２図のA,Bに示すようなクロック信
号Φ1H,Φ2H及びＣに示すようなスタートパルスφＳに
よって形成されるＤに示すような画素スイッチ信号φH1
〜φHmが供給されると共に、スイッチング素子MB1〜MBm
のゲート端子には、例えば第２図のＥに示すようなスタ
ートパルスφ′Ｓによって形成されるＦに示すような画
素スイッチ信号φＨ′１〜φＨ′ｍが供給される。
ゲート端子には、第２図のA,Bに示すようなクロック信
号Φ1H,Φ2H及びＣに示すようなスタートパルスφＳに
よって形成されるＤに示すような画素スイッチ信号φH1
〜φHmが供給されると共に、スイッチング素子MB1〜MBm
のゲート端子には、例えば第２図のＥに示すようなスタ
ートパルスφ′Ｓによって形成されるＦに示すような画
素スイッチ信号φＨ′１〜φＨ′ｍが供給される。
これによって、例えば画素スイッチ信号φH1の位相にお
いて同相の画素スイッチ信号φＨ′３によってラインL3
に対応する液晶セルＣの信号が取出され、この信号がア
ンプ（12）を通じてコンデンサ（13）に蓄積され、反転
回路（14）、正規化回路（15）を通じてτ時間後の画素
スイッチ信号φH3の位相で同じ液晶セルＣに書込まれ
る。ここで液晶セルＣからの信号の電位をvSとし、コン
デンサ（13）の容量をCSとすると、アンプ（12）の容量
をCPとして、コンデンサ（13）のホット側の電位ｖ′Ｓ
は、 となる。そして反反転回路（14）の利得を−Ａとする
と、この反転回路（14）の出力の電位ｖ″Ｓは となる。そこでこの電位がｖ″Ｓ＝−vSとなるように−
Ａの値を定めることにより、液晶セルＣには反転された
同じ信号が再書込されることになり、交流駆動による静
止画素表示が行われる。
いて同相の画素スイッチ信号φＨ′３によってラインL3
に対応する液晶セルＣの信号が取出され、この信号がア
ンプ（12）を通じてコンデンサ（13）に蓄積され、反転
回路（14）、正規化回路（15）を通じてτ時間後の画素
スイッチ信号φH3の位相で同じ液晶セルＣに書込まれ
る。ここで液晶セルＣからの信号の電位をvSとし、コン
デンサ（13）の容量をCSとすると、アンプ（12）の容量
をCPとして、コンデンサ（13）のホット側の電位ｖ′Ｓ
は、 となる。そして反反転回路（14）の利得を−Ａとする
と、この反転回路（14）の出力の電位ｖ″Ｓは となる。そこでこの電位がｖ″Ｓ＝−vSとなるように−
Ａの値を定めることにより、液晶セルＣには反転された
同じ信号が再書込されることになり、交流駆動による静
止画素表示が行われる。
しかしながらこの場合に、−Ａの値を上述の要領で完全
に定めるのは不可能である。そこで正規化回路（15）が
設けられる。すなわちこの正規化回路（15）の入出力特
性は第３図に示す通りであって、これを設けることによ
り−Ａの値に多少の誤差があっても、常に出力信号（再
書込信号）を一定の値にすることができる。
に定めるのは不可能である。そこで正規化回路（15）が
設けられる。すなわちこの正規化回路（15）の入出力特
性は第３図に示す通りであって、これを設けることによ
り−Ａの値に多少の誤差があっても、常に出力信号（再
書込信号）を一定の値にすることができる。
さらにスイッチング素子MR1〜MRmのゲート端子には水平
ブランキング信号φHBLKが供給される。このため各信号
ラインL1〜Lmは水平ブランキングごとにターゲット電圧
にリセットされる。このため各信号ラインに残留した信
号がリセットされ、液晶セルＣの信号を取出す際に不要
信号が混入されることがなくなる。
ブランキング信号φHBLKが供給される。このため各信号
ラインL1〜Lmは水平ブランキングごとにターゲット電圧
にリセットされる。このため各信号ラインに残留した信
号がリセットされ、液晶セルＣの信号を取出す際に不要
信号が混入されることがなくなる。
こうして静止画の表示が行われるわけであるが、上述の
装置によれば構成が極めて簡単であると共に、長時間に
亘って表示を行っても信号が劣化されることがなく、常
に良好な静止画表示を行うことができる。
装置によれば構成が極めて簡単であると共に、長時間に
亘って表示を行っても信号が劣化されることがなく、常
に良好な静止画表示を行うことができる。
なお上述の装置において、読出しから書込までの遅れ時
間τはクロック信号Φ1H,Φ2Hの周期で規制されている
が、シフトレジスタ（２）（20）に供給されるクロック
信号の位相を任意に定めることによって、より細かい遅
延時間の設定を行うこともできる。
間τはクロック信号Φ1H,Φ2Hの周期で規制されている
が、シフトレジスタ（２）（20）に供給されるクロック
信号の位相を任意に定めることによって、より細かい遅
延時間の設定を行うこともできる。
また上述の装置において、正規化回路（15）は逐時１画
素クロック以下の時間で正規化処理を行う必要がある
が、正規化の分解能を上げる場合などで処理の時間が間
に合わない場合には例えば第４図のようにすることもで
きる。図は表示部を除いて示してある。また第５図はフ
ローチャートを示す。
素クロック以下の時間で正規化処理を行う必要がある
が、正規化の分解能を上げる場合などで処理の時間が間
に合わない場合には例えば第４図のようにすることもで
きる。図は表示部を除いて示してある。また第５図はフ
ローチャートを示す。
すなわちこの図において、例えばＡに示す水平スイッチ
信号のφＨ′１の位相でラインL1に接続された液晶セル
Ｃから読出された信号は、Ｂに示すサンプリングパルス
Paでサンプルホールド（SH）回路（31a）にホールドさ
れ、Ｅに示すスイッチ信号φａの期間にスイッチング素
子Maを通じて正規化回路（15a）に供給される。そして
２画素クロック期間かけて正規化された信号はＨに示す
スイッチ信号φａ′の期間にスイッチング素子Ma′を通
じて、Ｋに示すサンプルパルスPa′でサンプルホールド
回路（32a）にホールドされ、Ｎに示す水平スイッチ信
号φH1の位相でラインL1に接続された液晶セルＣに書込
まれる。以下同様の動作が１画素クロックごとにサフィ
ックスb,cを付した回路で行われ、３画素クロックごと
にサフィックスａの回路に戻って繰返される。従ってこ
の装置によれば、第１図の装置の２倍の処理時間を設定
することが可能になる。
信号のφＨ′１の位相でラインL1に接続された液晶セル
Ｃから読出された信号は、Ｂに示すサンプリングパルス
Paでサンプルホールド（SH）回路（31a）にホールドさ
れ、Ｅに示すスイッチ信号φａの期間にスイッチング素
子Maを通じて正規化回路（15a）に供給される。そして
２画素クロック期間かけて正規化された信号はＨに示す
スイッチ信号φａ′の期間にスイッチング素子Ma′を通
じて、Ｋに示すサンプルパルスPa′でサンプルホールド
回路（32a）にホールドされ、Ｎに示す水平スイッチ信
号φH1の位相でラインL1に接続された液晶セルＣに書込
まれる。以下同様の動作が１画素クロックごとにサフィ
ックスb,cを付した回路で行われ、３画素クロックごと
にサフィックスａの回路に戻って繰返される。従ってこ
の装置によれば、第１図の装置の２倍の処理時間を設定
することが可能になる。
なおこの装置は、アモルファスシリコン、ポリシリコ
ン、シリコンオンサファイア、有機半導体等のTFTを用
いたアクティブマトリクスによる液晶ディスプレイ装置
に適用できる。
ン、シリコンオンサファイア、有機半導体等のTFTを用
いたアクティブマトリクスによる液晶ディスプレイ装置
に適用できる。
また上述のシフトレジスタ（２），（４），（20）は装
置を構成するICの外部に設けてもよい。
置を構成するICの外部に設けてもよい。
さらに表示は点順次、線順次のいずれにも適用可能であ
る。
る。
本発明によれば、液晶セルＣから取出された信号が同じ
液晶セルＣに戻されるので、画像のずれ等が生じること
がなく、特別な走査等が不要で、駆動回路等は従来のも
のがそのまま使用できる。また信号の正規化及び信号線
の電位のリセットを行っているので、これらによって画
質が劣化することがなく、長時間に亘って良好な静止画
表示を行うことができるようになった。
液晶セルＣに戻されるので、画像のずれ等が生じること
がなく、特別な走査等が不要で、駆動回路等は従来のも
のがそのまま使用できる。また信号の正規化及び信号線
の電位のリセットを行っているので、これらによって画
質が劣化することがなく、長時間に亘って良好な静止画
表示を行うことができるようになった。
第１図は本発明の一例の構成図、第２図〜第５図はその
説明のための図、第６図，第７図は従来の装置の説明の
ための図である。 L1〜Lmは垂直信号ライン、G1〜Gnはゲート線、M1〜Mm,M
11〜Mnm,MA1〜MAm,MB1〜MBmはスイッチング素子、C11〜
Cnmは液晶表示セル、（２）（４）（20）はシフトレジ
スタ、（14）は反転回路、（15）は正規化回路である。
説明のための図、第６図，第７図は従来の装置の説明の
ための図である。 L1〜Lmは垂直信号ライン、G1〜Gnはゲート線、M1〜Mm,M
11〜Mnm,MA1〜MAm,MB1〜MBmはスイッチング素子、C11〜
Cnmは液晶表示セル、（２）（４）（20）はシフトレジ
スタ、（14）は反転回路、（15）は正規化回路である。
Claims (1)
- 【請求項１】水平画素数に等しい数の列線にそれぞれ水
平画素クロックによって順次形成される第１の画素スイ
ッチ信号にてオン駆動される第１の水平スイッチ素子を
介して映像信号を供給し、水平走査線数に等しい数の行
線に水平走査クロックによって順次形成される走査線ス
イッチ信号を供給し、上記各列線と行線の交点にそれぞ
れ上記走査線スイッチ信号にてオン駆動される画素スイ
ッチ素子を設け、これらの画素スイッチ素子を介して上
記列線に供給される上記映像信号をそれぞれが１画素を
構成する液晶表示セルに供給するようにした液晶ディス
プレイ装置において、上記各列線に上記第１の画素スイ
ッチ信号より早い位相の第２の画素スイッチ信号にて駆
動される第２の水平スイッチ素子を接続し、この第２の
水平スイッチ素子のオン期間に上記液晶表示セルに記憶
された上記映像信号を上記画素スイッチ素子を介して取
り出し、この取り出された信号を反転し、この反転され
た信号を上記位相の早められた分遅延された位相で上記
第１の水平スイッチ素子を介して上記列線に供給すると
共に、上記各列線に上記映像信号の水平ブランキング期
間ごとにオン駆動される第３のスイッチ素子を介してリ
セット電圧を供給するようにしたことを特徴とする液晶
ディスプレイ装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190783A JPH0668672B2 (ja) | 1984-09-12 | 1984-09-12 | 液晶デイスプレイ装置 |
| DE8585904667T DE3581192D1 (de) | 1984-09-12 | 1985-09-12 | Fluessigkristall-anzeigeanordnung. |
| US06/871,427 US4803480A (en) | 1984-09-12 | 1985-09-12 | Liquid crystal display apparatus |
| PCT/JP1985/000508 WO1986001926A1 (fr) | 1984-09-12 | 1985-09-12 | Dispositif d'affichage a cristaux liquides |
| EP85904667A EP0192784B1 (en) | 1984-09-12 | 1985-09-12 | Liquid crystal display device |
| KR1019860700255A KR940000599B1 (ko) | 1984-09-12 | 1985-09-12 | 액정 디스플레이 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190783A JPH0668672B2 (ja) | 1984-09-12 | 1984-09-12 | 液晶デイスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6167894A JPS6167894A (ja) | 1986-04-08 |
| JPH0668672B2 true JPH0668672B2 (ja) | 1994-08-31 |
Family
ID=16263659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190783A Expired - Lifetime JPH0668672B2 (ja) | 1984-09-12 | 1984-09-12 | 液晶デイスプレイ装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4803480A (ja) |
| EP (1) | EP0192784B1 (ja) |
| JP (1) | JPH0668672B2 (ja) |
| KR (1) | KR940000599B1 (ja) |
| DE (1) | DE3581192D1 (ja) |
| WO (1) | WO1986001926A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8601804A (nl) * | 1986-07-10 | 1988-02-01 | Philips Nv | Werkwijze voor het besturen van een weergeefinrichting en een weergeefinrichting geschikt voor een dergelijke werkwijze. |
| JP2579467B2 (ja) * | 1986-08-07 | 1997-02-05 | セイコーエプソン株式会社 | 液晶表示装置及びその駆動方法 |
| JPS6437585A (en) * | 1987-08-04 | 1989-02-08 | Nippon Telegraph & Telephone | Active matrix type display device |
| US6091392A (en) * | 1987-11-10 | 2000-07-18 | Seiko Epson Corporation | Passive matrix LCD with drive circuits at both ends of the scan electrode applying equal amplitude voltage waveforms simultaneously to each end |
| JP2774502B2 (ja) * | 1987-11-26 | 1998-07-09 | キヤノン株式会社 | 表示装置及びその駆動制御装置並びに表示方法 |
| US5248963A (en) * | 1987-12-25 | 1993-09-28 | Hosiden Electronics Co., Ltd. | Method and circuit for erasing a liquid crystal display |
| US4922240A (en) * | 1987-12-29 | 1990-05-01 | North American Philips Corp. | Thin film active matrix and addressing circuitry therefor |
| JP2767858B2 (ja) * | 1989-02-09 | 1998-06-18 | ソニー株式会社 | 液晶ディスプレイ装置 |
| US5105288A (en) * | 1989-10-18 | 1992-04-14 | Matsushita Electronics Corporation | Liquid crystal display apparatus with the application of black level signal for suppressing light leakage |
| EP0541364B1 (en) * | 1991-11-07 | 1998-04-01 | Canon Kabushiki Kaisha | Liquid crystal device and driving method therefor |
| EP0909975B1 (en) * | 1992-12-10 | 2003-05-02 | Sharp Kabushiki Kaisha | Flat type display device and driving method and assembling method therefore |
| JP3173200B2 (ja) * | 1992-12-25 | 2001-06-04 | ソニー株式会社 | アクティブマトリクス型液晶表示装置 |
| DE19540146B4 (de) * | 1994-10-27 | 2012-06-21 | Nec Corp. | Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür |
| JP3734537B2 (ja) * | 1995-09-19 | 2006-01-11 | シャープ株式会社 | アクティブマトリクス型液晶表示装置及びその駆動方法 |
| US6011530A (en) * | 1996-04-12 | 2000-01-04 | Frontec Incorporated | Liquid crystal display |
| JPH1062811A (ja) * | 1996-08-20 | 1998-03-06 | Toshiba Corp | 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法 |
| JP3496431B2 (ja) * | 1997-02-03 | 2004-02-09 | カシオ計算機株式会社 | 表示装置及びその駆動方法 |
| JP2001500994A (ja) * | 1997-07-22 | 2001-01-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示装置 |
| TW428158B (en) * | 1998-02-24 | 2001-04-01 | Nippon Electric Co | Method and device for driving liquid crystal display element |
| US6806862B1 (en) * | 1998-10-27 | 2004-10-19 | Fujitsu Display Technologies Corporation | Liquid crystal display device |
| JP5125378B2 (ja) * | 2007-10-03 | 2013-01-23 | セイコーエプソン株式会社 | 制御方法、制御装置、表示体および情報表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2042238B (en) * | 1979-02-14 | 1982-12-08 | Matsushita Electric Industrial Co Ltd | Drive circuit for a liquid crystal display panel |
| JPS56104387A (en) * | 1980-01-22 | 1981-08-20 | Citizen Watch Co Ltd | Display unit |
| JPS57204592A (en) * | 1981-06-11 | 1982-12-15 | Sony Corp | Two-dimensional address device |
| JPS58186796A (ja) * | 1982-04-26 | 1983-10-31 | 社団法人日本電子工業振興協会 | 液晶表示装置およびその駆動方法 |
| JPS5924892A (ja) * | 1982-08-03 | 1984-02-08 | 日本電信電話株式会社 | 液晶表示装置 |
| JPS5961818A (ja) * | 1982-10-01 | 1984-04-09 | Seiko Epson Corp | 液晶表示装置 |
-
1984
- 1984-09-12 JP JP59190783A patent/JPH0668672B2/ja not_active Expired - Lifetime
-
1985
- 1985-09-12 KR KR1019860700255A patent/KR940000599B1/ko not_active Expired - Lifetime
- 1985-09-12 US US06/871,427 patent/US4803480A/en not_active Expired - Lifetime
- 1985-09-12 DE DE8585904667T patent/DE3581192D1/de not_active Expired - Lifetime
- 1985-09-12 EP EP85904667A patent/EP0192784B1/en not_active Expired - Lifetime
- 1985-09-12 WO PCT/JP1985/000508 patent/WO1986001926A1/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| KR940000599B1 (ko) | 1994-01-26 |
| US4803480A (en) | 1989-02-07 |
| JPS6167894A (ja) | 1986-04-08 |
| EP0192784A4 (en) | 1988-01-21 |
| EP0192784A1 (en) | 1986-09-03 |
| EP0192784B1 (en) | 1990-12-27 |
| KR880700380A (ko) | 1988-03-15 |
| WO1986001926A1 (fr) | 1986-03-27 |
| DE3581192D1 (de) | 1991-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0668672B2 (ja) | 液晶デイスプレイ装置 | |
| KR100445675B1 (ko) | 픽셀의사전충전을사용하여평면화면의어드레스를지정하는방법,상기방법을수행하는구동기,및대형화면에서의상기방법의응용 | |
| KR19990045436A (ko) | 화상 디스플레이 장치 및 그의 구동 방법 | |
| JPH02209091A (ja) | 液晶ディスプレイ装置 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| US7777737B2 (en) | Active matrix type liquid crystal display device | |
| JP5236816B2 (ja) | 表示駆動回路、表示装置及び表示駆動方法 | |
| JP5362830B2 (ja) | 表示駆動回路、表示装置及び表示駆動方法 | |
| RU2502137C1 (ru) | Схема управления отображением, устройство отображения и способ управления отображением | |
| JPH01107237A (ja) | 液晶表示装置 | |
| JPH084330B2 (ja) | 液晶ディスプレイ装置 | |
| JP4902185B2 (ja) | 表示装置 | |
| JPH10171421A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| US6040816A (en) | Active matrix display device with phase-adjusted sampling pulses | |
| JP3131411B2 (ja) | 液晶ディスプレイ装置 | |
| JP2874190B2 (ja) | 液晶ディスプレイ装置 | |
| JP3243950B2 (ja) | 映像表示装置 | |
| JPH0450708Y2 (ja) | ||
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JPH0675204A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10149141A (ja) | 液晶表示装置 | |
| JPS6057391A (ja) | 液晶表示装置の駆動方法 | |
| JPH0614720B2 (ja) | 液晶デイスプレイ装置 | |
| JPH08234706A (ja) | 表示素子用反転信号生成回路とそれを用いた表示装置 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |