JPH1063355A - 低飽和電源回路 - Google Patents
低飽和電源回路Info
- Publication number
- JPH1063355A JPH1063355A JP8233715A JP23371596A JPH1063355A JP H1063355 A JPH1063355 A JP H1063355A JP 8233715 A JP8233715 A JP 8233715A JP 23371596 A JP23371596 A JP 23371596A JP H1063355 A JPH1063355 A JP H1063355A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- potential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920006395 saturated elastomer Polymers 0.000 title description 2
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000013459 approach Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000033228 biological regulation Effects 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 バイポーラトランジスタを出力段に用いた低
飽和電源回路において、電源電圧が低下した場合に生ず
るベース電流の増大と寄生トランジスタ形成による無効
電流の増加を抑制する。 【解決手段】 出力電圧レギュレーションのための第１
の誤差増幅器に加えて、出力電圧と電源電圧から基準電
位差を差し引いた電圧との電位差により制御さる第２の
誤差増幅器を備え、この出力を第１の誤差増幅器より大
きな駆動能力で負帰還することにより、電源電圧が低下
した場合にも、出力電圧と電源電圧との差が一定に保た
れる様に出力段トランジスタのベース電流を制御し、ベ
ース電流の無効な増大と寄生トランジスタの形成を防止
する。
飽和電源回路において、電源電圧が低下した場合に生ず
るベース電流の増大と寄生トランジスタ形成による無効
電流の増加を抑制する。 【解決手段】 出力電圧レギュレーションのための第１
の誤差増幅器に加えて、出力電圧と電源電圧から基準電
位差を差し引いた電圧との電位差により制御さる第２の
誤差増幅器を備え、この出力を第１の誤差増幅器より大
きな駆動能力で負帰還することにより、電源電圧が低下
した場合にも、出力電圧と電源電圧との差が一定に保た
れる様に出力段トランジスタのベース電流を制御し、ベ
ース電流の無効な増大と寄生トランジスタの形成を防止
する。
Description
【０００１】
【発明の属する技術分野】本発明は、機器の電源電圧の
レギュレーションに用いられる低飽和電源回路に関し、
特に出力段にバイポーラトランジスタを用いた低飽和電
源回路に関する。
レギュレーションに用いられる低飽和電源回路に関し、
特に出力段にバイポーラトランジスタを用いた低飽和電
源回路に関する。
【０００２】
【従来の技術】 携帯電話等の電池駆動機器において
は、電源電圧のレギュレーションに用いられる低飽和電
源回路にあっても極力不要な電力消費を抑制することが
望まれる。図３は、バイポーラトランジスタを出力段に
用いた、従来のこの種低飽和電源回路の一例を示す回路
図である。
は、電源電圧のレギュレーションに用いられる低飽和電
源回路にあっても極力不要な電力消費を抑制することが
望まれる。図３は、バイポーラトランジスタを出力段に
用いた、従来のこの種低飽和電源回路の一例を示す回路
図である。
【０００３】この従来例の低飽和電源回路は、電源端子
１にエミッタが接続されコレクタが帰還電圧を得るため
の抵抗値Ｒ１、Ｒ２を有する電圧分割抵抗７を介して接
地された出力ＰＮＰトランジスタ６と、この帰還電圧が
負の入力端子に入力され正の入力端子に基準電圧発生回
路３の発生する基準電圧Ｖｒｅｆが入力される誤差増幅
器４を備え、この誤差増幅器４の出力により駆動ＮＰＮ
トランジスタ５を介して出力ＰＮＰトランジスタ６のベ
ース電流を制御することにより、出力ＰＮＰトランジス
タ６のコレクタに接続された出力端子２から出力される
定電圧源の電圧を安定化する。
１にエミッタが接続されコレクタが帰還電圧を得るため
の抵抗値Ｒ１、Ｒ２を有する電圧分割抵抗７を介して接
地された出力ＰＮＰトランジスタ６と、この帰還電圧が
負の入力端子に入力され正の入力端子に基準電圧発生回
路３の発生する基準電圧Ｖｒｅｆが入力される誤差増幅
器４を備え、この誤差増幅器４の出力により駆動ＮＰＮ
トランジスタ５を介して出力ＰＮＰトランジスタ６のベ
ース電流を制御することにより、出力ＰＮＰトランジス
タ６のコレクタに接続された出力端子２から出力される
定電圧源の電圧を安定化する。
【０００４】また本従来例は、電源端子１に供給される
電源電圧Ｖｃｃが、レギュレーション開始電圧Ｖａ以下
の場合に、出力ＰＮＰトランジスタ６のベースに流れる
無効電流を抑制するため、出力端子２にエミッタが接続
され、ベースが出力ＰＮＰトランジスタ６のベースに接
続されたＰＮＰトランジスタ３０と、このＰＮＰトラン
ジスタ３０のコレクタにベースが接続され、コレクタが
駆動ＮＰＮトランジスタ５のベースに接続され、エミッ
タが接地されたＮＰＮトランジスタ３１とを備えてい
る。
電源電圧Ｖｃｃが、レギュレーション開始電圧Ｖａ以下
の場合に、出力ＰＮＰトランジスタ６のベースに流れる
無効電流を抑制するため、出力端子２にエミッタが接続
され、ベースが出力ＰＮＰトランジスタ６のベースに接
続されたＰＮＰトランジスタ３０と、このＰＮＰトラン
ジスタ３０のコレクタにベースが接続され、コレクタが
駆動ＮＰＮトランジスタ５のベースに接続され、エミッ
タが接地されたＮＰＮトランジスタ３１とを備えてい
る。
【０００５】図４及び図５は、本従来例の、電源電圧Ｖ
ｃｃと出力電圧Ｖｏ及び無効電流Ｉｑの関係をそれぞれ
表したグラフ図である。以下これらのグラフ図を参照し
て、本従来例の動作を説明する。
ｃｃと出力電圧Ｖｏ及び無効電流Ｉｑの関係をそれぞれ
表したグラフ図である。以下これらのグラフ図を参照し
て、本従来例の動作を説明する。
【０００６】図４に見られるように、出力電圧Ｖｏの値
は、電源電圧Ｖｃｃがレギュレーション開始電圧Ｖａ以
下の場合及びレギュレーション開始電圧Ｖａ以上の場合
に、それぞれ下式で表される。 Ｖｃｃ＜Ｖａ： Ｖｏ＝Ｖｃｃ−Ｖｘ ・・・（１） Ｖｃｃ＞Ｖａ： Ｖｏ＝Ｖｒｅｆ・（１＋Ｒ１／Ｒ２） ・・・（２） ここで、Ｖｘは出力ＰＮＰトランジスタ６のベース・エ
ミッタ間電圧Ｖｂｅ６とＰＮＰトランジスタ３０のベー
ス・エミッタ間電圧Ｖｂｅ３０との差でＶｘ＝Ｖｂｅ６
−Ｖｂｅ３０である。また、レギュレーション開始電圧
は、Ｖａ＝Ｖｒｅｆ・（１＋Ｒ１／Ｒ２）＋Ｖｘとな
る。
は、電源電圧Ｖｃｃがレギュレーション開始電圧Ｖａ以
下の場合及びレギュレーション開始電圧Ｖａ以上の場合
に、それぞれ下式で表される。 Ｖｃｃ＜Ｖａ： Ｖｏ＝Ｖｃｃ−Ｖｘ ・・・（１） Ｖｃｃ＞Ｖａ： Ｖｏ＝Ｖｒｅｆ・（１＋Ｒ１／Ｒ２） ・・・（２） ここで、Ｖｘは出力ＰＮＰトランジスタ６のベース・エ
ミッタ間電圧Ｖｂｅ６とＰＮＰトランジスタ３０のベー
ス・エミッタ間電圧Ｖｂｅ３０との差でＶｘ＝Ｖｂｅ６
−Ｖｂｅ３０である。また、レギュレーション開始電圧
は、Ｖａ＝Ｖｒｅｆ・（１＋Ｒ１／Ｒ２）＋Ｖｘとな
る。
【０００７】すなわち、誤差増幅器４の負の入力端子に
入力される帰還電圧が正の入力端子に入力される基準電
圧Ｖｒｅｆより低い場合は、誤差増幅器４は駆動ＮＰＮ
トランジスタ５を介して出力ＰＮＰトランジスタ６のベ
ース電流を増大し、帰還電圧が基準電圧Ｖｒｅｆより高
い場合は、出力ＰＮＰトランジスタ６のベース電流を減
少させる。従って、電源電圧Ｖｃｃが十分に高い場合に
は、出力ＰＮＰトランジスタ６のコレクタ電流が、帰還
電圧Ｖｏ・Ｒ２／（Ｒ１＋Ｒ２）と基準電圧Ｖｒｅｆと
が等しくなるよう制御され、出力電圧Ｖｏは、設定電圧
Ｖｒｅｆ・（１＋Ｒ１／Ｒ２）に維持される。
入力される帰還電圧が正の入力端子に入力される基準電
圧Ｖｒｅｆより低い場合は、誤差増幅器４は駆動ＮＰＮ
トランジスタ５を介して出力ＰＮＰトランジスタ６のベ
ース電流を増大し、帰還電圧が基準電圧Ｖｒｅｆより高
い場合は、出力ＰＮＰトランジスタ６のベース電流を減
少させる。従って、電源電圧Ｖｃｃが十分に高い場合に
は、出力ＰＮＰトランジスタ６のコレクタ電流が、帰還
電圧Ｖｏ・Ｒ２／（Ｒ１＋Ｒ２）と基準電圧Ｖｒｅｆと
が等しくなるよう制御され、出力電圧Ｖｏは、設定電圧
Ｖｒｅｆ・（１＋Ｒ１／Ｒ２）に維持される。
【０００８】しかしながら、電源電圧Ｖｃｃがレギュレ
ーション開始電圧Ｖａより低い場合は、ＰＮＰトランジ
スタ３０、ＮＰＮトランジスタ３１がないと仮定する
と、帰還電圧が基準電圧Ｖｒｅｆより低いため、誤差増
幅器４は上述のように出力ＰＮＰトランジスタ６のベー
ス電流を増大させるが、コレクタ電圧、従って帰還電圧
がこれに追随できないため、誤差増幅器４と駆動ＮＰＮ
トランジスタ５は開放利得となり、ベース電流が増加し
たままとなる。
ーション開始電圧Ｖａより低い場合は、ＰＮＰトランジ
スタ３０、ＮＰＮトランジスタ３１がないと仮定する
と、帰還電圧が基準電圧Ｖｒｅｆより低いため、誤差増
幅器４は上述のように出力ＰＮＰトランジスタ６のベー
ス電流を増大させるが、コレクタ電圧、従って帰還電圧
がこれに追随できないため、誤差増幅器４と駆動ＮＰＮ
トランジスタ５は開放利得となり、ベース電流が増加し
たままとなる。
【０００９】ＰＮＰトランジスタ３０とＮＰＮトランジ
スタ３１は、このベースを通して流れる無効電流を抑制
するために設けられており、出力ＰＮＰトランジスタ６
が飽和領域に入ると、このＰＮＰトランジスタ３０のベ
ース・エミッタ間電圧が順方向にバイアスされ、ＮＰＮ
トランジスタ３１を介して駆動ＮＰＮトランジスタ５の
ベース電位を下げることにより負帰還を掛け、出力ＰＮ
Ｐトランジスタ６のベース電流を減少させる。本従来例
では、このようにして電源電位Ｖｃｃがレギュレーショ
ン開始電圧Ｖａより低い場合に出力ＰＮＰトランジスタ
６のベースを通して流れる無効電流を抑制している。
スタ３１は、このベースを通して流れる無効電流を抑制
するために設けられており、出力ＰＮＰトランジスタ６
が飽和領域に入ると、このＰＮＰトランジスタ３０のベ
ース・エミッタ間電圧が順方向にバイアスされ、ＮＰＮ
トランジスタ３１を介して駆動ＮＰＮトランジスタ５の
ベース電位を下げることにより負帰還を掛け、出力ＰＮ
Ｐトランジスタ６のベース電流を減少させる。本従来例
では、このようにして電源電位Ｖｃｃがレギュレーショ
ン開始電圧Ｖａより低い場合に出力ＰＮＰトランジスタ
６のベースを通して流れる無効電流を抑制している。
【００１０】
【発明が解決しようとする課題】しかしながら、このＰ
ＮＰトランジスタ３０による負帰還は、上述のように出
力ＰＮＰトランジスタ６が飽和領域にあるときにはじめ
て有効となる。このため、図３の先行技術では、無効電
流のもう一つの要素である、出力ＰＮＰトランジスタ６
が飽和状態にあるときに形成される寄生トランジスタを
通して流れる無効電流を抑制することができない問題点
があった。
ＮＰトランジスタ３０による負帰還は、上述のように出
力ＰＮＰトランジスタ６が飽和領域にあるときにはじめ
て有効となる。このため、図３の先行技術では、無効電
流のもう一つの要素である、出力ＰＮＰトランジスタ６
が飽和状態にあるときに形成される寄生トランジスタを
通して流れる無効電流を抑制することができない問題点
があった。
【００１１】寄生トランジスタは、図７のラテラルＰＮ
Ｐトランジスタの構造略図に例示するように、通常動作
領域ではコレクタとなるｐ領域が、ベースである＋ｎ領
域より高電位となるため、エミッタとして動作し、基盤
のｐ層をコレクタとして形成されるトランジスタで、電
源端子１に接続された出力ＰＮＰトランジスタ６のコレ
クタから、基盤に向けて流れる寄生電流を発生させる。
Ｐトランジスタの構造略図に例示するように、通常動作
領域ではコレクタとなるｐ領域が、ベースである＋ｎ領
域より高電位となるため、エミッタとして動作し、基盤
のｐ層をコレクタとして形成されるトランジスタで、電
源端子１に接続された出力ＰＮＰトランジスタ６のコレ
クタから、基盤に向けて流れる寄生電流を発生させる。
【００１２】図５の例に見られるとおり、従来技術で
は、電源ＶｃｃがＶａ以下の場合に、ベースを通して流
れる無効電流を抑制しても、この出力バイポーラトラン
ジスタ６に形成される寄生トランジスタにより、かなり
の無効電流が発生している。このため例えば携帯電話等
の電池駆動機器では、この無効電流のため、電源のオン
・オフ時にラッシュ電流が生じ電池の消耗による使用時
間の低下を招くばかりでなく、電圧が低下してきた場合
に電池が急激に消耗することにより機器のシャットダウ
ンを生ずる可能性がある等の問題点があった。
は、電源ＶｃｃがＶａ以下の場合に、ベースを通して流
れる無効電流を抑制しても、この出力バイポーラトラン
ジスタ６に形成される寄生トランジスタにより、かなり
の無効電流が発生している。このため例えば携帯電話等
の電池駆動機器では、この無効電流のため、電源のオン
・オフ時にラッシュ電流が生じ電池の消耗による使用時
間の低下を招くばかりでなく、電圧が低下してきた場合
に電池が急激に消耗することにより機器のシャットダウ
ンを生ずる可能性がある等の問題点があった。
【００１３】本発明はかかる問題点を解決するためにな
されたものであり、電源電圧低下時の無効電流を極力抑
制したバイポーラトランジスタによる低飽和電源回路を
提供することを目的とする。
されたものであり、電源電圧低下時の無効電流を極力抑
制したバイポーラトランジスタによる低飽和電源回路を
提供することを目的とする。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、本願発明の実施形態に係る低飽和電源回路は、エミ
ッタが電源に接続され、コレクタが出力端子に接続され
るとともに帰還電圧を得るための電圧分割抵抗を介して
接地されるバイポーラトランジスタ、第１の基準電圧を
発生する第１の基準電圧発生回路、前記電圧分割抵抗の
分割点から得られる帰還電圧とこの第１の基準電圧とを
比較し、該帰還電圧がこの第１の基準電圧に比べて電源
電位側にあるときは前記バイポーラトランジスタのベー
ス電流を減少させ、該帰還電圧がこの第１の基準電圧に
くらべ、接地電位側にあるときは前記バイポーラトラン
ジスタのベース電流を増加させることにより、前記バイ
ポーラトランジスタに負帰還をかけ、前記出力端子から
出力される定電圧源の電圧を一定値に制御する第１の負
帰還回路、前記電源に接続され、第２の基準電圧を発生
することにより前記電源の電位よりこの第２の基準電圧
だけ接地側の電位を出力する第２の基準電圧発生回路、
及び、前記バイポーラトランジスタのコレクタ電位とこ
の第２の基準電圧発生回路の出力電位を比較し、該コレ
クタ電位がこの第２の基準電圧発生回路の出力電位より
電源側にあるときは、前記第１の負帰還回路より低イン
ピーダンスの出力により前記バイポーラトランジスタの
ベース電位を電源電位に近づけてベース電流を減少さ
せ、該コレクタ電位がこの第２の基準電圧発生回路の出
力電位より接地側にあるときは、高インピーダンスとな
り該ベース電位を前記第１の負帰還回路の制御に任せる
ことにより、前記バイポーラトランジスタのコレクタ・
エミッタ間の電位差を前記第２の基準電圧以上に制御す
る第２の負帰還回路を備えたことを特徴とする。
に、本願発明の実施形態に係る低飽和電源回路は、エミ
ッタが電源に接続され、コレクタが出力端子に接続され
るとともに帰還電圧を得るための電圧分割抵抗を介して
接地されるバイポーラトランジスタ、第１の基準電圧を
発生する第１の基準電圧発生回路、前記電圧分割抵抗の
分割点から得られる帰還電圧とこの第１の基準電圧とを
比較し、該帰還電圧がこの第１の基準電圧に比べて電源
電位側にあるときは前記バイポーラトランジスタのベー
ス電流を減少させ、該帰還電圧がこの第１の基準電圧に
くらべ、接地電位側にあるときは前記バイポーラトラン
ジスタのベース電流を増加させることにより、前記バイ
ポーラトランジスタに負帰還をかけ、前記出力端子から
出力される定電圧源の電圧を一定値に制御する第１の負
帰還回路、前記電源に接続され、第２の基準電圧を発生
することにより前記電源の電位よりこの第２の基準電圧
だけ接地側の電位を出力する第２の基準電圧発生回路、
及び、前記バイポーラトランジスタのコレクタ電位とこ
の第２の基準電圧発生回路の出力電位を比較し、該コレ
クタ電位がこの第２の基準電圧発生回路の出力電位より
電源側にあるときは、前記第１の負帰還回路より低イン
ピーダンスの出力により前記バイポーラトランジスタの
ベース電位を電源電位に近づけてベース電流を減少さ
せ、該コレクタ電位がこの第２の基準電圧発生回路の出
力電位より接地側にあるときは、高インピーダンスとな
り該ベース電位を前記第１の負帰還回路の制御に任せる
ことにより、前記バイポーラトランジスタのコレクタ・
エミッタ間の電位差を前記第２の基準電圧以上に制御す
る第２の負帰還回路を備えたことを特徴とする。
【００１５】また、前記第２の基準電圧は、前記バイポ
ーラトランジスタのコレクタ飽和電圧より大きく、か
つ、前記電源の電圧と前記出力端子から出力される定電
圧源の電圧とのそれぞれの設定値の差より小さいことを
特徴とする。
ーラトランジスタのコレクタ飽和電圧より大きく、か
つ、前記電源の電圧と前記出力端子から出力される定電
圧源の電圧とのそれぞれの設定値の差より小さいことを
特徴とする。
【００１６】さらにまた、前記第１の負帰還回路は、前
記第１の基準電圧が正の入力端子に入力され、前記帰還
電圧が負の入力端子に入力される第１の誤差増幅器と、
コレクタを前記バイポーラトランジスタのベースに接続
し、この第１の誤差増幅器の出力により制御される第１
のエミッタ接地トランジスタとを備え、前記第２の負帰
還回路は、前記バイポーラトランジスタのコレクタ電位
が正の入力端子に入力され、前記第２の基準電圧発生回
路の出力電位が負の入力端子に入力される第２の誤差増
幅器と、コレクタを前記第１のエミッタ接地トランジス
タのベースに接続し、この第２の誤差増幅器の出力によ
り制御される第２のエミッタ接地トランジスタを備えて
いることを特徴とする。
記第１の基準電圧が正の入力端子に入力され、前記帰還
電圧が負の入力端子に入力される第１の誤差増幅器と、
コレクタを前記バイポーラトランジスタのベースに接続
し、この第１の誤差増幅器の出力により制御される第１
のエミッタ接地トランジスタとを備え、前記第２の負帰
還回路は、前記バイポーラトランジスタのコレクタ電位
が正の入力端子に入力され、前記第２の基準電圧発生回
路の出力電位が負の入力端子に入力される第２の誤差増
幅器と、コレクタを前記第１のエミッタ接地トランジス
タのベースに接続し、この第２の誤差増幅器の出力によ
り制御される第２のエミッタ接地トランジスタを備えて
いることを特徴とする。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明に係る低飽
和電源回路の一実施形態の基本構成を示す回路図であ
り、その具体的回路例を図２に示す。なお図１、図２ま
た図３において同一符号は同一又は相当部分を示す。
て図面を参照して説明する。図１は、本発明に係る低飽
和電源回路の一実施形態の基本構成を示す回路図であ
り、その具体的回路例を図２に示す。なお図１、図２ま
た図３において同一符号は同一又は相当部分を示す。
【００１８】図１に示すように、本実施形態の低飽和電
源回路は、図３の先行例と同様に、電源端子１にエミッ
タが接続されコレクタが帰還電圧を得るための抵抗値Ｒ
１、Ｒ２を有する電圧分割抵抗７を介して接地された出
力ＰＮＰトランジスタ６と、この帰還電圧が負の入力端
子に入力され正の入力端子に第１の基準電圧発生回路３
の発生する基準電圧Ｖｒｅｆが入力される第１の誤差増
幅器４を備え、この第１の誤差増幅器４の出力により駆
動ＮＰＮトランジスタ５を介して出力ＰＮＰトランジス
タ６のベース電流を制御することにより、出力ＰＮＰト
ランジスタ６のコレクタに接続された出力端子２から供
給される定電圧源の電圧を安定化する。
源回路は、図３の先行例と同様に、電源端子１にエミッ
タが接続されコレクタが帰還電圧を得るための抵抗値Ｒ
１、Ｒ２を有する電圧分割抵抗７を介して接地された出
力ＰＮＰトランジスタ６と、この帰還電圧が負の入力端
子に入力され正の入力端子に第１の基準電圧発生回路３
の発生する基準電圧Ｖｒｅｆが入力される第１の誤差増
幅器４を備え、この第１の誤差増幅器４の出力により駆
動ＮＰＮトランジスタ５を介して出力ＰＮＰトランジス
タ６のベース電流を制御することにより、出力ＰＮＰト
ランジスタ６のコレクタに接続された出力端子２から供
給される定電圧源の電圧を安定化する。
【００１９】また本実施形態では、図３の先行例におい
て、出力ＰＮＰトランジスタ６が飽和領域にある場合に
負帰還をかけるために設けられていたＰＮＰトランジス
タ３０に替えて、電源電圧Ｖｃｃから基準電位差Ｖｙだ
け低い電圧を発生する第２の基準電圧発生回路８と、正
の入力端子に出力電圧Ｖｏが入力され、負の入力端子に
この第２の基準電圧発生回路８により得られるＶｃｃ−
Ｖｙの電圧が入力される第２の誤差増幅器９を備え、こ
の第２の誤差増幅器９の出力により、図３の先行例と同
様、コレクタが駆動ＮＰＮトランジスタ５のベースに接
続されエミッタが接地されたＮＰＮトランジスタ３１を
介して、第１の誤差増幅器４より低い出力インピーダン
ス、すなわち高い駆動能力で、駆動ＮＰＮトランジスタ
５のベースに帰還を掛ける。
て、出力ＰＮＰトランジスタ６が飽和領域にある場合に
負帰還をかけるために設けられていたＰＮＰトランジス
タ３０に替えて、電源電圧Ｖｃｃから基準電位差Ｖｙだ
け低い電圧を発生する第２の基準電圧発生回路８と、正
の入力端子に出力電圧Ｖｏが入力され、負の入力端子に
この第２の基準電圧発生回路８により得られるＶｃｃ−
Ｖｙの電圧が入力される第２の誤差増幅器９を備え、こ
の第２の誤差増幅器９の出力により、図３の先行例と同
様、コレクタが駆動ＮＰＮトランジスタ５のベースに接
続されエミッタが接地されたＮＰＮトランジスタ３１を
介して、第１の誤差増幅器４より低い出力インピーダン
ス、すなわち高い駆動能力で、駆動ＮＰＮトランジスタ
５のベースに帰還を掛ける。
【００２０】ここで、この基準電位差Ｖｙの値は、出力
電圧の設定値をＶｓ＝Ｖｒｅｆ・（１＋Ｒ１／Ｒ２）と
し電源電圧Ｖｃｃの通常動作範囲の最低値をＶｃｃ（ｍ
ｉｎ）とするとき、Ｖｙ＜Ｖｃｃ（ｍｉｎ）−Ｖｓの範
囲内で、かつ出力ＰＮＰトランジスタ６のコレクタ飽和
電圧、すなわち、出力ＰＮＰトランジスタ６のコレクタ
・ベース間電圧が順方向にバイアスされ寄生トランジス
タが形成されるコレクタ・エミッタ間電圧より大きく設
定されている。
電圧の設定値をＶｓ＝Ｖｒｅｆ・（１＋Ｒ１／Ｒ２）と
し電源電圧Ｖｃｃの通常動作範囲の最低値をＶｃｃ（ｍ
ｉｎ）とするとき、Ｖｙ＜Ｖｃｃ（ｍｉｎ）−Ｖｓの範
囲内で、かつ出力ＰＮＰトランジスタ６のコレクタ飽和
電圧、すなわち、出力ＰＮＰトランジスタ６のコレクタ
・ベース間電圧が順方向にバイアスされ寄生トランジス
タが形成されるコレクタ・エミッタ間電圧より大きく設
定されている。
【００２１】また、第２の誤差増幅器９は、電源電圧Ｖ
ｃｃと出力電圧Ｖｏの差が、この基準電位差Ｖｙ以上の
場合は、ＮＰＮトランジスタ３１のベース電位を下げ、
これを遮断状態すなわち高インピーダンスとし、基準電
位差Ｖｙ以下の場合には、ＮＰＮトランジスタ３１を介
して、第１の誤差増幅器４より十分に低い出力インピー
ダンスで駆動ＮＰＮトランジスタ５を制御し、そのベー
ス電位を下げることにより、出力ＰＮＰトランジスタ６
のベース電流を減少させる。
ｃｃと出力電圧Ｖｏの差が、この基準電位差Ｖｙ以上の
場合は、ＮＰＮトランジスタ３１のベース電位を下げ、
これを遮断状態すなわち高インピーダンスとし、基準電
位差Ｖｙ以下の場合には、ＮＰＮトランジスタ３１を介
して、第１の誤差増幅器４より十分に低い出力インピー
ダンスで駆動ＮＰＮトランジスタ５を制御し、そのベー
ス電位を下げることにより、出力ＰＮＰトランジスタ６
のベース電流を減少させる。
【００２２】以下、本実施形態の動作について説明す
る。電源電圧Ｖｃｃが低く出力電圧Ｖｏが設定電圧Ｖｓ
に達しない場合は、第１の誤差増幅器４は、図３の先行
例と同様出力ＰＮＰトランジスタ６のベース電流を増加
し出力電圧Ｖｏを上昇すべく動作する。しかし、出力電
圧ＶｏがＶｃｃ−Ｖｙに達した点で、ＮＰＮトランジス
タ３１がアクティブとなり駆動ＮＰＮトランジスタ５の
ベース電位を抑制するので、それ以上出力ＰＮＰトラン
ジスタ６のベース電流は増加しない。従って、電源電圧
がＶｃｃ＜Ｖｓ＋Ｖｙの範囲では、出力電圧Ｖｏは、常
に基準電位差Ｖｙと等しい電位差でＶｃｃを追随するよ
う制御され、出力ＰＮＰトランジスタ６の飽和と寄生ト
ランジスタの発生が共に防止され、無効電流の発生が抑
制される。
る。電源電圧Ｖｃｃが低く出力電圧Ｖｏが設定電圧Ｖｓ
に達しない場合は、第１の誤差増幅器４は、図３の先行
例と同様出力ＰＮＰトランジスタ６のベース電流を増加
し出力電圧Ｖｏを上昇すべく動作する。しかし、出力電
圧ＶｏがＶｃｃ−Ｖｙに達した点で、ＮＰＮトランジス
タ３１がアクティブとなり駆動ＮＰＮトランジスタ５の
ベース電位を抑制するので、それ以上出力ＰＮＰトラン
ジスタ６のベース電流は増加しない。従って、電源電圧
がＶｃｃ＜Ｖｓ＋Ｖｙの範囲では、出力電圧Ｖｏは、常
に基準電位差Ｖｙと等しい電位差でＶｃｃを追随するよ
う制御され、出力ＰＮＰトランジスタ６の飽和と寄生ト
ランジスタの発生が共に防止され、無効電流の発生が抑
制される。
【００２３】電源電圧が上昇しＶｃｃ＝Ｖｓ＋Ｖｙに達
すると、出力電圧Ｖｏが設定電圧Ｖｓに達し、さらに電
源電圧Ｖｃｃが上昇すると図３の先行例と同様、第１の
誤差増幅器４の負帰還出力により駆動ＮＰＮトランジス
タ５を介して出力ＰＮＰトランジスタ６ベース電流が抑
制され、出力電圧Ｖｏは設定電圧Ｖｓに維持される。な
お、この範囲では電源電圧Ｖｃｃと出力電圧Ｖｏの電位
差は基準電位差Ｖｙ以上となるため、第２の誤差増幅器
９によりＮＰＮトランジスタ３１は遮断状態に制御さ
れ、駆動ＮＰＮトランジスタ５は専ら第１の誤差増幅器
４により、制御される。
すると、出力電圧Ｖｏが設定電圧Ｖｓに達し、さらに電
源電圧Ｖｃｃが上昇すると図３の先行例と同様、第１の
誤差増幅器４の負帰還出力により駆動ＮＰＮトランジス
タ５を介して出力ＰＮＰトランジスタ６ベース電流が抑
制され、出力電圧Ｖｏは設定電圧Ｖｓに維持される。な
お、この範囲では電源電圧Ｖｃｃと出力電圧Ｖｏの電位
差は基準電位差Ｖｙ以上となるため、第２の誤差増幅器
９によりＮＰＮトランジスタ３１は遮断状態に制御さ
れ、駆動ＮＰＮトランジスタ５は専ら第１の誤差増幅器
４により、制御される。
【００２４】以上述べたように、本実施形態の低飽和電
源回路によれば、電源電圧Ｖｃｃの値如何にかかわら
ず、電源電圧Ｖｃｃと出力電圧Ｖｏの電位差すなわち出
力ＰＮＰトランジスタ６のエミッタ・コレクタ間電圧
は、第２の誤差増幅器９または第１の誤差増幅器４によ
り負帰還制御され、少なくとも基準電位差Ｖｙ以上に維
持されるので、図６に例示するように、出力ＰＮＰトラ
ンジスタ６のベース電流による無効電流の増大と寄生ト
ランジスタによる無効電流の増大を共に抑制することが
できる。
源回路によれば、電源電圧Ｖｃｃの値如何にかかわら
ず、電源電圧Ｖｃｃと出力電圧Ｖｏの電位差すなわち出
力ＰＮＰトランジスタ６のエミッタ・コレクタ間電圧
は、第２の誤差増幅器９または第１の誤差増幅器４によ
り負帰還制御され、少なくとも基準電位差Ｖｙ以上に維
持されるので、図６に例示するように、出力ＰＮＰトラ
ンジスタ６のベース電流による無効電流の増大と寄生ト
ランジスタによる無効電流の増大を共に抑制することが
できる。
【００２５】なお、本実施例では、電源電圧Ｖｃｃは接
地電位に対して高電位であり、出力バイポーラトランジ
スタ６は、ＰＮＰトランジスタであり、このベースを駆
動する駆動バイポーラトランジスタ５及び３１はＮＰＮ
トランジスタであるとして、本発明の実施形態について
説明したが、電源電圧ｖｃｃが接地電位に対して低電位
の場合には、出力バイポーラトランジスタ６にＮＰＮト
ランジスタを用い、駆動バイポーラトランジスタ５およ
び３１にＰＮＰトランジスタを用いることにより、本実
施例と同様に、ベース電流による無効電流と寄生トラン
ジスタによる無効電流を共に抑制することができる。
地電位に対して高電位であり、出力バイポーラトランジ
スタ６は、ＰＮＰトランジスタであり、このベースを駆
動する駆動バイポーラトランジスタ５及び３１はＮＰＮ
トランジスタであるとして、本発明の実施形態について
説明したが、電源電圧ｖｃｃが接地電位に対して低電位
の場合には、出力バイポーラトランジスタ６にＮＰＮト
ランジスタを用い、駆動バイポーラトランジスタ５およ
び３１にＰＮＰトランジスタを用いることにより、本実
施例と同様に、ベース電流による無効電流と寄生トラン
ジスタによる無効電流を共に抑制することができる。
【００２６】
【発明の効果】以上説明したように、本発明に係る低飽
和電源回路によれば、電源電圧の如何にかかわらず無効
電流を極力抑制することが可能となり、使用時間が長
く、また電池電圧が下がってきた場合にも急激にシャッ
トアウトすることのない電池駆動機器を低コストで提供
することができる。
和電源回路によれば、電源電圧の如何にかかわらず無効
電流を極力抑制することが可能となり、使用時間が長
く、また電池電圧が下がってきた場合にも急激にシャッ
トアウトすることのない電池駆動機器を低コストで提供
することができる。
【図１】本発明の一実施形態を示す回路図である。
【図２】図１の実施形態の具体的回路例を示す回路図で
ある。
ある。
【図３】従来の低飽和電源回路の回路例を示す回路図で
ある。
ある。
【図４】図３の従来例の電源電圧Ｖｃｃと出力電圧Ｖｏ
の関係を示すグラフ図である。
の関係を示すグラフ図である。
【図５】図３の従来例の電源電圧Ｖｃｃと無効電流Ｉｑ
の関係を示すグラフ図である。
の関係を示すグラフ図である。
【図６】図１の本発明の実施形態の電源電圧Ｖｃｃと無
効電流Ｉｑの関係を示すグラフ図である。
効電流Ｉｑの関係を示すグラフ図である。
【図７】ラテラルＰＮＰトランジスタに形成される寄生
トランジスタを説明する構造図である。
トランジスタを説明する構造図である。
１ 電源端子 ２ 出力端子 ３ 基準電圧発生回路 ４、９ 誤差増幅器 ５ 駆動ＮＰＮトランジスタ ６ 出力ＰＮＰトランジスタ ７、８４ 分割抵抗 ８ 基準電位差発生回路 ３０、４１、４２、８１、９３、９４ ＰＮＰトランジ
スタ ３１、４３、４４、８２、８３、９１、９２、９５、９
６ ＮＰＮトランジスタ ３３、５１ コンデンサ ４５、６１、８５ 定電流発生回路
スタ ３１、４３、４４、８２、８３、９１、９２、９５、９
６ ＮＰＮトランジスタ ３３、５１ コンデンサ ４５、６１、８５ 定電流発生回路
Claims (3)
- 【請求項１】 エミッタが電源に接続され、コレクタが
出力端子に接続されるとともに帰還電圧を得るための電
圧分割抵抗を介して接地されるバイポーラトランジス
タ、 第１の基準電圧を発生する第１の基準電圧発生回路、 前記電圧分割抵抗の分割点から得られる帰還電圧とこの
第１の基準電圧とを比較し、該帰還電圧がこの第１の基
準電圧に比べて電源電位側にあるときは前記バイポーラ
トランジスタのベース電流を減少させ、該帰還電圧がこ
の第１の基準電圧にくらべ、接地電位側にあるときは前
記バイポーラトランジスタのベース電流を増加させるこ
とにより、前記バイポーラトランジスタに負帰還をか
け、前記出力端子から出力される定電圧源の電圧を一定
値に制御する第１の負帰還回路、 前記電源に接続され、第２の基準電圧を発生することに
より前記電源の電位よりこの第２の基準電圧だけ接地側
の電位を出力する第２の基準電圧発生回路、及び、 前記バイポーラトランジスタのコレクタ電位とこの第２
の基準電圧発生回路の出力電位を比較し、該コレクタ電
位がこの第２の基準電圧発生回路の出力電位より電源側
にあるときは、前記第１の負帰還回路より低インピーダ
ンスの出力により前記バイポーラトランジスタのベース
電位を電源電位に近づけてベース電流を減少させ、該コ
レクタ電位がこの第２の基準電圧発生回路の出力電位よ
り接地側にあるときは、高インピーダンスとなり該ベー
ス電位を前記第１の負帰還回路の制御に任せることによ
り、前記バイポーラトランジスタのコレクタ・エミッタ
間の電位差を前記第２の基準電圧以上に制御する第２の
負帰還回路を備えた低飽和電源回路。 - 【請求項２】 前記第２の基準電圧は、前記バイポーラ
トランジスタのコレクタ飽和電圧より大きく、かつ、前
記電源の電圧と前記出力端子から出力される定電圧源の
電圧とのそれぞれの設定値の差より小さいことを特徴と
する請求項１に記載の低飽和電源回路。 - 【請求項３】 前記第１の負帰還回路は、前記第１の基
準電圧が正の入力端子に入力され、前記帰還電圧が負の
入力端子に入力される第１の誤差増幅器と、コレクタを
前記バイポーラトランジスタのベースに接続し、この第
１の誤差増幅器の出力により制御される第１のエミッタ
接地トランジスタとを備え、 前記第２の負帰還回路は、前記バイポーラトランジスタ
のコレクタ電位が正の入力端子に入力され、前記第２の
基準電圧発生回路の出力電位が負の入力端子に入力され
る第２の誤差増幅器と、コレクタを前記第１のエミッタ
接地トランジスタのベースに接続し、この第２の誤差増
幅器の出力により制御される第２のエミッタ接地トラン
ジスタを備えていることを特徴とする請求項１に記載の
低飽和電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233715A JPH1063355A (ja) | 1996-08-16 | 1996-08-16 | 低飽和電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233715A JPH1063355A (ja) | 1996-08-16 | 1996-08-16 | 低飽和電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1063355A true JPH1063355A (ja) | 1998-03-06 |
Family
ID=16959427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8233715A Pending JPH1063355A (ja) | 1996-08-16 | 1996-08-16 | 低飽和電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1063355A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016104041A1 (ja) * | 2014-12-26 | 2016-06-30 | 日立オートモティブシステムズ株式会社 | 電子装置 |
| CN109358692A (zh) * | 2018-10-24 | 2019-02-19 | 北京无线电测量研究所 | 一种低压差稳压器 |
-
1996
- 1996-08-16 JP JP8233715A patent/JPH1063355A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016104041A1 (ja) * | 2014-12-26 | 2016-06-30 | 日立オートモティブシステムズ株式会社 | 電子装置 |
| JP2016126359A (ja) * | 2014-12-26 | 2016-07-11 | 日立オートモティブシステムズ株式会社 | 電子装置 |
| CN107111327A (zh) * | 2014-12-26 | 2017-08-29 | 日立汽车系统株式会社 | 电子装置 |
| US10310525B2 (en) | 2014-12-26 | 2019-06-04 | Hitachi Automotive Systems, Ltd. | Electronic device that measures a standby current of a circuit after burn-in |
| CN107111327B (zh) * | 2014-12-26 | 2019-06-14 | 日立汽车系统株式会社 | 电子装置 |
| CN109358692A (zh) * | 2018-10-24 | 2019-02-19 | 北京无线电测量研究所 | 一种低压差稳压器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100824561B1 (ko) | 고전력 증폭기용 정지 전류 제어 회로 | |
| CN100590567C (zh) | 快速低压降（ldo）pfet调节器电路 | |
| JPH08293774A (ja) | ゲート駆動回路 | |
| JP2002531985A (ja) | 改善された歪性能を備えたａｂ級出力ステージ | |
| JP3225514B2 (ja) | 演算増幅器用出力段 | |
| JP2007048283A (ja) | マルチループ電圧調整器制御スキームにおける零消去 | |
| JPH1063355A (ja) | 低飽和電源回路 | |
| EP1014567A2 (en) | Improvements in or relating to an operational amplifier | |
| US5570064A (en) | Automatic gain control amplifier for use in radio transmitter-receiver | |
| JP2002323928A (ja) | 基準電圧発生回路 | |
| JP3423694B2 (ja) | トランジスタの動作点を安定化するための回路装置 | |
| JPS6228887B2 (ja) | ||
| JP2006522570A (ja) | 低シャットダウン電流を有する切替自在な増幅回路 | |
| JPH0731616Y2 (ja) | 高出力トランジスタ増幅器用バイアス電源回路 | |
| JPH0537289Y2 (ja) | ||
| JPS625538B2 (ja) | ||
| JP3092244B2 (ja) | 増幅回路 | |
| JPH0326565B2 (ja) | ||
| JP2910512B2 (ja) | モノリシック電力増幅集積回路 | |
| JP2552541B2 (ja) | 出力ドライバ回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JP2777002B2 (ja) | モータ駆動装置 | |
| JP2000077955A (ja) | Ａｂ級増幅器 | |
| CN121785428A (zh) | 一种无运放高精度快速响应的高压稳压电路 | |
| JPH0683045B2 (ja) | スイツチングアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |