JPS625538B2 - - Google Patents
Info
- Publication number
- JPS625538B2 JPS625538B2 JP15505980A JP15505980A JPS625538B2 JP S625538 B2 JPS625538 B2 JP S625538B2 JP 15505980 A JP15505980 A JP 15505980A JP 15505980 A JP15505980 A JP 15505980A JP S625538 B2 JPS625538 B2 JP S625538B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- automatic gain
- gain control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は自動利得制御回路に関し、特に、低電
圧動作時の電圧利用を良好にし、アタツクタイム
の短縮を可能とした自動利得制御回路を提供する
ことを目的とする。
圧動作時の電圧利用を良好にし、アタツクタイム
の短縮を可能とした自動利得制御回路を提供する
ことを目的とする。
従来の一般的な自動利得制御回路を第１図に示
す。第１図において、入力端子１に印加された入
力信号は抵抗器２を介して増幅回路３に入力され
増幅される。増幅回路３の出力は直流阻止コンデ
ンサ４を介して出力端子５に供給されるととも
に、ダイオード６により整流され、コンデンサ
７、低抗器８より構成される平滑回路９に供給さ
れる。平滑回路９の出力電圧は、トランジスタま
たはFET等より成る可変インピーダンス素子１
０の制御端子１１に供給されている。可変インピ
ーダンス素子１０の一端が接地され、他端が増幅
回路３の入力端子に接続されており、制御端子１
１に供給される電圧に応じて、インピーダンスが
変化する。
す。第１図において、入力端子１に印加された入
力信号は抵抗器２を介して増幅回路３に入力され
増幅される。増幅回路３の出力は直流阻止コンデ
ンサ４を介して出力端子５に供給されるととも
に、ダイオード６により整流され、コンデンサ
７、低抗器８より構成される平滑回路９に供給さ
れる。平滑回路９の出力電圧は、トランジスタま
たはFET等より成る可変インピーダンス素子１
０の制御端子１１に供給されている。可変インピ
ーダンス素子１０の一端が接地され、他端が増幅
回路３の入力端子に接続されており、制御端子１
１に供給される電圧に応じて、インピーダンスが
変化する。
上記構成において、入力端子１に加わる入力信
号があるレベル以上になると、出力端子５に現れ
る出力信号をほぼ一定のレベルに制限するいわゆ
る自動利得動作を行う。
号があるレベル以上になると、出力端子５に現れ
る出力信号をほぼ一定のレベルに制限するいわゆ
る自動利得動作を行う。
しかし、上記のような従来の自動利得制御回路
には次のような欠点がある。すなわち、可変イン
ピーダンス素子１０を駆動する電圧は出力信号を
ダイオード６により整流して得ているので、この
ダイオード６の順方向電圧に相当する損失があ
る。この損失は、回路の電源電圧が高く、増幅回
路の出力振幅が大きい時には問題とならないが、
電源電圧が低い時には考慮の対象となる。
には次のような欠点がある。すなわち、可変イン
ピーダンス素子１０を駆動する電圧は出力信号を
ダイオード６により整流して得ているので、この
ダイオード６の順方向電圧に相当する損失があ
る。この損失は、回路の電源電圧が高く、増幅回
路の出力振幅が大きい時には問題とならないが、
電源電圧が低い時には考慮の対象となる。
さらに、平滑回路９の充電能力は増幅回路３の
出力インピーダンスに依存し、アタツクタイムの
短縮にはこの出力インピーダンスを充分低くしな
ければならない。
出力インピーダンスに依存し、アタツクタイムの
短縮にはこの出力インピーダンスを充分低くしな
ければならない。
本発明は上記欠点に鑑みなされたもので、特に
電源電圧の低い録音機またはラジオ受信機等に適
した自動利得制御回路を提供するものである。
電源電圧の低い録音機またはラジオ受信機等に適
した自動利得制御回路を提供するものである。
第２図は本発明による自動利得制御回路の一実
施例を示す回路構成図である。
施例を示す回路構成図である。
第２図において、第１図と同機能を有するもの
には同番号を付しその説明を省略する。
には同番号を付しその説明を省略する。
第２図において、１２は反転入力端子１３、出
力端子１４、および非反転入力端子１５を有する
演算増幅器、１６はベースが演算増幅器１２の出
力端子１４に、エミツタが電源端子ＶCCに、コレ
クタが抵抗器１７を介して平滑回路９にそれぞれ
接続され、エミツタ接地増幅回路として動作する
トランジスタである。１８はベースが平滑回路９
に接続され、コレクタが電源端子ＶCCに接続さ
れ、エミツタが抵抗器１９を介して演算増幅器１
２の非反転入力端子１５に接続され、コレクタ接
地増幅回路として動作するトランジスタで、演算
増幅器１２の非反転入力端子１５と接地間に接続
された抵抗器２０と協働して負帰還回路を構成し
ている。
力端子１４、および非反転入力端子１５を有する
演算増幅器、１６はベースが演算増幅器１２の出
力端子１４に、エミツタが電源端子ＶCCに、コレ
クタが抵抗器１７を介して平滑回路９にそれぞれ
接続され、エミツタ接地増幅回路として動作する
トランジスタである。１８はベースが平滑回路９
に接続され、コレクタが電源端子ＶCCに接続さ
れ、エミツタが抵抗器１９を介して演算増幅器１
２の非反転入力端子１５に接続され、コレクタ接
地増幅回路として動作するトランジスタで、演算
増幅器１２の非反転入力端子１５と接地間に接続
された抵抗器２０と協働して負帰還回路を構成し
ている。
次に上記構成の自動利得制御回路の動作を説明
する。
する。
入力端子１に加わつた入力信号は増幅回路３に
より増幅され、出力端子５に出力されるととも
に、演算増幅器１２の反転入力端子１３に加わ
る。反転入力端子１３が正となると、出力端子１
４は負方向に駆動され、トランジスタ１６のエミ
ツタベース間電圧を増大させ、トランジスタ１６
のコレクタ電流を増大させる。このトランジスタ
１６のコレクタ電流はほとんど平滑回路９に流入
し、コンデンサ７を充電する。この電圧はトラン
ジスタ１８、抵抗器１９を介して非反転入力端子
１５に帰還される。平滑回路９の端子電圧ＶOと
反転入力端子１３に加わる信号の波高値V1との
関係は、トランジスタ１８のベースエミツタ間電
圧をＶBE（0.5V）、抵抗器１９および２０の抵
抗値をそれぞれR19およびR20とすると、 V0＝V1×（R19＋R20）／R20＋ＶBEとなる。
より増幅され、出力端子５に出力されるととも
に、演算増幅器１２の反転入力端子１３に加わ
る。反転入力端子１３が正となると、出力端子１
４は負方向に駆動され、トランジスタ１６のエミ
ツタベース間電圧を増大させ、トランジスタ１６
のコレクタ電流を増大させる。このトランジスタ
１６のコレクタ電流はほとんど平滑回路９に流入
し、コンデンサ７を充電する。この電圧はトラン
ジスタ１８、抵抗器１９を介して非反転入力端子
１５に帰還される。平滑回路９の端子電圧ＶOと
反転入力端子１３に加わる信号の波高値V1との
関係は、トランジスタ１８のベースエミツタ間電
圧をＶBE（0.5V）、抵抗器１９および２０の抵
抗値をそれぞれR19およびR20とすると、 V0＝V1×（R19＋R20）／R20＋ＶBEとなる。
次に反転入力端子１３に加わる信号が低下する
と、非反転入力端子１５の電位は、ほぼ以前の値
に保たれているので出力端子１４は正方向に駆動
され、トランジスタ１６はカツトオフ状態とな
る。すなわちトランジスタ１６は入力端子１３が
正方向に変化した時に導通し、平滑回路９を充電
するが、入力端子１３が負方向に変化した時には
カツトオフとなり、第１図のダイオード６と実質
的に同様の整流動作をする。もちろん入力信号が
一定であつて、平滑回路９の端子電圧がそれに含
まれる抵抗器８による放電、可変インピーダンス
１０の制御端子１１に流入する電流による放電お
よびトランジスタ１８のベース電流による放電に
より低下すれば、それが非反転入力端子１５にフ
イードバツクされ、出力端子１４が低下し、トラ
ンジスタ１６が導通して、放電に見合つた充電電
流を平滑回路９に供給し、入力信号に対応した電
圧が平滑回路９の端子電圧となる。
と、非反転入力端子１５の電位は、ほぼ以前の値
に保たれているので出力端子１４は正方向に駆動
され、トランジスタ１６はカツトオフ状態とな
る。すなわちトランジスタ１６は入力端子１３が
正方向に変化した時に導通し、平滑回路９を充電
するが、入力端子１３が負方向に変化した時には
カツトオフとなり、第１図のダイオード６と実質
的に同様の整流動作をする。もちろん入力信号が
一定であつて、平滑回路９の端子電圧がそれに含
まれる抵抗器８による放電、可変インピーダンス
１０の制御端子１１に流入する電流による放電お
よびトランジスタ１８のベース電流による放電に
より低下すれば、それが非反転入力端子１５にフ
イードバツクされ、出力端子１４が低下し、トラ
ンジスタ１６が導通して、放電に見合つた充電電
流を平滑回路９に供給し、入力信号に対応した電
圧が平滑回路９の端子電圧となる。
なお、トランジスタ１８は、平滑回路９に対し
て帰還回路を高インピーダンスとするとともに、
入力信号が無い場合においても、平滑回路９にト
ランジスタ１８のＶBE（0.5V）に相当する電
圧を生じさせる働きをする。なぜなら、平滑回路
９の端子電圧がＶBE（0.5V）より低い場合、
トランジスタ１８はカツトオフとなり、帰還回路
が開路となり、増幅度が極度に増大する。その結
果、入力信号が無くてもハム雑音等により、回路
が動作し、平滑回路９の端子電圧がＶBE（
0.5V）まで上昇して平衡することになる。そし
て、入力端子１３に信号が加わると、前記のよう
に、入力振幅の抵抗器１９および２０の抵抗値で
決まるゲイン倍の電圧がＶBEに上乗せして得られ
る。
て帰還回路を高インピーダンスとするとともに、
入力信号が無い場合においても、平滑回路９にト
ランジスタ１８のＶBE（0.5V）に相当する電
圧を生じさせる働きをする。なぜなら、平滑回路
９の端子電圧がＶBE（0.5V）より低い場合、
トランジスタ１８はカツトオフとなり、帰還回路
が開路となり、増幅度が極度に増大する。その結
果、入力信号が無くてもハム雑音等により、回路
が動作し、平滑回路９の端子電圧がＶBE（
0.5V）まで上昇して平衡することになる。そし
て、入力端子１３に信号が加わると、前記のよう
に、入力振幅の抵抗器１９および２０の抵抗値で
決まるゲイン倍の電圧がＶBEに上乗せして得られ
る。
これは、可変インピーダンスの制御電圧として
通常のトランジスタのベース−エミツタ間電圧Ｖ
BE（0.5V）の２倍前後の電圧を必要とするダ
ーリントン接続されたトランジスタを可変インピ
ーダンス素子１０として使用する場合極めて好都
合である。
通常のトランジスタのベース−エミツタ間電圧Ｖ
BE（0.5V）の２倍前後の電圧を必要とするダ
ーリントン接続されたトランジスタを可変インピ
ーダンス素子１０として使用する場合極めて好都
合である。
トランジスタ１６は前記のように、第１図のダ
イオード６と同様整流機能を有するとともに、入
力信号の正方向への急変に対しては飽和状態とな
る。従つて、飽和時のコレクターエミツタ間電圧
をＶCE Sat（0.2V）とすれば、電源電圧ＶCC
―ＶCE Satの電圧を平滑回路９の充電電圧とし
て利用することができる。さらに、この充電能力
は第１図のように増幅器３の出力インピーダンス
に依存せず抵抗器１７の調整により任意に設定す
ることができる。従つて、自動利得制御のアタツ
クタイムを任意にかつ容易に設定することがで
き、極めて短いアタツクタイムにすることもでき
る。
イオード６と同様整流機能を有するとともに、入
力信号の正方向への急変に対しては飽和状態とな
る。従つて、飽和時のコレクターエミツタ間電圧
をＶCE Sat（0.2V）とすれば、電源電圧ＶCC
―ＶCE Satの電圧を平滑回路９の充電電圧とし
て利用することができる。さらに、この充電能力
は第１図のように増幅器３の出力インピーダンス
に依存せず抵抗器１７の調整により任意に設定す
ることができる。従つて、自動利得制御のアタツ
クタイムを任意にかつ容易に設定することがで
き、極めて短いアタツクタイムにすることもでき
る。
さらに前記のように、反転入力端子１３に加わ
る信号振幅に対して平滑回路９に得られる電圧は
帰還回路の抵抗器１９および２０により増幅度を
持つことになり、反転入力端子１３に必要とする
信号振幅を小さくすることができる。従つて増幅
回路３のダイナミツクレンジあるいはダイナミツ
クマージンを大きく取ることができる。
る信号振幅に対して平滑回路９に得られる電圧は
帰還回路の抵抗器１９および２０により増幅度を
持つことになり、反転入力端子１３に必要とする
信号振幅を小さくすることができる。従つて増幅
回路３のダイナミツクレンジあるいはダイナミツ
クマージンを大きく取ることができる。
第３図は本発明による自動利得制御回路の他の
実施例を示す回路構成図である。
実施例を示す回路構成図である。
第３図は第２図の演算増幅器１２を、トランジ
スタ２１とバイアス抵抗器２２および２３に置換
えたものである。
スタ２１とバイアス抵抗器２２および２３に置換
えたものである。
次に第３図の構成の自動利得制御回路の動作を
説明する。
説明する。
まず、抵抗器２１および２２によりトランジス
タ２１のベースがそのベース―エミツタ間電圧Ｖ
BE（0.5V）よりも低くバイアスされている場
合、入力信号が無い時はトランジスタ２１，１８
および１６がカツトオフであり、平滑回路９の端
子電圧はほぼ零電圧である。そして入力信号が加
わると、これがバイアス電圧と重畳されてトラン
ジスタ２１のベースに印加され、そのピーク値が
ＶBE（0.5V）を越え始めるとトランジスタ２
１および１６が能動状態となり、平滑回路９の端
子電圧は急速にトランジスタ１８のＶBEまで上昇
する。さらに入力信号が増加すると、増加分の帰
還抵抗１９および２０で決まる交流ゲイン（R19
＋R20）／R20倍の電圧がトランジスタ１８のＶBE
相当分かさ上げされて平滑回路９の端子に得ら
れ、これにより可変インピーダンス素子１０のイ
ンピーダンスを制御することができる。
タ２１のベースがそのベース―エミツタ間電圧Ｖ
BE（0.5V）よりも低くバイアスされている場
合、入力信号が無い時はトランジスタ２１，１８
および１６がカツトオフであり、平滑回路９の端
子電圧はほぼ零電圧である。そして入力信号が加
わると、これがバイアス電圧と重畳されてトラン
ジスタ２１のベースに印加され、そのピーク値が
ＶBE（0.5V）を越え始めるとトランジスタ２
１および１６が能動状態となり、平滑回路９の端
子電圧は急速にトランジスタ１８のＶBEまで上昇
する。さらに入力信号が増加すると、増加分の帰
還抵抗１９および２０で決まる交流ゲイン（R19
＋R20）／R20倍の電圧がトランジスタ１８のＶBE
相当分かさ上げされて平滑回路９の端子に得ら
れ、これにより可変インピーダンス素子１０のイ
ンピーダンスを制御することができる。
また、抵抗器２２および２３によりトランジス
タ２１のベースがそのＶBE（0.5V）よりも高
い電圧ＶHにバイアスされている場合、入力信号
が無い場合でも、（ＶH−ＶBE）の（R19＋R20）／
R20倍の電圧がトランジスタ１８のＶBE相当分が
かさ上げして得られる。
タ２１のベースがそのＶBE（0.5V）よりも高
い電圧ＶHにバイアスされている場合、入力信号
が無い場合でも、（ＶH−ＶBE）の（R19＋R20）／
R20倍の電圧がトランジスタ１８のＶBE相当分が
かさ上げして得られる。
従つてバイアス抵抗２２および２３、それに、
帰還回路の抵抗１９および２０の設定により信号
振幅を任意の大きさに設定することができ、また
入力信号振幅と出力電圧との対応関係に任意の増
幅度を持たせることもできる。この電圧により可
変インピーダンス素子１０を制御するので、出力
端子５に現われる信号レベルを任意に設定するこ
とができるとともに、自動利得制御が動作してい
る範囲での入力信号の増加分に対する出力信号の
増加分すなわち入出力特性も任意に調整すること
ができる。
帰還回路の抵抗１９および２０の設定により信号
振幅を任意の大きさに設定することができ、また
入力信号振幅と出力電圧との対応関係に任意の増
幅度を持たせることもできる。この電圧により可
変インピーダンス素子１０を制御するので、出力
端子５に現われる信号レベルを任意に設定するこ
とができるとともに、自動利得制御が動作してい
る範囲での入力信号の増加分に対する出力信号の
増加分すなわち入出力特性も任意に調整すること
ができる。
なお実施例では抵抗器２２および２３によりト
ランジスタ２１のベースバイアスを得たがこれに
限られるものではないことはいうまでもない。
ランジスタ２１のベースバイアスを得たがこれに
限られるものではないことはいうまでもない。
また、実施例では帰還回路を平滑回路９に対し
て高インピーダンスとするためコレクタ接地増幅
回路を用いたが、他の高入力抵抗増幅回路も利用
できることはいうまでもない。
て高インピーダンスとするためコレクタ接地増幅
回路を用いたが、他の高入力抵抗増幅回路も利用
できることはいうまでもない。
以上のように本発明によれば、ダイオードの順
方向電圧に相当する電圧損失がなく、ほぼ電源電
圧に等しい電圧を平滑回路の充電に利用すること
ができるとともに、その充電能力も前段の増幅器
の出力インピーダンスに依存せず任意に設定で
き、この出力電圧により可変インピーダンス素子
を駆動するので、低電源電圧の装置にあつても極
めて速いアタツクタイムの自動利得制御を行うこ
ともでき、その調整、設定も容易である。
方向電圧に相当する電圧損失がなく、ほぼ電源電
圧に等しい電圧を平滑回路の充電に利用すること
ができるとともに、その充電能力も前段の増幅器
の出力インピーダンスに依存せず任意に設定で
き、この出力電圧により可変インピーダンス素子
を駆動するので、低電源電圧の装置にあつても極
めて速いアタツクタイムの自動利得制御を行うこ
ともでき、その調整、設定も容易である。
また、本発明によれば、入力電圧と平滑回路の
出力電圧との対応関係に任意の増幅度を持たせる
ことができるので、自動利得制御が動作している
範囲での入出力特性も任意に調整設定することの
できる自動利得制御回路を提供することができ
る。
出力電圧との対応関係に任意の増幅度を持たせる
ことができるので、自動利得制御が動作している
範囲での入出力特性も任意に調整設定することの
できる自動利得制御回路を提供することができ
る。
さらに、本発明によれば、入力信号が無い場合
でも、平滑回路にある一定の出力電圧を得るとと
もに、入力信号に対応した電圧をこの出力電圧に
上乗せして得ることができ、この電圧により可変
インピーダンス素子を制御するので、自動利得制
御の開始レベルを任意に設定することのできる自
動利得制御回路を提供することができる。
でも、平滑回路にある一定の出力電圧を得るとと
もに、入力信号に対応した電圧をこの出力電圧に
上乗せして得ることができ、この電圧により可変
インピーダンス素子を制御するので、自動利得制
御の開始レベルを任意に設定することのできる自
動利得制御回路を提供することができる。
第１図は従来の自動利得制御回路の回路構成
図、第２図は本発明による自動利得制御回路の一
実施例を示す回路構成図、第３図は他の実施例を
示す回路構成図である。 １…入力端子、３…増幅回路、５…出力端子、
９…平滑回路、１０…可変インピーダンス素子、
１２…演算増幅器、１６，１８，２１…トランジ
スタ、１９，２０…帰還回路を構成する抵抗。
図、第２図は本発明による自動利得制御回路の一
実施例を示す回路構成図、第３図は他の実施例を
示す回路構成図である。 １…入力端子、３…増幅回路、５…出力端子、
９…平滑回路、１０…可変インピーダンス素子、
１２…演算増幅器、１６，１８，２１…トランジ
スタ、１９，２０…帰還回路を構成する抵抗。
Claims (1)
- 【特許請求の範囲】 １ 所定のレベル以上の入力信号に対し、ほぼ一
定のレベルの出力信号を得る自動利得制御回路に
おいて、入力信号路と接地間に接続される可変イ
ンピーダンス素子と、該可変インピーダンス素子
の両端に現れる信号がある所定増幅度で増幅され
て入力される第１の増幅回路と、該第１の増幅回
路の出力端に接続されるエミツタ接地増幅回路
と、該エミツタ接地増幅回路の出力端に接続され
る平滑回路と、該平滑回路の出力を上記第１の増
幅回路に帰還する帰還回路を具備し、上記平滑回
路の出力を上記可変インピーダンス素子の制御端
子に供給する事を特徴とする自動利得制御回路。 ２ 特許請求の範囲第１項において、帰還回路に
高入力抵抗の増幅回路を用いる事を特徴とする自
動利得制御回路。 ３ 特許請求の範囲第２項において、高入力抵抗
の増幅回路としてコレクタ接地増幅回路を用いる
事を特徴とする自動利得制御回路。 ４ 特許請求の範囲第１項において、第１の増幅
回路としてエミツタ接地増幅回路を用いる事を特
徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55155059A JPS5779722A (en) | 1980-11-04 | 1980-11-04 | Automatic gain controlling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55155059A JPS5779722A (en) | 1980-11-04 | 1980-11-04 | Automatic gain controlling circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5779722A JPS5779722A (en) | 1982-05-19 |
| JPS625538B2 true JPS625538B2 (ja) | 1987-02-05 |
Family
ID=15597762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55155059A Granted JPS5779722A (en) | 1980-11-04 | 1980-11-04 | Automatic gain controlling circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5779722A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153614A (ja) * | 1984-01-24 | 1985-08-13 | Toshiba Corp | 自動レベル制御回路装置 |
| FI92531C (fi) * | 1991-07-23 | 1994-11-25 | Nokia Mobile Phones Ltd | Suurtaajuusilmaisin laajalla dynamiikalla |
| GB9505946D0 (en) * | 1995-03-23 | 1995-05-10 | Rca Thomson Licensing Corp | Automatic sound level control |
-
1980
- 1980-11-04 JP JP55155059A patent/JPS5779722A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5779722A (en) | 1982-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939399A (en) | Power circuit with shunt transistor | |
| US4442408A (en) | Differential amplifier with auto bias adjust | |
| US4140960A (en) | Current control circuit | |
| US3786200A (en) | Amplifier for use in communication systems | |
| US4088963A (en) | Gain control circuit | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| JPH07212156A (ja) | リミッタ回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US3974400A (en) | Limiter circuit | |
| US4527104A (en) | Speed control apparatus for d.c. motor | |
| US3519946A (en) | Class a audio amplifier | |
| JPS6228887B2 (ja) | ||
| US4051442A (en) | Gain control circuits for audio amplifiers | |
| JPH0326565B2 (ja) | ||
| JP2777002B2 (ja) | モータ駆動装置 | |
| JPS6126845B2 (ja) | ||
| JPH0413848Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0648980Y2 (ja) | Ａｌｃ回路 | |
| US3952259A (en) | Gain control apparatus | |
| JPH0311939Y2 (ja) | ||
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JPS6329293Y2 (ja) | ||
| JPH062337Y2 (ja) | Ａｌｃ回路 | |
| JPH0548358A (ja) | 自動利得制御回路 |