JPH1064781A - 位置検出マーク作成方法 - Google Patents
位置検出マーク作成方法Info
- Publication number
- JPH1064781A JPH1064781A JP8214417A JP21441796A JPH1064781A JP H1064781 A JPH1064781 A JP H1064781A JP 8214417 A JP8214417 A JP 8214417A JP 21441796 A JP21441796 A JP 21441796A JP H1064781 A JPH1064781 A JP H1064781A
- Authority
- JP
- Japan
- Prior art keywords
- position detection
- detection mark
- crystal layer
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 複合化素子製造のための半導体結晶の選択成
長において、同一基板上に膜厚や結晶構造が異なる結晶
を成長させる際、パターン合わせが容易な位置検出マー
クを能率よく作成する方法を提供する。 【解決手段】 半導体基板１上の一部をエッチングして
パターンを形成し、このパターン上に選択成長させた半
導体結晶層を位置検出マークとする。
長において、同一基板上に膜厚や結晶構造が異なる結晶
を成長させる際、パターン合わせが容易な位置検出マー
クを能率よく作成する方法を提供する。 【解決手段】 半導体基板１上の一部をエッチングして
パターンを形成し、このパターン上に選択成長させた半
導体結晶層を位置検出マークとする。
Description
【０００１】
【発明の属する技術分野】本発明は、選択成長方法によ
り複合化素子を作成する場合の位置検出マーク作成方法
に関する。
り複合化素子を作成する場合の位置検出マーク作成方法
に関する。
【０００２】
【従来の技術】近年、素子の高機能化と小形化とを両立
させる手法として、素子構造や結晶構造が異なる素子を
一つの半導体基板上に形成したＯＥＩＣ(Opto-Electron
ic Integrated Circuits) やＭＭＩＣ(Monolithic Micr
owave Integrated Circuits)の開発が進められている。
異なる素子を同一基板上に形成するためには、基板の所
定の位置にのみ選択的に結晶成長を行う、いわゆる選択
成長方法が用いられる。
させる手法として、素子構造や結晶構造が異なる素子を
一つの半導体基板上に形成したＯＥＩＣ(Opto-Electron
ic Integrated Circuits) やＭＭＩＣ(Monolithic Micr
owave Integrated Circuits)の開発が進められている。
異なる素子を同一基板上に形成するためには、基板の所
定の位置にのみ選択的に結晶成長を行う、いわゆる選択
成長方法が用いられる。
【０００３】このように選択成長により作成した結晶
は、構造の大きく異なる複数の結晶層が同一の基板上に
存在する。そのため、それぞれの結晶の膜厚が大きく異
なる場合には、基板表面に大きな段差が生じる。この結
果、パターン形成を光によるリソグラフィーで行う際に
焦点深度が十分でないという問題が発生する場合があ
る。例えば近年盛んに用いられるようになった縮小投影
露光法の焦点深度ＤＯＦは次の式で表される。
は、構造の大きく異なる複数の結晶層が同一の基板上に
存在する。そのため、それぞれの結晶の膜厚が大きく異
なる場合には、基板表面に大きな段差が生じる。この結
果、パターン形成を光によるリソグラフィーで行う際に
焦点深度が十分でないという問題が発生する場合があ
る。例えば近年盛んに用いられるようになった縮小投影
露光法の焦点深度ＤＯＦは次の式で表される。
【０００４】 ＤＯＦ＝ｋ1 ×λ／ＮＡ2 ・・・・・・・・・・・・・・・（１） ＮＡは縮小投影レンズの開口数、λは露光に用いる光の
波長、ｋ1 はレジストを含めたプロセスで決定される比
例定数である。この式から、十分な焦点深度を得るため
には、ＮＡを小さくすることが重要であることがわか
る。しかしながら一方で微細加工の指標として重要な解
像限界Ｒは、レーリーの式で以下のように表される。
波長、ｋ1 はレジストを含めたプロセスで決定される比
例定数である。この式から、十分な焦点深度を得るため
には、ＮＡを小さくすることが重要であることがわか
る。しかしながら一方で微細加工の指標として重要な解
像限界Ｒは、レーリーの式で以下のように表される。
【０００５】 Ｒ＝ｋ2 ×λ／ＮＡ・・・・・・・・・・・・・・・・・・（２） ｋ2 はｋ1 と同じく比例定数である。この式から、解像
限界を向上させるためには、ＮＡを大きくすればよいこ
とがわかる。実際にレンズのＮＡを大きくすることによ
り、解像度が年々改善されてきた。（１）、（２）式を
比較するとわかるように焦点深度を大きくすることと解
像限界を向上させることとは両立しない。例えば水銀灯
のｇ線（λ＝436nm ）を光源とし、ＮＡが０．６程度の
高ＮＡレンズを用いることにより、０．３５μｍ程度の
パターンを形成することができるが、このときの焦点深
度は±１．０μｍ以下になってしまう。しかも光学系の
誤差や、基板の平坦性などを考慮すると、実際の焦点深
度はＮＡなどで決定される値の半分以下になる場合が多
い。
限界を向上させるためには、ＮＡを大きくすればよいこ
とがわかる。実際にレンズのＮＡを大きくすることによ
り、解像度が年々改善されてきた。（１）、（２）式を
比較するとわかるように焦点深度を大きくすることと解
像限界を向上させることとは両立しない。例えば水銀灯
のｇ線（λ＝436nm ）を光源とし、ＮＡが０．６程度の
高ＮＡレンズを用いることにより、０．３５μｍ程度の
パターンを形成することができるが、このときの焦点深
度は±１．０μｍ以下になってしまう。しかも光学系の
誤差や、基板の平坦性などを考慮すると、実際の焦点深
度はＮＡなどで決定される値の半分以下になる場合が多
い。
【０００６】一方選択成長により形成される結晶層の膜
厚は、１００ｎｍ程度の薄いものから、１０００ｎｍ程
度のものまで大きな幅がある。特に最近注目されている
metamorphic エピタクシーという成長方法では、基板と
格子定数が大きく異なる結晶を、バッファ層で格子緩和
を起こさせながら成長するため、膜厚が１０００ｎｍ以
上になる場合がある。そのため一つの位置検出マークで
すべての結晶層の表面近傍にサブミクロン程度の微細な
パターンを形成することはできない。このため選択成長
させたそれぞれの結晶層の表面に、位置検出マークが必
要となる。
厚は、１００ｎｍ程度の薄いものから、１０００ｎｍ程
度のものまで大きな幅がある。特に最近注目されている
metamorphic エピタクシーという成長方法では、基板と
格子定数が大きく異なる結晶を、バッファ層で格子緩和
を起こさせながら成長するため、膜厚が１０００ｎｍ以
上になる場合がある。そのため一つの位置検出マークで
すべての結晶層の表面近傍にサブミクロン程度の微細な
パターンを形成することはできない。このため選択成長
させたそれぞれの結晶層の表面に、位置検出マークが必
要となる。
【０００７】従来例として、分子線結晶成長方法により
ＧａＡｓ基板上に結晶層を選択成長する場合について説
明する。図５、図６、図７、図８は選択成長を行う場合
の、各工程における基板の断面を示す模式図である。
ＧａＡｓ基板上に結晶層を選択成長する場合について説
明する。図５、図６、図７、図８は選択成長を行う場合
の、各工程における基板の断面を示す模式図である。
【０００８】まず図５（ａ）に示すように、ＧａＡｓ基
板１０１に第一の結晶層１０２を全面に結晶成長する。
次に図５（ｂ）に示すように、フォトレジスト膜１０３
を形成しフォトレジスト膜１０３に開口１０４を設け
る。次に図５（ｃ）に示すように、フォトレジスト膜１
０３をマスクとして第一の結晶層１０２を例えば燐酸と
過酸化水素の混合液で２００ｎｍ程度エッチングする。
次に図６（ａ）に示すように、フォトレジスト膜１０３
を除去し、第一の結晶層１０２に対する位置検出のため
の位置検出マーク１０５が完成する。位置検出マーク１
０５は第一の結晶層１０２と高さが等しいため、第一の
結晶層１０２の表面近傍にサブミクロン程度の微細なパ
ターンを形成する場合の位置検出マークとして使用する
ことができる。
板１０１に第一の結晶層１０２を全面に結晶成長する。
次に図５（ｂ）に示すように、フォトレジスト膜１０３
を形成しフォトレジスト膜１０３に開口１０４を設け
る。次に図５（ｃ）に示すように、フォトレジスト膜１
０３をマスクとして第一の結晶層１０２を例えば燐酸と
過酸化水素の混合液で２００ｎｍ程度エッチングする。
次に図６（ａ）に示すように、フォトレジスト膜１０３
を除去し、第一の結晶層１０２に対する位置検出のため
の位置検出マーク１０５が完成する。位置検出マーク１
０５は第一の結晶層１０２と高さが等しいため、第一の
結晶層１０２の表面近傍にサブミクロン程度の微細なパ
ターンを形成する場合の位置検出マークとして使用する
ことができる。
【０００９】次に図６（ｂ）に示すように、第一の結晶
層１０２上に第二の結晶層の選択成長のマスクとしてＳ
ｉＯ2 膜１０６を化学気相成長方法で５００ｎｍ程度堆
積し、さらにフォトレジスト膜１０７を形成する。そし
て位置検出マーク１０５を位置合わせマークとして用
い、所定の位置に開口１０８を設ける。次に図６（ｃ）
に示すように、フォトレジスト膜１０７をマスクとして
ＳｉＯ2 膜１０６を第一の結晶層１０２に達するまで弗
化アンモニウムでエッチングし、さらに例えば燐酸と過
酸化水素の混合液でＧａＡｓ基板１０１に達するまで第
一の結晶層１０２をエッチングする。
層１０２上に第二の結晶層の選択成長のマスクとしてＳ
ｉＯ2 膜１０６を化学気相成長方法で５００ｎｍ程度堆
積し、さらにフォトレジスト膜１０７を形成する。そし
て位置検出マーク１０５を位置合わせマークとして用
い、所定の位置に開口１０８を設ける。次に図６（ｃ）
に示すように、フォトレジスト膜１０７をマスクとして
ＳｉＯ2 膜１０６を第一の結晶層１０２に達するまで弗
化アンモニウムでエッチングし、さらに例えば燐酸と過
酸化水素の混合液でＧａＡｓ基板１０１に達するまで第
一の結晶層１０２をエッチングする。
【００１０】次に図７（ａ）に示すように、フォトレジ
スト膜１０７を除去し、第二の結晶層を選択成長するた
めの開口１０９を設ける。次に図７（ｂ）に示すよう
に、所定のパターンの開口を持つＳｉＯ2 膜１０６によ
り被覆されたＧａＡｓ基板１０１上に第二の結晶層１１
０を選択成長させる。開口１０９の部分には単結晶であ
る第二の結晶層１１０が、マスクであるＳｉＯ2 膜１０
６上には多結晶膜１１１が堆積する。次に図７（ｃ）に
示すように、多結晶膜１１１とＳｉＯ2 膜１０６を除去
する。
スト膜１０７を除去し、第二の結晶層を選択成長するた
めの開口１０９を設ける。次に図７（ｂ）に示すよう
に、所定のパターンの開口を持つＳｉＯ2 膜１０６によ
り被覆されたＧａＡｓ基板１０１上に第二の結晶層１１
０を選択成長させる。開口１０９の部分には単結晶であ
る第二の結晶層１１０が、マスクであるＳｉＯ2 膜１０
６上には多結晶膜１１１が堆積する。次に図７（ｃ）に
示すように、多結晶膜１１１とＳｉＯ2 膜１０６を除去
する。
【００１１】次に図８（ａ）に示すように、フォトレジ
スト膜１１２を形成し、位置検出マーク１０５を位置合
わせマークとして用い、所定の位置に開口１１３を設け
る。次に図８（ｂ）に示すように、フォトレジスト膜１
１２をマスクとして第二の結晶層１１０を例えば燐酸と
過酸化水素の混合液で第二の結晶層１１０を２００ｎｍ
程度エッチングする。
スト膜１１２を形成し、位置検出マーク１０５を位置合
わせマークとして用い、所定の位置に開口１１３を設け
る。次に図８（ｂ）に示すように、フォトレジスト膜１
１２をマスクとして第二の結晶層１１０を例えば燐酸と
過酸化水素の混合液で第二の結晶層１１０を２００ｎｍ
程度エッチングする。
【００１２】次に図８（ｃ）に示すように、フォトレジ
スト膜１１２を除去し、第二の結晶層１１０に対するマ
スク合わせのための位置検出マーク１１４を設ける。位
置検出マーク１１４は第二の結晶層１１０と高さが等し
いため、第二の結晶層１１０の表面近傍にサブミクロン
程度の微細なパターンを形成する場合の位置検出マーク
として使用することができる。さらに第三以降の結晶層
を選択成長する場合には図６（ｂ）からの繰り返しとな
る。
スト膜１１２を除去し、第二の結晶層１１０に対するマ
スク合わせのための位置検出マーク１１４を設ける。位
置検出マーク１１４は第二の結晶層１１０と高さが等し
いため、第二の結晶層１１０の表面近傍にサブミクロン
程度の微細なパターンを形成する場合の位置検出マーク
として使用することができる。さらに第三以降の結晶層
を選択成長する場合には図６（ｂ）からの繰り返しとな
る。
【００１３】このように構成された基板では、サブミク
ロン長のゲートのような微細加工が必要であって、焦点
深度が浅い条件で露光しなければならないときも、各々
の結晶層に形成された位置検出マークを用いればよく、
基板表面の段差の大きさに左右されない。しかしながら
選択成長する結晶層の数が増えるに従って、位置検出マ
ークをその度ごとに形成しなければならない。そのため
工程が増え、作業に長い時間を要するという欠点があっ
た。
ロン長のゲートのような微細加工が必要であって、焦点
深度が浅い条件で露光しなければならないときも、各々
の結晶層に形成された位置検出マークを用いればよく、
基板表面の段差の大きさに左右されない。しかしながら
選択成長する結晶層の数が増えるに従って、位置検出マ
ークをその度ごとに形成しなければならない。そのため
工程が増え、作業に長い時間を要するという欠点があっ
た。
【００１４】
【発明が解決しようとする課題】以上述べたように、成
長させた結晶層表面の一部をエッチングして位置検出マ
ークを形成する従来の方法では、選択成長により作成し
た結晶表面にその都度位置検出マークを形成しなければ
ならないため、選択成長する結晶層の数が増えるに従っ
て工程数が増加し、時間が長くかかるという欠点があっ
た。
長させた結晶層表面の一部をエッチングして位置検出マ
ークを形成する従来の方法では、選択成長により作成し
た結晶表面にその都度位置検出マークを形成しなければ
ならないため、選択成長する結晶層の数が増えるに従っ
て工程数が増加し、時間が長くかかるという欠点があっ
た。
【００１５】本発明は以上の点に鑑みなされたもので、
選択成長方法により形成した多数の異なる結晶構造の結
晶層が存在し、大きな段差が存在する基板にパターンを
形成する場合においても、一回の位置検出マーク作成で
サブミクロン程度の高い解像度のパターンを露光できる
位置検出マークを、各結晶層ごとに用意できる位置検出
マーク作成方法を提供することを目的とする。
選択成長方法により形成した多数の異なる結晶構造の結
晶層が存在し、大きな段差が存在する基板にパターンを
形成する場合においても、一回の位置検出マーク作成で
サブミクロン程度の高い解像度のパターンを露光できる
位置検出マークを、各結晶層ごとに用意できる位置検出
マーク作成方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
本発明は、半導体基板の一主面上にこの基板の一部をエ
ッチングしてパターンを形成し、この半導体基板の主面
上に保護膜を堆積し、この保護膜の所望の領域とパター
ン上に開口を設けて半導体主面を露出し、前記開口が設
けられた保護膜をマスクとして前記露出した半導体主面
上および前記パターン上に選択的に半導体結晶層を成長
し、前記パターン上に成長させた半導体結晶層を位置検
出マークとすることを特徴とする。
本発明は、半導体基板の一主面上にこの基板の一部をエ
ッチングしてパターンを形成し、この半導体基板の主面
上に保護膜を堆積し、この保護膜の所望の領域とパター
ン上に開口を設けて半導体主面を露出し、前記開口が設
けられた保護膜をマスクとして前記露出した半導体主面
上および前記パターン上に選択的に半導体結晶層を成長
し、前記パターン上に成長させた半導体結晶層を位置検
出マークとすることを特徴とする。
【００１７】また、半導体がIII −Ｖ族化合物半導体で
あることを特徴とする。
あることを特徴とする。
【００１８】また、半導体が砒化ガリウムであることを
特徴とする。
特徴とする。
【００１９】また、選択成長を分子線結晶成長方法で行
うことを特徴とする。
うことを特徴とする。
【００２０】また、位置検出マークが縮小投影露光装置
の位置検出マークであることを特徴とする。
の位置検出マークであることを特徴とする。
【００２１】また、保護膜が酸化珪素膜であることを特
徴とする。
徴とする。
【００２２】このように構成されたマスクを用いた選択
成長では、位置検出マーク上にも選択成長した結晶層と
等しい膜厚で、基板に形成した位置検出マークと同形状
の結晶層が成長する。従って一回の位置検出マークの形
成で、選択成長した結晶層の表面の高さに等しく、また
基板に作成した位置検出マークと同形状の位置検出マー
クを得ることができる。
成長では、位置検出マーク上にも選択成長した結晶層と
等しい膜厚で、基板に形成した位置検出マークと同形状
の結晶層が成長する。従って一回の位置検出マークの形
成で、選択成長した結晶層の表面の高さに等しく、また
基板に作成した位置検出マークと同形状の位置検出マー
クを得ることができる。
【００２３】
【発明の実施の形態】本発明の実施の形態として、III
−Ｖ族化合物半導体である砒化ガリウム（ＧａＡｓ）基
板に分子線結晶成長法により選択成長する場合について
説明する。図１、図２、図３、図４は各工程における基
板の断面を示す模式図である。
−Ｖ族化合物半導体である砒化ガリウム（ＧａＡｓ）基
板に分子線結晶成長法により選択成長する場合について
説明する。図１、図２、図３、図４は各工程における基
板の断面を示す模式図である。
【００２４】まず図１（ａ）に示すように、ＧａＡｓ基
板１上にフォトレジスト膜２を形成し、このフォトレジ
スト膜２に開口３、開口４を設ける。次に図１（ｂ）に
示すように、フォトレジスト膜２をマスクとしてＧａＡ
ｓ基板１を例えば燐酸と過酸化水素の混合液で２００ｎ
ｍ程度エッチングする。次に図１（ｃ）に示すようにフ
ォトレジスト膜２を除去し、第一の結晶層に対するマス
ク合わせのための位置検出マーク５、第二の結晶層に対
するマスク合わせのための位置検出マーク６を形成す
る。
板１上にフォトレジスト膜２を形成し、このフォトレジ
スト膜２に開口３、開口４を設ける。次に図１（ｂ）に
示すように、フォトレジスト膜２をマスクとしてＧａＡ
ｓ基板１を例えば燐酸と過酸化水素の混合液で２００ｎ
ｍ程度エッチングする。次に図１（ｃ）に示すようにフ
ォトレジスト膜２を除去し、第一の結晶層に対するマス
ク合わせのための位置検出マーク５、第二の結晶層に対
するマスク合わせのための位置検出マーク６を形成す
る。
【００２５】次に図１（ｄ）に示すように、ＧａＡｓ基
板１上に第一の結晶層の選択成長のマスクとしてＳｉＯ
2 膜７を化学気相成長法で５００ｎｍ程度堆積し、さら
にフォトレジスト膜８を形成する。そして位置検出マー
ク５を用い、所定の位置に開口９を設ける。次に図２
（ａ）に示すように、フォトレジスト膜８をマスクとし
てＳｉＯ2 膜７をＧａＡｓ基板１に達するまで弗化アン
モニウムでエッチングする。次に図２（ｂ）に示すよう
に、フォトレジスト膜８を除去し、第一の結晶層を選択
成長するための開口１０を設ける。
板１上に第一の結晶層の選択成長のマスクとしてＳｉＯ
2 膜７を化学気相成長法で５００ｎｍ程度堆積し、さら
にフォトレジスト膜８を形成する。そして位置検出マー
ク５を用い、所定の位置に開口９を設ける。次に図２
（ａ）に示すように、フォトレジスト膜８をマスクとし
てＳｉＯ2 膜７をＧａＡｓ基板１に達するまで弗化アン
モニウムでエッチングする。次に図２（ｂ）に示すよう
に、フォトレジスト膜８を除去し、第一の結晶層を選択
成長するための開口１０を設ける。
【００２６】次に図２（ｃ）に示すように、所定のパタ
ーンの開口を持つＳｉＯ2 膜７により被覆されたＧａＡ
ｓ基板１上に第一の結晶層を選択成長させる。開口１０
の部分には単結晶である第一の結晶層１１が、マスクで
あるＳｉＯ2 膜７上には多結晶膜１２が堆積する。位置
検出マーク５上には下地のパターンを反映し、下地と同
形状の結晶５１が選択成長する。結晶５１は第一の結晶
層１１と高さが等しいため、第一の結晶層１１の表面近
傍にサブミクロン程度の微細なパターンを形成する場合
の位置検出マークとして使用することができる。
ーンの開口を持つＳｉＯ2 膜７により被覆されたＧａＡ
ｓ基板１上に第一の結晶層を選択成長させる。開口１０
の部分には単結晶である第一の結晶層１１が、マスクで
あるＳｉＯ2 膜７上には多結晶膜１２が堆積する。位置
検出マーク５上には下地のパターンを反映し、下地と同
形状の結晶５１が選択成長する。結晶５１は第一の結晶
層１１と高さが等しいため、第一の結晶層１１の表面近
傍にサブミクロン程度の微細なパターンを形成する場合
の位置検出マークとして使用することができる。
【００２７】次に図３（ａ）に示すように、多結晶膜１
２とＳｉＯ2 膜７を除去する。次に図３（ｂ）に示すよ
うに、第二の結晶層の選択成長のマスクとしてＳｉＯ2
膜１３を化学気相成長法で５００ｎｍ程度堆積し、さら
にフォトレジスト膜１４を形成する。そして位置検出マ
ーク６を位置合わせマークとして用い、所定の位置に開
口１５を設ける。次に図３（ｃ）に示すように、フォト
レジスト膜１４をマスクとしてＳｉＯ2 膜１３をＧａＡ
ｓ基板１に達するまで弗化アンモニウムでエッチングす
る。次に図４（ａ）に示すように、フォトレジスト膜１
４を除去し、第二の結晶層を選択成長するための開口１
６を設ける。
２とＳｉＯ2 膜７を除去する。次に図３（ｂ）に示すよ
うに、第二の結晶層の選択成長のマスクとしてＳｉＯ2
膜１３を化学気相成長法で５００ｎｍ程度堆積し、さら
にフォトレジスト膜１４を形成する。そして位置検出マ
ーク６を位置合わせマークとして用い、所定の位置に開
口１５を設ける。次に図３（ｃ）に示すように、フォト
レジスト膜１４をマスクとしてＳｉＯ2 膜１３をＧａＡ
ｓ基板１に達するまで弗化アンモニウムでエッチングす
る。次に図４（ａ）に示すように、フォトレジスト膜１
４を除去し、第二の結晶層を選択成長するための開口１
６を設ける。
【００２８】次に図４（ｂ）に示すように、所定のパタ
ーンの開口を持つＳｉＯ2 膜１３により被覆されたＧａ
Ａｓ基板１上に、第二の結晶層を選択成長させる。開口
１６の部分には単結晶である第二の結晶層１８が、マス
クであるＳｉＯ2 膜１３上には多結晶膜１９が堆積す
る。位置検出マーク６上には下地のパターンを反映し、
下地と同形状の結晶５２が選択成長する。結晶５２は第
二の結晶層１８と高さが等しいため、第二の結晶層１８
の表面近傍にサブミクロン程度の微細なパターンを形成
する場合の位置検出マークとして使用することができ
る。次に図４（ｃ）に示すように、多結晶膜１９とマス
クであるＳｉＯ2 膜１３とを除去する。さらに第三以降
の結晶層を選択成長する場合には、図１（ａ）において
その部分の位置検出マークを作成しておき、図１（ｄ）
からの繰り返しとなる。
ーンの開口を持つＳｉＯ2 膜１３により被覆されたＧａ
Ａｓ基板１上に、第二の結晶層を選択成長させる。開口
１６の部分には単結晶である第二の結晶層１８が、マス
クであるＳｉＯ2 膜１３上には多結晶膜１９が堆積す
る。位置検出マーク６上には下地のパターンを反映し、
下地と同形状の結晶５２が選択成長する。結晶５２は第
二の結晶層１８と高さが等しいため、第二の結晶層１８
の表面近傍にサブミクロン程度の微細なパターンを形成
する場合の位置検出マークとして使用することができ
る。次に図４（ｃ）に示すように、多結晶膜１９とマス
クであるＳｉＯ2 膜１３とを除去する。さらに第三以降
の結晶層を選択成長する場合には、図１（ａ）において
その部分の位置検出マークを作成しておき、図１（ｄ）
からの繰り返しとなる。
【００２９】本発明の実施の形態では、ＧａＡｓ基板上
に分子線結晶成長法で選択成長する場合について説明し
た。しかし、本発明はこの方法に限られるものではな
く、他の半導体基板、他のIII −Ｖ族半導体基板でもよ
く、結晶成長方法もＭＯＣＶＤ法などの他の成長法でも
よい。
に分子線結晶成長法で選択成長する場合について説明し
た。しかし、本発明はこの方法に限られるものではな
く、他の半導体基板、他のIII −Ｖ族半導体基板でもよ
く、結晶成長方法もＭＯＣＶＤ法などの他の成長法でも
よい。
【００３０】本発明によれば、選択成長した結晶層と、
これと等しい高さの位置検出マークとが、選択成長で同
時に形成される。そのため選択成長した結晶層の表面近
傍にサブミクロン程度の微細なパターンを形成する場合
に、成長させた結晶層表面の一部をエッチングなどし
て、位置検出マークを形成する工程が省略できる。な
お、分子線結晶法による選択成長の場合は開口部に成長
する単結晶膜の成長速度がマスクパターンに依存しにく
いため、特に有効である。また先に示したように、縮小
投影露光法は解像限界を向上させると、焦点深度が急激
に劣化する露光方法である。そのため本発明による位置
検出マーク形成方法は、マーク形成工程を大幅に省略で
きるため特に有効である。
これと等しい高さの位置検出マークとが、選択成長で同
時に形成される。そのため選択成長した結晶層の表面近
傍にサブミクロン程度の微細なパターンを形成する場合
に、成長させた結晶層表面の一部をエッチングなどし
て、位置検出マークを形成する工程が省略できる。な
お、分子線結晶法による選択成長の場合は開口部に成長
する単結晶膜の成長速度がマスクパターンに依存しにく
いため、特に有効である。また先に示したように、縮小
投影露光法は解像限界を向上させると、焦点深度が急激
に劣化する露光方法である。そのため本発明による位置
検出マーク形成方法は、マーク形成工程を大幅に省略で
きるため特に有効である。
【００３１】
【発明の効果】本発明によれば、選択成長した結晶層
と、これと等しい高さの位置検出マークとを同時に選択
成長で形成することができる。
と、これと等しい高さの位置検出マークとを同時に選択
成長で形成することができる。
【図１】本発明を工程順に示す断面図である。
【図２】引き続き本発明を工程順に示す断面図である。
【図３】引き続き本発明を工程順に示す断面図である。
【図４】引き続き本発明を工程順に示す断面図である。
【図５】従来例を工程順に示す断面図である。
【図６】引き続き従来例を工程順に示す断面図である。
【図７】引き続き従来例を工程順に示す断面図である。
【図８】引き続き従来例を工程順に示す断面図である。
１…ＧａＡｓ基板 ２、８、１４…フォトレジスト膜 ３、４、９、１０、１５、１６…開口 ５、６…位置検出マーク ７、１３…ＳｉＯ2 膜 １１…第一の結晶層 １２、１９…多結晶膜 １８…第二の結晶層 ５１、５２…選択成長した位置検出マーク １０１…ＧａＡｓ基板 １０２…第一の結晶層 １０３、１０７、１１２…フォトレジスト膜 １０４、１０８、１０９、１１３…開口 １０５、１１４…位置検出マーク １０６…ＳｉＯ2 膜 １１０…第二の結晶層 １１１…多結晶膜
Claims (6)
- 【請求項１】 半導体基板の一主面上にこの基板の一部
をエッチングしてパターンを形成し、この半導体基板の
主面上に保護膜を堆積し、この保護膜の所望の領域とパ
ターン上に開口を設けて半導体主面を露出し、前記開口
が設けられた保護膜をマスクとして前記露出した半導体
主面上および前記パターン上に選択的に半導体結晶層を
成長し、前記パターン上に成長させた半導体結晶層を位
置検出マークとすることを特徴とする位置検出マーク作
成方法。 - 【請求項２】 半導体がIII −Ｖ族化合物半導体である
ことを特徴とする請求項１記載の位置検出マーク作成方
法。 - 【請求項３】 半導体が砒化ガリウムであることを特徴
とする請求項１記載の位置検出マーク作成方法。 - 【請求項４】 選択成長を分子線結晶成長方法で行うこ
とを特徴とする請求項１記載の位置検出マーク作成方
法。 - 【請求項５】 位置検出マークが縮小投影露光装置の位
置検出マークであることを特徴とする請求項１記載の位
置検出マーク作成方法。 - 【請求項６】 保護膜が酸化珪素膜であることを特徴と
する請求項１記載の位置検出マーク作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214417A JPH1064781A (ja) | 1996-08-14 | 1996-08-14 | 位置検出マーク作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214417A JPH1064781A (ja) | 1996-08-14 | 1996-08-14 | 位置検出マーク作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1064781A true JPH1064781A (ja) | 1998-03-06 |
Family
ID=16655451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8214417A Pending JPH1064781A (ja) | 1996-08-14 | 1996-08-14 | 位置検出マーク作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1064781A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077472A (ja) * | 1999-09-01 | 2001-03-23 | Japan Science & Technology Corp | 半導体レーザの製造方法 |
| US7553774B2 (en) | 2007-02-07 | 2009-06-30 | Sumitomo Electric Industries Ltd. | Method of fabricating semiconductor optical device |
| WO2011064997A1 (ja) * | 2009-11-26 | 2011-06-03 | 住友化学株式会社 | 半導体基板及び半導体基板の製造方法 |
| JP2020141105A (ja) * | 2019-03-01 | 2020-09-03 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-08-14 JP JP8214417A patent/JPH1064781A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077472A (ja) * | 1999-09-01 | 2001-03-23 | Japan Science & Technology Corp | 半導体レーザの製造方法 |
| US7553774B2 (en) | 2007-02-07 | 2009-06-30 | Sumitomo Electric Industries Ltd. | Method of fabricating semiconductor optical device |
| WO2011064997A1 (ja) * | 2009-11-26 | 2011-06-03 | 住友化学株式会社 | 半導体基板及び半導体基板の製造方法 |
| JP2011135060A (ja) * | 2009-11-26 | 2011-07-07 | Sumitomo Chemical Co Ltd | 半導体基板及び半導体基板の製造方法 |
| CN102598215A (zh) * | 2009-11-26 | 2012-07-18 | 住友化学株式会社 | 半导体基板及半导体基板的制造方法 |
| JP2020141105A (ja) * | 2019-03-01 | 2020-09-03 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6387783B1 (en) | Methods of T-gate fabrication using a hybrid resist | |
| US20020182895A1 (en) | Method for fabricating positionally exact surface-wide membrane masks | |
| US8293460B2 (en) | Double exposure patterning with carbonaceous hardmask | |
| US7833695B2 (en) | Methods of fabricating metal contact structures for laser diodes using backside UV exposure | |
| EP0524499B1 (en) | Method for forming a photomask pattern | |
| US5055383A (en) | Process for making masks with structures in the submicron range | |
| CN102598215A (zh) | 半导体基板及半导体基板的制造方法 | |
| JPH04199611A (ja) | 半導体装置の製造方法 | |
| CN86107855B (zh) | 应用侧壁及去除技术制做亚微米掩模窗口的方法 | |
| CN100524618C (zh) | 制造精细结构的无抗蚀剂光刻方法 | |
| US6849486B2 (en) | Method of manufacturing a thinned gate electrode utilizing protective films and etching | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| US5904552A (en) | Method of resistless patterning of a substrate for implantation | |
| JPH05343319A (ja) | 半導体装置の製造方法 | |
| US5932379A (en) | Repairing fractured wafers in semiconductor manufacturing | |
| US5512500A (en) | Method of fabricating semiconductor device | |
| JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
| US6794209B2 (en) | Method for the in-situ fabrication of DFB lasers | |
| JP3378561B2 (ja) | 半導体装置の製造方法 | |
| KR100318272B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| US20040132273A1 (en) | Formation method of gate electrode in semiconductor | |
| JP2513637B2 (ja) | 電子ビ−ム露光用基準マ−クの形成方法 | |
| JP2962262B2 (ja) | 微細ゲート電極の形成方法 | |
| KR0135052B1 (ko) | 얼라인패턴 형성방법 | |
| CA1260627A (en) | Lithographic image size reduction photomask |