JPH1064844A - 半導体素子のプラグ形成方法 - Google Patents
半導体素子のプラグ形成方法Info
- Publication number
- JPH1064844A JPH1064844A JP9165855A JP16585597A JPH1064844A JP H1064844 A JPH1064844 A JP H1064844A JP 9165855 A JP9165855 A JP 9165855A JP 16585597 A JP16585597 A JP 16585597A JP H1064844 A JPH1064844 A JP H1064844A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- forming
- plug
- contact hole
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/054—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by selectively removing parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
- H10W20/036—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being within a main fill metal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/019—Contacts of silicides
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Agricultural Chemicals And Associated Chemicals (AREA)
Abstract
(57)【要約】
【課題】 本発明は半導体素子のプラグ形成方法に関
し、コンタクトホール内に埋め込まれた金属の成長方向
による密度の差によって発生する過度な蝕刻を防止する
ためのものである。 【解決手段】 性質が異なる金属を用いてコンタクトホ
ール内において金属の成長を垂直方向に誘導する。した
がってプラグを形成するための全面蝕刻時コンタクトホ
ールの上部に発生する段差が最小化され、このため次の
工程である金属化（ｍｅｔａｌｌｉｚａｔｉｏｎ）工程
において金属のステップカバレッジが向上して素子の電
気的特性及び信頼性を増大することができる。
し、コンタクトホール内に埋め込まれた金属の成長方向
による密度の差によって発生する過度な蝕刻を防止する
ためのものである。 【解決手段】 性質が異なる金属を用いてコンタクトホ
ール内において金属の成長を垂直方向に誘導する。した
がってプラグを形成するための全面蝕刻時コンタクトホ
ールの上部に発生する段差が最小化され、このため次の
工程である金属化（ｍｅｔａｌｌｉｚａｔｉｏｎ）工程
において金属のステップカバレッジが向上して素子の電
気的特性及び信頼性を増大することができる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子のプラグ
（ｐｌｕｇ）形成方法に関し、特にコンタクトホール内
の金属を垂直方向に成長させることにより金属のステッ
プカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）を向上さ
せることができるようにした半導体素子のプラグ形成方
法に関するものである。
（ｐｌｕｇ）形成方法に関し、特にコンタクトホール内
の金属を垂直方向に成長させることにより金属のステッ
プカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）を向上さ
せることができるようにした半導体素子のプラグ形成方
法に関するものである。
【０００２】
【従来の技術】一般的に、シリコン基板に形成された接
合部と金属配線又は下部金属配線と上部金属配線はコン
タクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）又はビアホ
ール（Ｖｉａ ｈｏｌｅ）を通じて相互連結される。半
導体素子が高集積化されるにつれてコンタクトホールの
大きさが減少するため相対的にコンタクトホールにおい
て金属のステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａ
ｇｅ）が悪くなる。これを解決するためコンタクトホー
ル内部にタングステン（Ｗ）のような金属を埋め込み、
プラグを形成した後、金属層形成工程を遂行する。
合部と金属配線又は下部金属配線と上部金属配線はコン
タクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）又はビアホ
ール（Ｖｉａ ｈｏｌｅ）を通じて相互連結される。半
導体素子が高集積化されるにつれてコンタクトホールの
大きさが減少するため相対的にコンタクトホールにおい
て金属のステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａ
ｇｅ）が悪くなる。これを解決するためコンタクトホー
ル内部にタングステン（Ｗ）のような金属を埋め込み、
プラグを形成した後、金属層形成工程を遂行する。
【０００３】図１（ａ）乃至図１（ｃ）は従来のプラグ
形成方法を説明するための素子の断面図である。
形成方法を説明するための素子の断面図である。
【０００４】図１（ａ）を参照すると、接合部２が形成
されたシリコン基板１上に絶縁層３を形成する。絶縁層
３の一部を蝕刻して接合部２が露出されるコンタクトホ
ール６を形成する。コンタクトホール６を包含する全体
構造上にバリア金属層４を形成し、バリア金属層４はチ
タン（Ｔｉ）とチタンナイトライド（ＴｉＮ）を順次に
蒸着して形成される。
されたシリコン基板１上に絶縁層３を形成する。絶縁層
３の一部を蝕刻して接合部２が露出されるコンタクトホ
ール６を形成する。コンタクトホール６を包含する全体
構造上にバリア金属層４を形成し、バリア金属層４はチ
タン（Ｔｉ）とチタンナイトライド（ＴｉＮ）を順次に
蒸着して形成される。
【０００５】図１（ｂ）を参照すると、コンタクトホー
ル６が完全に埋め込まれる時点までタングステン蒸着工
程を遂行することによりバリア金属層４上にタングステ
ン層５を形成する。図２に図示されたように、タングス
テンはバリア金属層４の表面に対して垂直に成長してタ
ングステン層５を形成する。
ル６が完全に埋め込まれる時点までタングステン蒸着工
程を遂行することによりバリア金属層４上にタングステ
ン層５を形成する。図２に図示されたように、タングス
テンはバリア金属層４の表面に対して垂直に成長してタ
ングステン層５を形成する。
【０００６】即ち、コンタクトホール６の底面において
はタングステンが上の方向に成長し、コンタクトホール
６の側壁においてはタングステンが水平方向に成長す
る。コンタクトホール６の側壁においてタングステンが
水平方向に成長するためタングステン層５はコンタクト
ホール６の中央部において密度が低くなる。
はタングステンが上の方向に成長し、コンタクトホール
６の側壁においてはタングステンが水平方向に成長す
る。コンタクトホール６の側壁においてタングステンが
水平方向に成長するためタングステン層５はコンタクト
ホール６の中央部において密度が低くなる。
【０００７】図１（ｃ）を参照すると、絶縁層３に形成
されたバリア金属層４の表面が露出される時点までタン
グステン層５を全面蝕刻してコンタクトホール６内にタ
ングステンプラグ5Aを形成する。コンタクトホール６の
中央部においてタングステン層５の密度がもっとも低く
なるためタングステン層５の蝕刻工程においてこの部分
が過度に蝕刻される。
されたバリア金属層４の表面が露出される時点までタン
グステン層５を全面蝕刻してコンタクトホール６内にタ
ングステンプラグ5Aを形成する。コンタクトホール６の
中央部においてタングステン層５の密度がもっとも低く
なるためタングステン層５の蝕刻工程においてこの部分
が過度に蝕刻される。
【０００８】
【発明が解決しようとする課題】このため次の工程の金
属化（ｍｅｔａｌｌｉｚａｔｉｏｎ）工程において金属
のステップカバレッジが悪くなり素子の電気的特性及び
信頼性が低下する問題がある。
属化（ｍｅｔａｌｌｉｚａｔｉｏｎ）工程において金属
のステップカバレッジが悪くなり素子の電気的特性及び
信頼性が低下する問題がある。
【０００９】したがって、本発明はコンタクトホール底
面から上の方向にだけプラグ用金属を成長させることに
よりプラグ用金属層の全面において密度を均一化して上
述した短所を解決することができる半導体素子のプラグ
形成方法を提供することにその目的がある。
面から上の方向にだけプラグ用金属を成長させることに
よりプラグ用金属層の全面において密度を均一化して上
述した短所を解決することができる半導体素子のプラグ
形成方法を提供することにその目的がある。
【００１０】
【課題を解決するための手段】前記の目的を達成する為
の本発明は絶縁層が形成された基板にコンタクトホール
を形成する段階と、前記コンタクトホールを包含する全
体構造上にバリア金属層を形成する段階と、前記バリア
金属層上にプラグ用第１金属層を形成する段階と、前記
第１金属層上にプラグ用第２金属層を形成する段階と、
前記第２金属層を全面蝕刻して前記コンタクトホール側
壁の前記第１金属層上に第２金属層スペーサを形成する
段階と、前記コンタクトホールが完全に埋め込まれる時
点まで蒸着工程を遂行し、前記第２金属層スペーサを包
含する前記第１金属層上にプラグ用第３金属層を形成す
る段階と、前記絶縁層上に形成された前記バリア金属層
が露出されるまで前記第３及び第１金属層を全面蝕刻し
て前記コンタクトホール内に金属プラグを形成する段階
とからなることを特徴とする半導体素子のプラグ形成方
法。
の本発明は絶縁層が形成された基板にコンタクトホール
を形成する段階と、前記コンタクトホールを包含する全
体構造上にバリア金属層を形成する段階と、前記バリア
金属層上にプラグ用第１金属層を形成する段階と、前記
第１金属層上にプラグ用第２金属層を形成する段階と、
前記第２金属層を全面蝕刻して前記コンタクトホール側
壁の前記第１金属層上に第２金属層スペーサを形成する
段階と、前記コンタクトホールが完全に埋め込まれる時
点まで蒸着工程を遂行し、前記第２金属層スペーサを包
含する前記第１金属層上にプラグ用第３金属層を形成す
る段階と、前記絶縁層上に形成された前記バリア金属層
が露出されるまで前記第３及び第１金属層を全面蝕刻し
て前記コンタクトホール内に金属プラグを形成する段階
とからなることを特徴とする半導体素子のプラグ形成方
法。
【００１１】
【発明の実施の形態】以下、添付した図面を参照して本
発明を詳細に説明する。図３（ａ）乃至図３（ｅ）は本
発明によるプラグ形成方法を説明するための素子の断面
図である。
発明を詳細に説明する。図３（ａ）乃至図３（ｅ）は本
発明によるプラグ形成方法を説明するための素子の断面
図である。
【００１２】図３（ａ）を参照すると、接合部12が形成
されたシリコン基板11上に絶縁層13を形成し、絶縁層13
の一部を蝕刻して接合部12が露出されるコンタクトホー
ル19を形成する。コンタクトホール19を包含する全体構
造上にバリア金属層14を形成し、バリア金属層14はチタ
ン（Ｔｉ）とチタンナイトライド（ＴｉＮ）を順次に蒸
着して形成される。
されたシリコン基板11上に絶縁層13を形成し、絶縁層13
の一部を蝕刻して接合部12が露出されるコンタクトホー
ル19を形成する。コンタクトホール19を包含する全体構
造上にバリア金属層14を形成し、バリア金属層14はチタ
ン（Ｔｉ）とチタンナイトライド（ＴｉＮ）を順次に蒸
着して形成される。
【００１３】図３（ｂ）を参照すると、プラグ用第１金
属層15をバリア金属層14上に形成し、プラグ用第２金属
層16は第１金属層15上に形成される。
属層15をバリア金属層14上に形成し、プラグ用第２金属
層16は第１金属層15上に形成される。
【００１４】第１金属層15はアルミニウム（Ａｌ）、銅
（Ｃｕ）及びタングステン（Ｗ）の内、少なくとも一つ
で形成される。第２金属層16はチタンナイトライド（Ｔ
ｉＮ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ
2 ）及びタングステン窒化膜（ＷＮ2 ）の内の一つで形
成される。第１及び第２金属層15，16は化学的蒸着（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
又は物理的蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）方法により形成される。
（Ｃｕ）及びタングステン（Ｗ）の内、少なくとも一つ
で形成される。第２金属層16はチタンナイトライド（Ｔ
ｉＮ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ
2 ）及びタングステン窒化膜（ＷＮ2 ）の内の一つで形
成される。第１及び第２金属層15，16は化学的蒸着（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
又は物理的蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）方法により形成される。
【００１５】図３（ｃ）を参照すると、第２金属層16を
全面蝕刻してコンタクトホール19側壁の第１金属層15上
に第２金属層スペーサ16A を形成する。
全面蝕刻してコンタクトホール19側壁の第１金属層15上
に第２金属層スペーサ16A を形成する。
【００１６】図３（ｄ）を参照すると、コンタクトホー
ル19が完全に埋め込まれる時点まで蒸着工程を遂行し、
第２金属層スペーサ16A を包含する第１金属層15上にプ
ラグ用第３金属層17を形成する。第３金属層17は第１金
属層15と同様にアルミニウム（Ａｌ）、銅（Ｃｕ）及び
タングステン（Ｗ）の内の一つにより形成される。
ル19が完全に埋め込まれる時点まで蒸着工程を遂行し、
第２金属層スペーサ16A を包含する第１金属層15上にプ
ラグ用第３金属層17を形成する。第３金属層17は第１金
属層15と同様にアルミニウム（Ａｌ）、銅（Ｃｕ）及び
タングステン（Ｗ）の内の一つにより形成される。
【００１７】第１金属層15と同一の物質である第３金属
層17は、図４に図示されたように、他の物質である第２
金属層スペーサ16A からはほとんど成長がなされず同一
の物質である第１金属層15からは成長が速くなされる。
したがって、コンタクトホール19内部において第３金属
が大部分垂直方向に成長されるため第３金属層17の密度
が均一になる。
層17は、図４に図示されたように、他の物質である第２
金属層スペーサ16A からはほとんど成長がなされず同一
の物質である第１金属層15からは成長が速くなされる。
したがって、コンタクトホール19内部において第３金属
が大部分垂直方向に成長されるため第３金属層17の密度
が均一になる。
【００１８】図３（ｅ）を参照すると、絶縁層13上に形
成されたバリア金属層14が露出される時点まで第３及び
第１金属層17，15を全面蝕刻してコンタクトホール19内
に第１、第２及び第３金属層15，16，17とによりなる金
属プラグ18を形成する。コンタクトホール19内部の金属
密度が均一なため全面蝕刻工程により形成された金属プ
ラグ18の表面は平坦になる。このため次の工程である金
属化（ｍｅｔａｌｌｉｚａｔｉｏｎ）工程において金属
のステップカバレッジが向上する。
成されたバリア金属層14が露出される時点まで第３及び
第１金属層17，15を全面蝕刻してコンタクトホール19内
に第１、第２及び第３金属層15，16，17とによりなる金
属プラグ18を形成する。コンタクトホール19内部の金属
密度が均一なため全面蝕刻工程により形成された金属プ
ラグ18の表面は平坦になる。このため次の工程である金
属化（ｍｅｔａｌｌｉｚａｔｉｏｎ）工程において金属
のステップカバレッジが向上する。
【００１９】上記の発明において、仮に金属プラグ18形
成のため蒸着される第１、第２及び第３金属層15，16，
17の総厚さが約５，０００Åであれば、第1 金属層15は
総厚さの1 ／7 乃至1 ／3 程度の約７００乃至１，７０
０Åの厚さに、第2 金属層16は１００乃至５００Å範囲
の薄い厚さに、第３金属層17は総厚さから第１及び第２
金属層15，16の厚さを除いた残りの厚さにそれぞれ形成
される。
成のため蒸着される第１、第２及び第３金属層15，16，
17の総厚さが約５，０００Åであれば、第1 金属層15は
総厚さの1 ／7 乃至1 ／3 程度の約７００乃至１，７０
０Åの厚さに、第2 金属層16は１００乃至５００Å範囲
の薄い厚さに、第３金属層17は総厚さから第１及び第２
金属層15，16の厚さを除いた残りの厚さにそれぞれ形成
される。
【００２０】第２金属層スペーサ16A において第３金属
が成長されないようにするため、第３金属層17は同一の
物質である第１金属層15の蒸着温度より低い温度で蒸着
する。例えば、第１及び第３金属層15，17がタングステ
ンにより形成される場合、第１金属層15の蒸着温度は約
４５０℃であり、第３金属層17は第１金属層15の蒸着温
度より１００乃至２００℃程度低い約３００℃である。
が成長されないようにするため、第３金属層17は同一の
物質である第１金属層15の蒸着温度より低い温度で蒸着
する。例えば、第１及び第３金属層15，17がタングステ
ンにより形成される場合、第１金属層15の蒸着温度は約
４５０℃であり、第３金属層17は第１金属層15の蒸着温
度より１００乃至２００℃程度低い約３００℃である。
【００２１】
【発明の効果】上述したように本発明によればコンタク
トホール内に埋め込まれた金属の成長方向による密度差
異により発生する過度蝕刻を防止するため性質が異なる
金属を用いてコンタクトホール内において金属の成長を
垂直方向に誘導する。
トホール内に埋め込まれた金属の成長方向による密度差
異により発生する過度蝕刻を防止するため性質が異なる
金属を用いてコンタクトホール内において金属の成長を
垂直方向に誘導する。
【００２２】したがって、プラグを形成するための全面
蝕刻工程時コンタクトホールの上部に発生する段差が最
小化され、このため次の工程である金属化（ｍｅｔａｌ
ｌｉｚａｔｉｏｎ）工程において金属のステップカバレ
ッジが向上し素子の電気的特性及び信頼性を増大するこ
とができる。
蝕刻工程時コンタクトホールの上部に発生する段差が最
小化され、このため次の工程である金属化（ｍｅｔａｌ
ｌｉｚａｔｉｏｎ）工程において金属のステップカバレ
ッジが向上し素子の電気的特性及び信頼性を増大するこ
とができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は従来のプラグ形成方法を説明
するための素子の断面図である。
するための素子の断面図である。
【図２】図１（ｂ）に図示されたコンタクトホール部分
の拡大図である。
の拡大図である。
【図３】（ａ）〜（ｅ）は本発明による半導体素子のプ
ラグ形成方法を説明するための素子の断面図である。
ラグ形成方法を説明するための素子の断面図である。
【図４】図３（ｄ）に図示されたコンタクトホール部分
の拡大図である。
の拡大図である。
１，11…シリコン基板 ２，12…接合部 ３，13…絶縁層 ４，14…バリア金属層 ５…タングステン層 ６，19…コンタクトホール ５A ，18…プラグ 15…プラグ用第１金属層 16…プラグ用第２金属層 16A …第２金属層スペーサ 17…プラグ用第３金属層
Claims (8)
- 【請求項１】 半導体素子のプラグ形成方法において、 絶縁層が形成された基板にコンタクトホールを形成する
段階と、 前記コンタクトホールを包含する全体構造上にバリア金
属層を形成する段階と、 前記バリア金属層上にプラグ用第１金属層を形成する段
階と、 前記第１金属層上にプラグ用第２金属層を形成する段階
と、 前記第２金属層を全面蝕刻して前記コンタクトホール側
壁の前記第１金属層上に第２金属層スペーサを形成する
段階と、 前記コンタクトホールが完全に埋め込まれる時点まで蒸
着工程を遂行し、前記第２金属層スペーサを包含する前
記第１金属層上にプラグ用第３金属層を形成する段階
と、 前記絶縁層上に形成された前記バリア金属層が露出され
るまで前記第３及び第１金属層を全面蝕刻して前記コン
タクトホール内に金属プラグを形成する段階とからなる
ことを特徴とする半導体素子のプラグ形成方法。 - 【請求項２】 請求項１において、 前記バリア金属層はチタン（Ｔｉ）及びチタンナイトラ
イド（ＴｉＮ）を順次に蒸着して形成されることを特徴
とする半導体素子のプラグ形成方法。 - 【請求項３】 請求項１において、 前記第１及び第３金属層はアルミニウム（Ａｌ）、銅
（Ｃｕ）及びタングステン（Ｗ）の内、少なくとも一つ
で形成されることを特徴とする半導体素子のプラグ形成
方法。 - 【請求項４】 請求項１において、 前記第２金属層はチタンナイトライド（ＴｉＮ）、ルテ
ニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ2 ）、タング
ステン窒化膜（ＷＮ2 ）の内の一つで形成されることを
特徴とする半導体素子のプラグ形成方法。 - 【請求項５】 請求項１において、 前記第１金属層と第３金属層は同一の物質で形成される
ことを特徴とする半導体素子のプラグ形成方法。 - 【請求項６】 請求項１において、 前記第３金属層は前記第１金属層の蒸着温度より低い温
度において形成されることを特徴とする半導体素子のプ
ラグ形成方法。 - 【請求項７】 請求項１において、 前記第１金属層は前記第１、第２及び第３金属層の全体
厚さの１／７乃至１／３程度の厚さに形成されることを
特徴とする半導体素子のプラグ形成方法。 - 【請求項８】 請求項１において、 前記第２金属層は１００乃至５００Å範囲の厚さに形成
されることを特徴とする半導体素子のプラグ形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR96-24939 | 1996-06-28 | ||
| KR1019960024939A KR100193897B1 (ko) | 1996-06-28 | 1996-06-28 | 반도체 소자의 플러그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1064844A true JPH1064844A (ja) | 1998-03-06 |
| JP2828439B2 JP2828439B2 (ja) | 1998-11-25 |
Family
ID=19464169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9165855A Expired - Fee Related JP2828439B2 (ja) | 1996-06-28 | 1997-06-23 | 半導体素子のプラグ形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5837608A (ja) |
| JP (1) | JP2828439B2 (ja) |
| KR (1) | KR100193897B1 (ja) |
| CN (1) | CN1097302C (ja) |
| DE (1) | DE19727399A1 (ja) |
| GB (1) | GB2314679B (ja) |
| TW (1) | TW366561B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11260920A (ja) * | 1997-12-22 | 1999-09-24 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10172969A (ja) * | 1996-12-06 | 1998-06-26 | Nec Corp | 半導体装置の製造方法 |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| KR100366632B1 (ko) * | 2000-10-10 | 2003-01-09 | 삼성전자 주식회사 | 도전층의 박리를 억제할 수 있는 반도체 소자 및 그의제조 방법 |
| KR100790268B1 (ko) * | 2002-03-05 | 2007-12-31 | 매그나칩 반도체 유한회사 | 금속 패드의 부식 방지를 위한 반도체 소자의 제조 방법 |
| DE102007004884A1 (de) * | 2007-01-31 | 2008-08-14 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| JPH04307933A (ja) * | 1991-04-05 | 1992-10-30 | Sony Corp | タングステンプラグの形成方法 |
| JP3216104B2 (ja) * | 1991-05-29 | 2001-10-09 | ソニー株式会社 | メタルプラグ形成方法及び配線形成方法 |
| KR0144956B1 (ko) * | 1994-06-10 | 1998-08-17 | 김광호 | 반도체 장치의 배선 구조 및 그 형성방법 |
-
1996
- 1996-06-28 KR KR1019960024939A patent/KR100193897B1/ko not_active Expired - Fee Related
-
1997
- 1997-06-16 TW TW086108330A patent/TW366561B/zh active
- 1997-06-19 GB GB9712953A patent/GB2314679B/en not_active Expired - Fee Related
- 1997-06-23 JP JP9165855A patent/JP2828439B2/ja not_active Expired - Fee Related
- 1997-06-25 US US08/882,049 patent/US5837608A/en not_active Expired - Fee Related
- 1997-06-27 CN CN97111874A patent/CN1097302C/zh not_active Expired - Fee Related
- 1997-06-27 DE DE19727399A patent/DE19727399A1/de not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11260920A (ja) * | 1997-12-22 | 1999-09-24 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1097302C (zh) | 2002-12-25 |
| GB2314679B (en) | 2001-07-25 |
| JP2828439B2 (ja) | 1998-11-25 |
| GB2314679A (en) | 1998-01-07 |
| GB9712953D0 (en) | 1997-08-20 |
| US5837608A (en) | 1998-11-17 |
| CN1177202A (zh) | 1998-03-25 |
| DE19727399A1 (de) | 1998-01-02 |
| KR980005571A (ko) | 1998-03-30 |
| KR100193897B1 (ko) | 1999-06-15 |
| TW366561B (en) | 1999-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020135071A1 (en) | Integrated circuit device contact plugs having a liner layer that exerts compressive stress thereon and methods of manufacturing same | |
| JP2587857B2 (ja) | 埋込み多重レベル間相互接続体装置 | |
| JP2002535850A (ja) | マイクロ電子構造体 | |
| US6051880A (en) | Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device | |
| US5187120A (en) | Selective deposition of metal on metal nitride to form interconnect | |
| JPH07245305A (ja) | 配線形成法 | |
| JPH10199974A (ja) | 半導体装置の金属配線層形成方法 | |
| JPH08213462A (ja) | 半導体素子の配線層形成方法 | |
| JPH06310609A (ja) | 金属プラグ製造方法 | |
| JP2001237311A (ja) | 半導体素子の配線形成方法 | |
| JP2828439B2 (ja) | 半導体素子のプラグ形成方法 | |
| JPH06283613A (ja) | 半導体素子の金属コンタクト形成方法 | |
| JP4829389B2 (ja) | 半導体素子の配線形成方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPH0577290B2 (ja) | ||
| US6699790B2 (en) | Semiconductor device fabrication method for filling high aspect ratio openings in insulators with aluminum | |
| US6841442B1 (en) | Method for forming metal contact of semiconductor device | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| KR940011732B1 (ko) | 반도체장치의 제조방법 | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| KR950004838B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JP2006120672A (ja) | 半導体装置及びその製造方法 | |
| KR19980034582A (ko) | 반도체장치의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |