JPH0577290B2 - - Google Patents
Info
- Publication number
- JPH0577290B2 JPH0577290B2 JP61048462A JP4846286A JPH0577290B2 JP H0577290 B2 JPH0577290 B2 JP H0577290B2 JP 61048462 A JP61048462 A JP 61048462A JP 4846286 A JP4846286 A JP 4846286A JP H0577290 B2 JPH0577290 B2 JP H0577290B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- tungsten
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体装置の製造方法に係わり、特に
配線の接続部をタングステン等の金属膜で埋め込
んた半導体装置の製造方法に関する。
配線の接続部をタングステン等の金属膜で埋め込
んた半導体装置の製造方法に関する。
（従来の技術）
従来、半導体装置において、例えば上下層の配
線をつなげる接続部にスルーホールを形成し、こ
のスルーホールをタングステン等の導電性材料で
埋込む方法が採用されている。この方法を第４図
を参照して説明する。つまり、基板２０に形成し
たN+又はP+シリコン配線層２１上に絶縁膜とし
て例えばSiO2膜２２を形成し、通常のフオトリ
ソグラフイーと反応性イオンエツチングを用いて
前記SiO2膜２２に開孔部２３即ちスルーホール
を形成する（第４図ａ）。しかる後、減圧した
CVD装置内にて六フツ化タングステン（WF6）
を用いてシリコン層２１上にタングステン膜２４
を成長させる（第４図ｂ）。
線をつなげる接続部にスルーホールを形成し、こ
のスルーホールをタングステン等の導電性材料で
埋込む方法が採用されている。この方法を第４図
を参照して説明する。つまり、基板２０に形成し
たN+又はP+シリコン配線層２１上に絶縁膜とし
て例えばSiO2膜２２を形成し、通常のフオトリ
ソグラフイーと反応性イオンエツチングを用いて
前記SiO2膜２２に開孔部２３即ちスルーホール
を形成する（第４図ａ）。しかる後、減圧した
CVD装置内にて六フツ化タングステン（WF6）
を用いてシリコン層２１上にタングステン膜２４
を成長させる（第４図ｂ）。
シリコンが六フツ化タングステンと反応して前
記タングステン膜２４が一定膜厚になつた後はシ
リコンとの反応はおこらないので六フツ化タング
ステンに水素（H2）ガスを添加することにより
前記タングステン膜２４上に更にタングステンを
成長させ、第４図ｃに示す如く、タングステン層
２４ａを形成していく。
記タングステン膜２４が一定膜厚になつた後はシ
リコンとの反応はおこらないので六フツ化タング
ステンに水素（H2）ガスを添加することにより
前記タングステン膜２４上に更にタングステンを
成長させ、第４図ｃに示す如く、タングステン層
２４ａを形成していく。
この方法によるとタングステン層２４ａはその
厚さが0.5μｍ程度までは選択的にシリコン配線２
１上に堆積させることは可能であるが、それ以上
になるとSiO2膜２２上においてタングステンの
核形成及びそれに続く成長が起こりやすく、選択
性を保持できなくなるという問題があつた。
厚さが0.5μｍ程度までは選択的にシリコン配線２
１上に堆積させることは可能であるが、それ以上
になるとSiO2膜２２上においてタングステンの
核形成及びそれに続く成長が起こりやすく、選択
性を保持できなくなるという問題があつた。
上記問題点を克服すべく方法として、第５図に
示すものがある。即ち、第５図ａに示すように基
板３０の上に酸化膜３１を被着した後、前記基板
３０の一部を露出するように所望の開孔部３５を
設ける。次にLPCVD法により第５図ｂのように
タングステン膜３２を形成した後、第５図ｃに示
すように平坦化材料としてフオトレジスト３４を
塗布して乾燥後、フオトレジスト３４とタングス
テン膜３２が同程度のエツチング速度となる条件
で反応性イオンエツチングを行ない第５図ｄに示
すように所望の開孔部３５にのみタングステン膜
３２ａを埋込む方法が考えられている。この方法
によれば、選択的埋込みを行なうことができる
が、開孔部３５を埋めるためには、開孔部３５の
サイズの半分以上の厚みのタングステン膜３２被
着する必要がある。しかし、直径1μｍ以上の開
孔部３５即ちタングステン膜３２の厚みが0.5μｍ
以上では、第５図ｃに示すように顕著に空洞３３
ができて、膜のはがれが起こりやすくなる。膜は
がれは、レジスト３４塗布時レジストの厚みの不
均一性を生じせしめるので第５図ｄのように酸化
膜３１の表面に凹凸が生じ平坦化ができない。又
開孔部３５においても酸化膜３１とタングステン
膜３２ａの密着性が悪いと、その間に〓ができ電
気的接触が悪くなつたり、水分や酸におかされた
りして信頼性に問題が生じる。更に、膜はがれが
ひどい場合には、開孔部３５に埋込まれたタング
ステン膜３２ａも同時にはがれこのような状態に
なると１チツプ上に形成される多数の開孔部３５
にタングステンを埋込むことができなくなる。
示すものがある。即ち、第５図ａに示すように基
板３０の上に酸化膜３１を被着した後、前記基板
３０の一部を露出するように所望の開孔部３５を
設ける。次にLPCVD法により第５図ｂのように
タングステン膜３２を形成した後、第５図ｃに示
すように平坦化材料としてフオトレジスト３４を
塗布して乾燥後、フオトレジスト３４とタングス
テン膜３２が同程度のエツチング速度となる条件
で反応性イオンエツチングを行ない第５図ｄに示
すように所望の開孔部３５にのみタングステン膜
３２ａを埋込む方法が考えられている。この方法
によれば、選択的埋込みを行なうことができる
が、開孔部３５を埋めるためには、開孔部３５の
サイズの半分以上の厚みのタングステン膜３２被
着する必要がある。しかし、直径1μｍ以上の開
孔部３５即ちタングステン膜３２の厚みが0.5μｍ
以上では、第５図ｃに示すように顕著に空洞３３
ができて、膜のはがれが起こりやすくなる。膜は
がれは、レジスト３４塗布時レジストの厚みの不
均一性を生じせしめるので第５図ｄのように酸化
膜３１の表面に凹凸が生じ平坦化ができない。又
開孔部３５においても酸化膜３１とタングステン
膜３２ａの密着性が悪いと、その間に〓ができ電
気的接触が悪くなつたり、水分や酸におかされた
りして信頼性に問題が生じる。更に、膜はがれが
ひどい場合には、開孔部３５に埋込まれたタング
ステン膜３２ａも同時にはがれこのような状態に
なると１チツプ上に形成される多数の開孔部３５
にタングステンを埋込むことができなくなる。
（発明が解決しようとする問題点）
本発明は上記問題点を考慮してなされたもの
で、酸化膜等の絶縁膜に設けられたコンタクトホ
ールあるいはスルーホールのような開孔部をタン
グステン等の金属膜で埋め込む方法において、こ
の金属膜と酸化膜とのはがれを生じない半導体装
置の製造方法を提供することを目的とする。
で、酸化膜等の絶縁膜に設けられたコンタクトホ
ールあるいはスルーホールのような開孔部をタン
グステン等の金属膜で埋め込む方法において、こ
の金属膜と酸化膜とのはがれを生じない半導体装
置の製造方法を提供することを目的とする。
（問題点を解決するための手段）
本発明は上記目的を達成するために半導体若し
くは金属表面上に絶縁膜を形成し、この絶縁膜に
前記半導体若しくは金属の一部が露出するように
開孔部を設ける工程と、次に前記絶縁膜及び開孔
部表面に半導体膜を被着し反応性イオンエツチン
グで前記開孔部の少なくとも側壁に半導体膜を残
す工程と、この残存した半導体膜を金属のフツ化
物気体と反応させてこの金属を前記開孔部内の少
なくとも側壁に堆積させる工程と、その後前記絶
縁膜と密着性の良い第１の金属膜を前記開孔部及
び絶縁膜上に被着する工程と、続いて前記第１の
金属膜の上に第２の金属膜を形成して前記開孔部
を埋め込む工程と、しかる後前記開孔部以外に存
在する前記第１及び第２の金属膜を除去する工程
とを含む半導体装置の製造方法を提供するもので
ある。
くは金属表面上に絶縁膜を形成し、この絶縁膜に
前記半導体若しくは金属の一部が露出するように
開孔部を設ける工程と、次に前記絶縁膜及び開孔
部表面に半導体膜を被着し反応性イオンエツチン
グで前記開孔部の少なくとも側壁に半導体膜を残
す工程と、この残存した半導体膜を金属のフツ化
物気体と反応させてこの金属を前記開孔部内の少
なくとも側壁に堆積させる工程と、その後前記絶
縁膜と密着性の良い第１の金属膜を前記開孔部及
び絶縁膜上に被着する工程と、続いて前記第１の
金属膜の上に第２の金属膜を形成して前記開孔部
を埋め込む工程と、しかる後前記開孔部以外に存
在する前記第１及び第２の金属膜を除去する工程
とを含む半導体装置の製造方法を提供するもので
ある。
（作用）
本発明によれば前記開孔部の側壁に形成した半
導体膜に金属のフツ化物気体を作用させて金属を
堆積させた後、前記絶縁膜と密着性の良い第１の
金属膜を介して開孔部にダングステン等の第２の
金属膜を埋め込むため、開孔部内に〓間なく第１
金属膜及至第２金属膜の剥離が起こらず、しかも
開孔部内に〓間なく前記金属膜を充填させること
ができ、したがつて開孔部に埋め込んだ金属膜と
上下配線層との接触抵抗が低減化し、良好なオー
ミツク特性を示す。
導体膜に金属のフツ化物気体を作用させて金属を
堆積させた後、前記絶縁膜と密着性の良い第１の
金属膜を介して開孔部にダングステン等の第２の
金属膜を埋め込むため、開孔部内に〓間なく第１
金属膜及至第２金属膜の剥離が起こらず、しかも
開孔部内に〓間なく前記金属膜を充填させること
ができ、したがつて開孔部に埋め込んだ金属膜と
上下配線層との接触抵抗が低減化し、良好なオー
ミツク特性を示す。
更に、本発明ではその表面に金属を堆積させた
前記半導体膜の分だけ、第１金属膜、第２金属膜
の膜厚を薄くすることができるため、パターニン
グの際のエツチングを容易に行うことができる。
前記半導体膜の分だけ、第１金属膜、第２金属膜
の膜厚を薄くすることができるため、パターニン
グの際のエツチングを容易に行うことができる。
（実施例）
以下、本発明による半導体装置の製造方法の実
施例について説明する。
施例について説明する。
まず本発明の第１の実施例を第１図を参照して
説明する。第１図ａの如く5ΩcmのＰ型（100）シ
リコン基板１６に形成したヒ素（As）高濃度ド
ーピング層１０の上に絶縁膜として約1.2μｍの
SiO2膜１１を常圧CVD法で形成した後、反応性
イオンエツチング等により所望の場所に直径0.4μ
ｍの開孔部１５を設ける。次に第１図ｂの如く
650℃の減圧CVD装置内において分圧0.15Torrで
水素（H2）を、分圧0.05TorrでTicl4を導入し、
約200Åの第１の金属膜であるチタン（Ti）膜１
２を被着し、続いて装置内を排気した後、基板温
度400℃、分圧0.2Torrで水素（H2）を、分圧
0.03Torrで六フツ化タングステン（WF6）を導
入し第２の金属膜であるタングステン膜１３を
0.3μｍ堆積して開孔部１５を埋め込んだ。その
後、第１図ｃの如く0.5μｍのフオトレジスト１４
を塗布し、200℃でベーキングした後、第１図ｄ
の如くCF4とN2を用いて開孔部１５以外に形成し
たダングステン膜１３ａを反応性イオンエツチン
グで除去し、続いて塩素（cl2）を導入し平坦部
のチタン膜１２ａを除去して開孔部１５にのみタ
ングステン膜１３ｂ及びチタン膜１２ｂが埋め込
まれた形状を得る。この実施例では、タングステ
ン膜１３の膜はがれは見られず又上層に図示しな
いAl−Si配線をした時のシリコン基板とのコン
タクト抵抗を測定すると１×10-6Ωcm2で電流−電
圧特性は良好なオーミツク性を示した。
説明する。第１図ａの如く5ΩcmのＰ型（100）シ
リコン基板１６に形成したヒ素（As）高濃度ド
ーピング層１０の上に絶縁膜として約1.2μｍの
SiO2膜１１を常圧CVD法で形成した後、反応性
イオンエツチング等により所望の場所に直径0.4μ
ｍの開孔部１５を設ける。次に第１図ｂの如く
650℃の減圧CVD装置内において分圧0.15Torrで
水素（H2）を、分圧0.05TorrでTicl4を導入し、
約200Åの第１の金属膜であるチタン（Ti）膜１
２を被着し、続いて装置内を排気した後、基板温
度400℃、分圧0.2Torrで水素（H2）を、分圧
0.03Torrで六フツ化タングステン（WF6）を導
入し第２の金属膜であるタングステン膜１３を
0.3μｍ堆積して開孔部１５を埋め込んだ。その
後、第１図ｃの如く0.5μｍのフオトレジスト１４
を塗布し、200℃でベーキングした後、第１図ｄ
の如くCF4とN2を用いて開孔部１５以外に形成し
たダングステン膜１３ａを反応性イオンエツチン
グで除去し、続いて塩素（cl2）を導入し平坦部
のチタン膜１２ａを除去して開孔部１５にのみタ
ングステン膜１３ｂ及びチタン膜１２ｂが埋め込
まれた形状を得る。この実施例では、タングステ
ン膜１３の膜はがれは見られず又上層に図示しな
いAl−Si配線をした時のシリコン基板とのコン
タクト抵抗を測定すると１×10-6Ωcm2で電流−電
圧特性は良好なオーミツク性を示した。
尚、上述した実施例では、第１の金属膜として
チタン膜１２を形成した例を示したが、これに代
えてタングステン−シリコン合金膜を形成するこ
ともできる。この合金膜は、上記実施例に於い
て、第１図ａに示すようにSiO2膜１１の所望の
場所に開孔部１５を形成した後、減圧CVD装置
内において、400℃のシリコン半導体基板に分圧
0.06Torrで水素（H2）を、0.12TorrでSiH4を、
0.001Torrで六フツタングステン（WF6）を導入
し、シリコン成分が過剰なタングステン−シリコ
ン合金膜を500Å被着することにより形成される。
この後は、第１の実施例と同様に分圧0.2Torrで
水素（H2）を、0.03Torrで六フツ化タングステ
ン（WF6）を導入することにより第２の金属膜
としてタングステン膜１３を0.3μｍ堆積する。更
にその後、第１図ｃの如くフオトレジスト１４を
塗布し200℃で20分のベーキングした後第１図ｄ
のように、開孔部１５以外のタングステン膜１３
ａ及びタングステン−シリコン合金膜１２ａを反
応性イオンエツチングで除去し、開孔部１５にの
みタングステン膜１３ｂ及びタングステン−シリ
コン合金膜１２ｂが埋め込まれた形状を得る。こ
のような工程においてもタングステン膜１３の膜
はがれは見られず、又上層に図示しないAl−Si
配線をした時のシリコン基板とのコンタクト抵抗
を測定すると２〜３×10-6Ωcm2と良好なオーミツ
ク性を示した。
チタン膜１２を形成した例を示したが、これに代
えてタングステン−シリコン合金膜を形成するこ
ともできる。この合金膜は、上記実施例に於い
て、第１図ａに示すようにSiO2膜１１の所望の
場所に開孔部１５を形成した後、減圧CVD装置
内において、400℃のシリコン半導体基板に分圧
0.06Torrで水素（H2）を、0.12TorrでSiH4を、
0.001Torrで六フツタングステン（WF6）を導入
し、シリコン成分が過剰なタングステン−シリコ
ン合金膜を500Å被着することにより形成される。
この後は、第１の実施例と同様に分圧0.2Torrで
水素（H2）を、0.03Torrで六フツ化タングステ
ン（WF6）を導入することにより第２の金属膜
としてタングステン膜１３を0.3μｍ堆積する。更
にその後、第１図ｃの如くフオトレジスト１４を
塗布し200℃で20分のベーキングした後第１図ｄ
のように、開孔部１５以外のタングステン膜１３
ａ及びタングステン−シリコン合金膜１２ａを反
応性イオンエツチングで除去し、開孔部１５にの
みタングステン膜１３ｂ及びタングステン−シリ
コン合金膜１２ｂが埋め込まれた形状を得る。こ
のような工程においてもタングステン膜１３の膜
はがれは見られず、又上層に図示しないAl−Si
配線をした時のシリコン基板とのコンタクト抵抗
を測定すると２〜３×10-6Ωcm2と良好なオーミツ
ク性を示した。
上述したように、本発明による方法を用いれば
膜はがれ及び膜はがれによるSiO2膜１１の凹凸
はなく、スルーホール又はコンタクトホール等の
開孔部１５にも〓はなく信頼性良く開孔部１５を
埋め込むことができた。
膜はがれ及び膜はがれによるSiO2膜１１の凹凸
はなく、スルーホール又はコンタクトホール等の
開孔部１５にも〓はなく信頼性良く開孔部１５を
埋め込むことができた。
次に本発明の第２の実施例としてSiO2膜に開
孔部を形成した後、この開孔部にフツ化物気体で
反応させた金属層を形成する工程を含む製造方法
を第２図を用いて説明する。
孔部を形成した後、この開孔部にフツ化物気体で
反応させた金属層を形成する工程を含む製造方法
を第２図を用いて説明する。
まず、第２図ａの如く、5ΩcmのＰ型（100）シ
リコン基板１にヒ素（As）を30KeVで30×1015
cm-2注入し、900℃で40分の熱処理を行ないN+拡
散層２を形成した後、六フツ化タングステン
（WF6）とアルゴン（Ar）を用いて基板温度400
℃、圧力0.2Torrの圧力下で〜500Åのタングス
テン配線層３を化学気相堆積法により形成する。
次に0.35Torrの圧力下でSiH4とN2Oを用いて約
1.2μｍの絶縁膜としてSiO2膜１１を被着して、そ
の後直径0.4μｍの開孔部１５を反応性イオンエツ
チング等により形成する。その後、基板１の温度
600℃で0.1μｍの多結晶シリコン膜４を減圧化学
気相堆積法（CVD法）を用いて開孔部１５及び
SiO2膜１１上に被着する。しかる後、第２図ｂ
の如くBBr3−cl2等の塩素系気体を用いた反応性
イオンエツチングで異方的に多結晶シリコン４を
エツチングして、開孔部１５側壁にシリコン膜４
ａを残す。続いて圧力0.2Torr、基板１の温度
400℃でタングステンのフツ化物気体である六フ
ツ化タングステン（WF6）とアルゴン（Ar）を
流し、前記シリコン膜４ａで六フツ化タングステ
ン（WF6）を還元し、側壁部シリコン膜４ａを
すべて第２図ｃに示す如くタングステン膜５に置
換する。0.1μｍのシリコン膜４ａがすべて六フツ
化タングステン（WF6）と反応すると約500Åの
タングステン膜５が形成される。
リコン基板１にヒ素（As）を30KeVで30×1015
cm-2注入し、900℃で40分の熱処理を行ないN+拡
散層２を形成した後、六フツ化タングステン
（WF6）とアルゴン（Ar）を用いて基板温度400
℃、圧力0.2Torrの圧力下で〜500Åのタングス
テン配線層３を化学気相堆積法により形成する。
次に0.35Torrの圧力下でSiH4とN2Oを用いて約
1.2μｍの絶縁膜としてSiO2膜１１を被着して、そ
の後直径0.4μｍの開孔部１５を反応性イオンエツ
チング等により形成する。その後、基板１の温度
600℃で0.1μｍの多結晶シリコン膜４を減圧化学
気相堆積法（CVD法）を用いて開孔部１５及び
SiO2膜１１上に被着する。しかる後、第２図ｂ
の如くBBr3−cl2等の塩素系気体を用いた反応性
イオンエツチングで異方的に多結晶シリコン４を
エツチングして、開孔部１５側壁にシリコン膜４
ａを残す。続いて圧力0.2Torr、基板１の温度
400℃でタングステンのフツ化物気体である六フ
ツ化タングステン（WF6）とアルゴン（Ar）を
流し、前記シリコン膜４ａで六フツ化タングステ
ン（WF6）を還元し、側壁部シリコン膜４ａを
すべて第２図ｃに示す如くタングステン膜５に置
換する。0.1μｍのシリコン膜４ａがすべて六フツ
化タングステン（WF6）と反応すると約500Åの
タングステン膜５が形成される。
しかる後に、第２図ｄに示すように減圧CVD
装置内において基板温度を400℃にして分圧
0.06Torrで水素（H2）を、0.12TorrでSiH4を、
0.001Torrで六フツ化タングステン（WF6）を導
入し、第１の金属膜である500Åのシリコン成分
過剰のタングステン−シリコン合金膜１２を、続
いて分圧0.2Torrで水素（H2）を0.03Torrで六フ
ツ化タングステン（WF6）を導入して0.3μｍの第
２の金属膜、ここではタングステン膜１３を堆積
する。その後、平坦化としてフオトレジスト１４
を塗布して200℃で20分のベーキング後、CF4と
N2で開孔部１５以外のタングステン膜１３ａ及
びタングステン−シリコン合金膜１２ａを反応性
イオンエツチングで除去し、第２図ｄの如く開孔
部１５にのみタングステン膜１３ｂ及びタングス
テン−シリコン合金膜１２ｂが埋め込まれた形状
を得る。
装置内において基板温度を400℃にして分圧
0.06Torrで水素（H2）を、0.12TorrでSiH4を、
0.001Torrで六フツ化タングステン（WF6）を導
入し、第１の金属膜である500Åのシリコン成分
過剰のタングステン−シリコン合金膜１２を、続
いて分圧0.2Torrで水素（H2）を0.03Torrで六フ
ツ化タングステン（WF6）を導入して0.3μｍの第
２の金属膜、ここではタングステン膜１３を堆積
する。その後、平坦化としてフオトレジスト１４
を塗布して200℃で20分のベーキング後、CF4と
N2で開孔部１５以外のタングステン膜１３ａ及
びタングステン−シリコン合金膜１２ａを反応性
イオンエツチングで除去し、第２図ｄの如く開孔
部１５にのみタングステン膜１３ｂ及びタングス
テン−シリコン合金膜１２ｂが埋め込まれた形状
を得る。
この実施例によれば第１の金属膜であるタング
ステン−シリコン合金膜１２、第２の金属膜であ
るタングステン膜１３の膜厚を金属膜５の膜厚分
薄くすることができるので、パターニングの際の
エツチングが容易であり、又、膜はがれ及びこの
膜はがれによるSiO2膜１１の凹凸はみられず、
開孔部１５にも〓は見られず、信頼性良く開孔部
１５の埋め込みを行なうことができた。更に、上
層に図示しないAl−Si配線をした時のコンタク
ト抵抗を測定するとAl−Si配線とタングステン
膜１３ｂの接触抵抗は３〜４×10-9Ωcm2、タング
ステン膜１３ｂと下層のタングステン配線層３と
は２〜４×10-9Ωcm2、タングステン配線層３と高
濃度ヒ素（As）ドーピングシリコン層２との接
触抵抗は５×10-7Ωcm2と良好なオーミツク特性を
示した。
ステン−シリコン合金膜１２、第２の金属膜であ
るタングステン膜１３の膜厚を金属膜５の膜厚分
薄くすることができるので、パターニングの際の
エツチングが容易であり、又、膜はがれ及びこの
膜はがれによるSiO2膜１１の凹凸はみられず、
開孔部１５にも〓は見られず、信頼性良く開孔部
１５の埋め込みを行なうことができた。更に、上
層に図示しないAl−Si配線をした時のコンタク
ト抵抗を測定するとAl−Si配線とタングステン
膜１３ｂの接触抵抗は３〜４×10-9Ωcm2、タング
ステン膜１３ｂと下層のタングステン配線層３と
は２〜４×10-9Ωcm2、タングステン配線層３と高
濃度ヒ素（As）ドーピングシリコン層２との接
触抵抗は５×10-7Ωcm2と良好なオーミツク特性を
示した。
尚、上述した第２の実施例において、タングス
テン配線層３を形成しない場合、即ち、N+拡散
層２上に直接SiO2膜１１が形成される場合でも、
同様な効果が得られる。この場合、最終的に得ら
れる構造は第３図に示される。ここで第２図と同
一部分は同一符号で示されている。
テン配線層３を形成しない場合、即ち、N+拡散
層２上に直接SiO2膜１１が形成される場合でも、
同様な効果が得られる。この場合、最終的に得ら
れる構造は第３図に示される。ここで第２図と同
一部分は同一符号で示されている。
上記各実施例において、第１の金属としてチタ
ンあるいはタングステン−シリコン合金、第２の
金属としてタングステンを用いたが、本発明はこ
れらに限定されるものではなく第１の金属として
はチタン（Ti）、ジルコニウム（Zr）、ハフニウ
ム（Hf）、ニオブ（Nb）、タンタル（Ta）、及び
これらの硅化物（シリコンとの合金）、窒化物、
又はモリブデン（Mo）、タングステン(W)の硅化
物であつてもよく、第２の金属としては、タング
ステン(W)以外にモリブデン（Mo）あるいはそれ
らの硅化物であつても同様の効果が得られる。
又、第２図及び第３図に示される実施例では開孔
部１５側壁に形成する金属としてタングステンを
用いたがモリブデンであつてもよい。
ンあるいはタングステン−シリコン合金、第２の
金属としてタングステンを用いたが、本発明はこ
れらに限定されるものではなく第１の金属として
はチタン（Ti）、ジルコニウム（Zr）、ハフニウ
ム（Hf）、ニオブ（Nb）、タンタル（Ta）、及び
これらの硅化物（シリコンとの合金）、窒化物、
又はモリブデン（Mo）、タングステン(W)の硅化
物であつてもよく、第２の金属としては、タング
ステン(W)以外にモリブデン（Mo）あるいはそれ
らの硅化物であつても同様の効果が得られる。
又、第２図及び第３図に示される実施例では開孔
部１５側壁に形成する金属としてタングステンを
用いたがモリブデンであつてもよい。
更にSiO2膜１１の下層はN+あるいはP+のシリ
コン基板もしくはチタン、ジルコニウム、ハフニ
ウム、ニオブ、タンタル、クロム、モリブリン、
タングステン及びこれらの硅化物又は窒化物、あ
るいは、ニツケル、パラジウム、プラチナ及びこ
れらの硅化物、あるいはアルミニウム、銅を主成
分とする金属膜のいずれでもよい。
コン基板もしくはチタン、ジルコニウム、ハフニ
ウム、ニオブ、タンタル、クロム、モリブリン、
タングステン及びこれらの硅化物又は窒化物、あ
るいは、ニツケル、パラジウム、プラチナ及びこ
れらの硅化物、あるいはアルミニウム、銅を主成
分とする金属膜のいずれでもよい。
以上、述べてきたように本発明によれば絶縁膜
に形成したコンタクトホールあるいはスルーホー
ル等の開孔部をダングステン等の金属膜で埋め込
むに際し、この金属膜と前記絶縁膜との間にこの
絶縁膜と密着性の良い第１の金属膜を介在させる
ので金属膜のはがれが生ぜずエツチングした後も
絶縁膜表面の平坦化が保たれる。又、開孔部にも
〓は生じないので電気的接触も良好である。
に形成したコンタクトホールあるいはスルーホー
ル等の開孔部をダングステン等の金属膜で埋め込
むに際し、この金属膜と前記絶縁膜との間にこの
絶縁膜と密着性の良い第１の金属膜を介在させる
ので金属膜のはがれが生ぜずエツチングした後も
絶縁膜表面の平坦化が保たれる。又、開孔部にも
〓は生じないので電気的接触も良好である。
第１図は本発明の一実施例を示す工程断面図、
第２図及び第３図は本発明の他の実施例を示す工
程断面図、第４図及び第５図は従来例を示す工程
断面図である。 １，１６……シリコン基板、２，１０……N+
拡散層、３……タングステン膜、４，４ａ……シ
リコン膜、５……タングステン膜、１２，１２
ａ，１２ｂ……第１の金属膜、１３，１３ａ，１
３ｂ……第２の金属膜、１４……フオトレジス
ト。
第２図及び第３図は本発明の他の実施例を示す工
程断面図、第４図及び第５図は従来例を示す工程
断面図である。 １，１６……シリコン基板、２，１０……N+
拡散層、３……タングステン膜、４，４ａ……シ
リコン膜、５……タングステン膜、１２，１２
ａ，１２ｂ……第１の金属膜、１３，１３ａ，１
３ｂ……第２の金属膜、１４……フオトレジス
ト。
Claims (1)
- 【特許請求の範囲】 １ 半導体若しくは金属表面上に絶縁膜を形成
し、この絶縁膜に前記半導体若しくは金属の一部
が露出するように開孔部を設ける工程と、次に前
記絶縁膜及び開孔部表面に半導体膜を被着し反応
性イオンエツチングで前記開孔部の少なくとも側
壁に半導体膜を残す工程と、この残存した半導体
膜を金属のフツ化物気体と反応させてこの金属を
前記開孔部内の少なくとも側壁に堆積させる工程
と、その後前記絶縁膜と密着性の良い第１の金属
膜を前記開孔部及び絶縁膜上に被着する工程と、
続いて前記第１の金属膜の上に第２の金属膜を形
成して前記開孔部を埋め込む工程と、しかる後前
記開孔部以外に存在する前記第１及び第２の金属
膜を除去する工程とを含む半導体装置の製造方
法。 ２ 第１の金属がチタン、ジルコニウム、ハフニ
ウム、ニオブ、タンタル、及びこれらの硅化物、
窒化物またはタングステン或はモリブデンの硅化
物のいずれかである特許請求の範囲第１項記載の
半導体装置の製造方法。 ３ 第２の金属がタングステンまたはモリブデン
及びこれらの硅化物のいずれかである特許請求の
範囲第１項記載の半導体装置の製造方法。 ４ 金属表面を形成する金属がチタン、ジルコニ
ウム、ハフニウム、ニオブ、タンタル、クロム、
モリブデン、タングステン及びこれらの硅化物又
は窒化物、或はニツケル、パラジウム、プラチナ
及びこれらの硅化物、或はアルミニウム、銅を主
成分とする金属のいずれかである特許請求の範囲
第１項記載の半導体装置の製造方法。 ５ 第１及び第２の金属は化学気相堆積法で被着
する特許請求の範囲第１項記載の半導体装置の製
造方法。 ６ フツ化物気体を構成する金属がタングステン
又はモリブデンである特許請求の範囲第１項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61048462A JPS62206852A (ja) | 1986-03-07 | 1986-03-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61048462A JPS62206852A (ja) | 1986-03-07 | 1986-03-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62206852A JPS62206852A (ja) | 1987-09-11 |
| JPH0577290B2 true JPH0577290B2 (ja) | 1993-10-26 |
Family
ID=12804033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61048462A Granted JPS62206852A (ja) | 1986-03-07 | 1986-03-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62206852A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3777538D1 (de) * | 1986-11-10 | 1992-04-23 | American Telephone & Telegraph | Wolfram metallisierung. |
| JP3017742B2 (ja) * | 1988-09-13 | 2000-03-13 | ソニー株式会社 | 半導体装置 |
| JP2543192B2 (ja) * | 1989-07-10 | 1996-10-16 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JPH03239365A (ja) * | 1990-02-17 | 1991-10-24 | Takehide Shirato | 半導体装置 |
| JP2720567B2 (ja) * | 1990-03-28 | 1998-03-04 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3001931B2 (ja) * | 1990-06-06 | 2000-01-24 | 松下電子工業株式会社 | 半導体装置の電極配線およびその形成方法 |
| US5250467A (en) * | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| JP2830540B2 (ja) * | 1991-10-01 | 1998-12-02 | 日本電気株式会社 | 多層配線の製造方法 |
| JP5365577B2 (ja) * | 2010-05-10 | 2013-12-11 | 富士通セミコンダクター株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147549A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | 半導体装置 |
| JPS61248442A (ja) * | 1985-04-26 | 1986-11-05 | Hitachi Ltd | 半導体素子用微細電極配線 |
-
1986
- 1986-03-07 JP JP61048462A patent/JPS62206852A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62206852A (ja) | 1987-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656860A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
| JP2832824B2 (ja) | 半導体装置の配線形成方法 | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| US5731225A (en) | Method for fabricating semiconductor device having buried contact structure | |
| JPH0577290B2 (ja) | ||
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06291084A (ja) | 半導体装置及び半導体装置の中にタングステン接点を製造する方法 | |
| JPH06283613A (ja) | 半導体素子の金属コンタクト形成方法 | |
| JP2000058643A (ja) | プラグの形成方法 | |
| KR100221656B1 (ko) | 배선 형성 방법 | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPH0582968B2 (ja) | ||
| JP4457884B2 (ja) | 半導体装置 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JP3335417B2 (ja) | タングステン薄膜の形成方法 | |
| JPH0562929A (ja) | 半導体装置の製造方法 | |
| JP3191477B2 (ja) | 配線構造およびその製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPH07183250A (ja) | コンタクト形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |