JPH1064897A - 半導体素子の保護膜及びその製造方法 - Google Patents
半導体素子の保護膜及びその製造方法Info
- Publication number
- JPH1064897A JPH1064897A JP9175177A JP17517797A JPH1064897A JP H1064897 A JPH1064897 A JP H1064897A JP 9175177 A JP9175177 A JP 9175177A JP 17517797 A JP17517797 A JP 17517797A JP H1064897 A JPH1064897 A JP H1064897A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon nitride
- chromium oxide
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の保護膜に利用されるシリコン窒
化膜でクラックが発生するのを最少化するためのもので
ある。 【解決手段】 シリコン窒化膜の上部面、又は上下部面
に物理気相蒸着によりクロム酸化膜を積層することであ
る。そのため、シリコン窒化膜の圧縮応力を緩和させク
ラックの発生を抑える。
化膜でクラックが発生するのを最少化するためのもので
ある。 【解決手段】 シリコン窒化膜の上部面、又は上下部面
に物理気相蒸着によりクロム酸化膜を積層することであ
る。そのため、シリコン窒化膜の圧縮応力を緩和させク
ラックの発生を抑える。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の保護膜
（passivation layer ）及びその製造方法に関し、特に
保護膜に利用されるシリコン窒化膜の上部面、又は上下
部面にクロム酸化膜（Ｃｒ2 Ｏ3 ）を物理気相蒸着によ
り備える半導体素子の保護膜及びその製造方法に関す
る。
（passivation layer ）及びその製造方法に関し、特に
保護膜に利用されるシリコン窒化膜の上部面、又は上下
部面にクロム酸化膜（Ｃｒ2 Ｏ3 ）を物理気相蒸着によ
り備える半導体素子の保護膜及びその製造方法に関す
る。
【０００２】
【従来の技術】半導体素子製造工程でウェーハに望む回
路を現し、最上部に導電配線に利用される金属配線を形
成する。また、その上部に保護膜を形成するが、この保
護膜の役割は外部からの化学的、物理的、光学的な影響
等からウェーハに備えられた半導体回路等を保護するた
めである。
路を現し、最上部に導電配線に利用される金属配線を形
成する。また、その上部に保護膜を形成するが、この保
護膜の役割は外部からの化学的、物理的、光学的な影響
等からウェーハに備えられた半導体回路等を保護するた
めである。
【０００３】一般に保護膜でシリコン酸化膜とシリコン
窒化膜の積層構造でなる保護膜を広く利用する。このよ
うな構造で形成する理由はシリコン酸化膜は比較的蒸着
し易く、シリコン窒化膜は膜質が稠密で外部の影響を比
較的薄い厚さでも遮断することができるためである。
窒化膜の積層構造でなる保護膜を広く利用する。このよ
うな構造で形成する理由はシリコン酸化膜は比較的蒸着
し易く、シリコン窒化膜は膜質が稠密で外部の影響を比
較的薄い厚さでも遮断することができるためである。
【０００４】前記シリコン酸化膜とシリコン窒化膜はＰ
ＥＣＶＤ（Plazma Enhanced Chemical Vapour Depositi
on）方法で蒸着する。
ＥＣＶＤ（Plazma Enhanced Chemical Vapour Depositi
on）方法で蒸着する。
【０００５】一方、シリコン酸化膜上部に蒸着するシリ
コン窒化膜は圧縮応力（compressive stress）を比較的
多く有する性質のため、臨界厚さ以上にシリコン窒化膜
を蒸着することになればクラックが発生する傾向が多
い。
コン窒化膜は圧縮応力（compressive stress）を比較的
多く有する性質のため、臨界厚さ以上にシリコン窒化膜
を蒸着することになればクラックが発生する傾向が多
い。
【０００６】保護膜は厚さが厚いほど外部からの機械
的、及び化学的な攻撃に堪えることができる能力が増加
することは明らかである。
的、及び化学的な攻撃に堪えることができる能力が増加
することは明らかである。
【０００７】
【発明が解決しようとする課題】従来には、前記のよう
にシリコン窒化膜でクラックが発生することを防止する
ためシリコン窒化膜を蒸着する際、クラックが起こらな
い厚さ範囲内で工程を進めることである。しかし、この
ような場合、十分な厚さのシリコン窒化膜を蒸着するこ
とができないという問題が発生する。
にシリコン窒化膜でクラックが発生することを防止する
ためシリコン窒化膜を蒸着する際、クラックが起こらな
い厚さ範囲内で工程を進めることである。しかし、この
ような場合、十分な厚さのシリコン窒化膜を蒸着するこ
とができないという問題が発生する。
【０００８】そのため、前記のようにシリコン窒化膜に
クラックが発生する問題を克服するための新しい方法が
追求されなければならない。
クラックが発生する問題を克服するための新しい方法が
追求されなければならない。
【０００９】従って、本発明の第１目的は蒸着されたシ
リコン窒化膜でクラックが発生するのを最少化するため
シリコン窒化膜の上部面、又は上下部面に物理気相蒸着
によりクロム酸化膜を積層する半導体素子の保護膜製造
方法を提供することにその目的がある。
リコン窒化膜でクラックが発生するのを最少化するため
シリコン窒化膜の上部面、又は上下部面に物理気相蒸着
によりクロム酸化膜を積層する半導体素子の保護膜製造
方法を提供することにその目的がある。
【００１０】本発明の第２目的はシリコン窒化膜の上部
面、又は上下部面に物理気相蒸着により蒸着されるクロ
ム酸化膜が備えられた半導体素子の保護膜を提供するこ
とにその目的がある。
面、又は上下部面に物理気相蒸着により蒸着されるクロ
ム酸化膜が備えられた半導体素子の保護膜を提供するこ
とにその目的がある。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は保護膜を製造する方法において、シリコン
酸化膜を蒸着する工程と、その上部にシリコン窒化膜を
形成する工程と、クロム酸化膜を蒸着する工程を含むこ
とを特徴とする。
め、本発明は保護膜を製造する方法において、シリコン
酸化膜を蒸着する工程と、その上部にシリコン窒化膜を
形成する工程と、クロム酸化膜を蒸着する工程を含むこ
とを特徴とする。
【００１２】前記の目的を達成するため、本発明は半導
体素子の保護膜において、シリコン酸化膜、シリコン窒
化膜、及びクロム酸化膜が積層されたことを特徴とす
る。
体素子の保護膜において、シリコン酸化膜、シリコン窒
化膜、及びクロム酸化膜が積層されたことを特徴とす
る。
【００１３】シリコン窒化膜上部に形成するクロム酸化
膜は、耐腐蝕性が強い特性を表すため外部からの水分浸
透等による素子の損傷を最少化することができる。
膜は、耐腐蝕性が強い特性を表すため外部からの水分浸
透等による素子の損傷を最少化することができる。
【００１４】さらに、物理気相蒸着された薄膜は一般に
引張応力（tensile stress）特性を有しているのでクロ
ム酸化膜を物理気相蒸着方法で蒸着する場合、引張応力
特性を有するクロム酸化膜と圧縮応力特性を有するシリ
コン窒化膜が相互緩衝して応力を緩和させることができ
る。
引張応力（tensile stress）特性を有しているのでクロ
ム酸化膜を物理気相蒸着方法で蒸着する場合、引張応力
特性を有するクロム酸化膜と圧縮応力特性を有するシリ
コン窒化膜が相互緩衝して応力を緩和させることができ
る。
【００１５】
【発明の実施の形態】以下、添付の図１乃至図３を参照
して本発明の実施例を詳細に説明する。
して本発明の実施例を詳細に説明する。
【００１６】図１乃至図３は、本発明により保護膜でシ
リコン酸化膜、シリコン窒化膜及びクロム酸化膜の積層
構造に形成する過程を示す断面図である。
リコン酸化膜、シリコン窒化膜及びクロム酸化膜の積層
構造に形成する過程を示す断面図である。
【００１７】半導体基板（１０）上部に半導体素子（図
示せず）を形成した後、最上部面に導電配線に利用され
る金属配線（１）が形成された状態から以後の工程で保
護膜の下部層に利用されるシリコン酸化膜（２）を化学
気相蒸着法を利用して５００Å乃至３０００Å厚さで蒸
着する。（図１参照）
示せず）を形成した後、最上部面に導電配線に利用され
る金属配線（１）が形成された状態から以後の工程で保
護膜の下部層に利用されるシリコン酸化膜（２）を化学
気相蒸着法を利用して５００Å乃至３０００Å厚さで蒸
着する。（図１参照）
【００１８】さらに、図２のように前記シリコン酸化膜
（２）の上部にシリコン窒化膜（３）を化学気相蒸着法
を利用して１０００Å乃至３０００Å厚さに蒸着する。
（２）の上部にシリコン窒化膜（３）を化学気相蒸着法
を利用して１０００Å乃至３０００Å厚さに蒸着する。
【００１９】その次に、図３のように耐腐蝕特性が優れ
たクロム酸化膜（Ｃｒ2 Ｏ3 ）（４）を物理気相蒸着法
を利用して１０００Å乃至３０００Åの厚さに蒸着す
る。
たクロム酸化膜（Ｃｒ2 Ｏ3 ）（４）を物理気相蒸着法
を利用して１０００Å乃至３０００Åの厚さに蒸着す
る。
【００２０】前記クロム酸化膜（４）を物理気相蒸着法
で蒸着する時の条件はＯ2 は１０−５０ｓｃｃｍ（Stan
dard Cubic Centimeter ）、蒸着電力は１−１５Ｋｗ、
反応炉の温度は１００−４００℃、圧力は１−２０ｍＴ
ｏｒｒである。
で蒸着する時の条件はＯ2 は１０−５０ｓｃｃｍ（Stan
dard Cubic Centimeter ）、蒸着電力は１−１５Ｋｗ、
反応炉の温度は１００−４００℃、圧力は１−２０ｍＴ
ｏｒｒである。
【００２１】本発明の他の実施例（図示せず）は、前記
のようにシリコン窒化膜の下部面と上部面にもクロム酸
化膜を形成する方法がある。即ち、シリコン酸化膜、ク
ロム酸化膜、シリコン窒化膜、クロム酸化膜の積層構造
に形成することである。
のようにシリコン窒化膜の下部面と上部面にもクロム酸
化膜を形成する方法がある。即ち、シリコン酸化膜、ク
ロム酸化膜、シリコン窒化膜、クロム酸化膜の積層構造
に形成することである。
【００２２】前記他の実施例でシリコン酸化膜とシリコ
ン窒化膜を蒸着する条件は前記の条件と同一であり、前
記シリコン窒化膜の下部面に形成するクロム酸化膜は１
００Å乃至１０００Åの厚さに蒸着し、前記シリコン窒
化膜の上部面に形成するクロム酸化膜は１０００Å乃至
２０００Åの厚さに蒸着し、蒸着条件は前記したものと
同様である。
ン窒化膜を蒸着する条件は前記の条件と同一であり、前
記シリコン窒化膜の下部面に形成するクロム酸化膜は１
００Å乃至１０００Åの厚さに蒸着し、前記シリコン窒
化膜の上部面に形成するクロム酸化膜は１０００Å乃至
２０００Åの厚さに蒸着し、蒸着条件は前記したものと
同様である。
【００２３】
【発明の効果】前記のように本発明はシリコン窒化膜の
上部面、又は上部面と下部面にクロム酸化膜を蒸着する
ことにより外部からの水分浸透による素子の損傷を最少
化させることができるため半導体素子の信頼度を向上さ
せることができる。
上部面、又は上部面と下部面にクロム酸化膜を蒸着する
ことにより外部からの水分浸透による素子の損傷を最少
化させることができるため半導体素子の信頼度を向上さ
せることができる。
【００２４】尚、耐腐蝕性の強いクロム酸化膜をシリコ
ン窒化膜上に反応性物理気相蒸着法で製造すれば、シリ
コン窒化膜の圧縮応力を緩和させシリコン窒化膜でクラ
ックが発生することを防止して厚い保護膜の形成が可能
となる。
ン窒化膜上に反応性物理気相蒸着法で製造すれば、シリ
コン窒化膜の圧縮応力を緩和させシリコン窒化膜でクラ
ックが発生することを防止して厚い保護膜の形成が可能
となる。
【００２５】併せて、本発明の好ましい実施例は例示の
目的のため開示されたものであり、当業者であれば本発
明の思想と範囲内にある多様な修正、変更、付加等が可
能なはずであり、このような修正変更等は以下の特許請
求範囲に属するものとみなすべきである。
目的のため開示されたものであり、当業者であれば本発
明の思想と範囲内にある多様な修正、変更、付加等が可
能なはずであり、このような修正変更等は以下の特許請
求範囲に属するものとみなすべきである。
【図１】本発明の実施例により半導体素子の保護膜を形
成する段階を示す断面図である。
成する段階を示す断面図である。
【図２】本発明の実施例により半導体素子の保護膜を形
成する段階を示す断面図である。
成する段階を示す断面図である。
【図３】本発明の実施例により半導体素子の保護膜を形
成する段階を示す断面図である。
成する段階を示す断面図である。
１ 金属配線 ２ シリコン酸化膜 ３ シリコン窒化膜 ４ クロム酸化膜 １０ 半導体基板
Claims (6)
- 【請求項１】 半導体素子の保護膜製造方法において、 シリコン酸化膜を蒸着する段階と、 シリコン窒化膜を蒸着する段階と、 物理気相蒸着方法でクロム酸化膜を蒸着する段階でな
り、それにより保護膜がシリコン酸化膜、シリコン窒化
膜及びクロム酸化膜で積層されるようにする半導体素子
の保護膜製造方法。 - 【請求項２】 前記クロム酸化膜の蒸着条件はＯ2 は１
０−５０ｓｃｃｍ、蒸着電力は１−１５Ｋｗ、反応炉の
温度は１００−４００℃、圧力は１−２０ｍＴｏｒｒで
あることを特徴とする請求項１記載の半導体素子の保護
膜製造方法。 - 【請求項３】 前記シリコン酸化膜を蒸着した後、物理
気相蒸着法で１００Å乃至１０００Å厚さのクロム酸化
膜を蒸着する段階を含むことを特徴とする請求項１記載
の半導体素子の保護膜製造方法。 - 【請求項４】 半導体素子の保護膜において、 シリコン酸化膜、シリコン窒化膜及びクロム酸化膜の積
層構造になることを特徴とする半導体素子の保護膜。 - 【請求項５】 前記シリコン酸化膜は５００Å乃至３０
００Å厚さ、前記シリコン窒化膜は１０００Å乃至３０
００Å厚さ、前記クロム酸化膜は１０００Å乃至２００
０Å厚さであることを特徴とする請求項１又は請求項４
記載の半導体素子の保護膜。 - 【請求項６】 前記シリコン酸化膜とシリコン窒化膜の
間に、クロム酸化膜がさらに備えられることを特徴とす
る請求項４記載の半導体素子の保護膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR24259/1996 | 1996-06-27 | ||
| KR1019960024259A KR100214269B1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 보호막 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1064897A true JPH1064897A (ja) | 1998-03-06 |
| JP2853709B2 JP2853709B2 (ja) | 1999-02-03 |
Family
ID=19463721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9175177A Expired - Fee Related JP2853709B2 (ja) | 1996-06-27 | 1997-06-17 | 半導体素子の保護膜及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5821174A (ja) |
| JP (1) | JP2853709B2 (ja) |
| KR (1) | KR100214269B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018169435A (ja) * | 2017-03-29 | 2018-11-01 | Ｎｔｔエレクトロニクス株式会社 | 光回路部品及び光回路部品の製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3311243B2 (ja) * | 1996-07-16 | 2002-08-05 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置及び半導体装置のパターン配置方法 |
| US6245683B1 (en) | 1999-12-28 | 2001-06-12 | Taiwan Semiconductor Manufacturing Company | Stress relieve pattern for damascene process |
| US6511923B1 (en) * | 2000-05-19 | 2003-01-28 | Applied Materials, Inc. | Deposition of stable dielectric films |
| US6580170B2 (en) * | 2000-06-22 | 2003-06-17 | Texas Instruments Incorporated | Semiconductor device protective overcoat with enhanced adhesion to polymeric materials |
| US8828152B2 (en) * | 2008-07-31 | 2014-09-09 | Ppg Industries Ohio, Inc. | Passivated metal core substrate and process for preparing the same |
| US10191215B2 (en) | 2015-05-05 | 2019-01-29 | Ecole Polytechnique Federale De Lausanne (Epfl) | Waveguide fabrication method |
| US11031358B2 (en) | 2018-03-01 | 2021-06-08 | Marvell Asia Pte, Ltd. | Overhang model for reducing passivation stress and method for producing the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3615947A (en) * | 1966-12-16 | 1971-10-26 | Hitachi Ltd | Method of selective etching |
| US4217570A (en) * | 1978-05-30 | 1980-08-12 | Tektronix, Inc. | Thin-film microcircuits adapted for laser trimming |
| US4952904A (en) * | 1988-12-23 | 1990-08-28 | Honeywell Inc. | Adhesion layer for platinum based sensors |
| US5285099A (en) * | 1992-12-15 | 1994-02-08 | International Business Machines Corporation | SiCr microfuses |
| US5424095A (en) * | 1994-03-07 | 1995-06-13 | Eniricerche S.P.A. | Ceramic vapor deposited coating using a steam-containing carrier gas and non-alkoxy silane precursors |
-
1996
- 1996-06-27 KR KR1019960024259A patent/KR100214269B1/ko not_active Expired - Fee Related
-
1997
- 1997-06-17 JP JP9175177A patent/JP2853709B2/ja not_active Expired - Fee Related
- 1997-06-26 US US08/883,039 patent/US5821174A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018169435A (ja) * | 2017-03-29 | 2018-11-01 | Ｎｔｔエレクトロニクス株式会社 | 光回路部品及び光回路部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005682A (ko) | 1998-03-30 |
| JP2853709B2 (ja) | 1999-02-03 |
| US5821174A (en) | 1998-10-13 |
| KR100214269B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007526601A (ja) | 拡散バリア層および拡散バリア層の製造方法 | |
| JP2853709B2 (ja) | 半導体素子の保護膜及びその製造方法 | |
| JPH05504867A (ja) | 集積回路の製造にモリブデン・プラグを使用するプロセス強化 | |
| US6184157B1 (en) | Stress-loaded film and method for same | |
| KR100278010B1 (ko) | 절연층에서의균열발생이방지된반도체소자및균열방지방법 | |
| US6657299B2 (en) | Semiconductor with a stress reduction layer and manufacturing method therefor | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| CN109830458B (zh) | 晶圆支撑结构及其形成方法 | |
| US20090166874A1 (en) | Semiconductor Device and Method of Fabricating the Same | |
| JPH04271179A (ja) | 薄膜付きフレキシブル基板 | |
| JPH06140401A (ja) | 集積回路装置 | |
| KR100237355B1 (ko) | 반도체 소자의 적층형 보호막 증착방법 | |
| KR100650264B1 (ko) | 반도체소자의 금속절연막 형성방법 | |
| KR19980033882A (ko) | 반도체 디바이스의 금속 배선 형성 방법 | |
| KR20080109167A (ko) | 운모 기판 위에 버퍼층이 형성된 플렉시블 다결정 실리콘박막 소자 제작용 기판 구조 및 이의 제조방법 | |
| TW202436670A (zh) | 用於惡劣環境的金屬結構的鈍化 | |
| CN121941393A (zh) | 半导体器件及其制造方法 | |
| KR100372653B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100521445B1 (ko) | 반도체 소자의 제조 방법 | |
| US20030003732A1 (en) | Method of post treatment for a metal line of semiconductor device | |
| KR20040059853A (ko) | 구리 확산 장벽 제조 방법 | |
| JPH0410572A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR0179021B1 (ko) | 이중 층간절연막 증착방법 | |
| KR0150185B1 (ko) | 반도체 소자의 금속층 형성방법 | |
| JPH07273102A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981020 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111120 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111120 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |