JPH1065509A - 半導体リレー - Google Patents
半導体リレーInfo
- Publication number
- JPH1065509A JPH1065509A JP8214636A JP21463696A JPH1065509A JP H1065509 A JPH1065509 A JP H1065509A JP 8214636 A JP8214636 A JP 8214636A JP 21463696 A JP21463696 A JP 21463696A JP H1065509 A JPH1065509 A JP H1065509A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- turned
- voltage
- emitting element
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 230000002457 bidirectional effect Effects 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Thyristors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】半導体スイッチ素子に過電流が流れた時に半導
体スイッチ素子を確実に保護することができる半導体リ
レーを提供する。 【解決手段】発光素子１及び光起電力素子２は互いに対
向する。半導体スイッチ素子たるＭＯＳＦＥＴ３は、光
起電力素子２の起電力がゲート・ソース間に印加される
とオンになる。ＭＯＳＦＥＴ３のソースとリレー出力端
子９ｂとの間には電流検出用抵抗６が接続されている。
３端子サイリスタ７は、アノードがＭＯＳＦＥＴ３のゲ
ートに、カソードがリレー出力端子９ｂに、ゲートがＭ
ＯＳＦＥＴ３のソースと電流検出用抵抗６との接続点
に、それぞれ接続されている。ＭＯＳＦＥＴ３のドレイ
ン電流が過大になり、電流検出用抵抗６の両端電圧が所
定電圧以上になると３端子サイリスタ７がオンし、ＭＯ
ＳＦＥＴ３がオフ状態へ移行する。
体スイッチ素子を確実に保護することができる半導体リ
レーを提供する。 【解決手段】発光素子１及び光起電力素子２は互いに対
向する。半導体スイッチ素子たるＭＯＳＦＥＴ３は、光
起電力素子２の起電力がゲート・ソース間に印加される
とオンになる。ＭＯＳＦＥＴ３のソースとリレー出力端
子９ｂとの間には電流検出用抵抗６が接続されている。
３端子サイリスタ７は、アノードがＭＯＳＦＥＴ３のゲ
ートに、カソードがリレー出力端子９ｂに、ゲートがＭ
ＯＳＦＥＴ３のソースと電流検出用抵抗６との接続点
に、それぞれ接続されている。ＭＯＳＦＥＴ３のドレイ
ン電流が過大になり、電流検出用抵抗６の両端電圧が所
定電圧以上になると３端子サイリスタ７がオンし、ＭＯ
ＳＦＥＴ３がオフ状態へ移行する。
Description
【０００１】
【発明の属する技術分野】本発明は、発光素子と光起電
力素子とを光結合し、光起電力素子の出力によって半導
体スイッチ素子をオン・オフさせる半導体リレーに関す
るものである。
力素子とを光結合し、光起電力素子の出力によって半導
体スイッチ素子をオン・オフさせる半導体リレーに関す
るものである。
【０００２】
【従来の技術】従来より、この種の半導体リレーとして
は、図６に示すように、制御入力により点灯・消灯する
発光ダイオードよりなる発光素子１と、発光素子１に対
置され発光素子１の光を受光して光起電力を発生する太
陽電池のような光起電力素子２と、光起電力素子２の光
起電力によってオン・オフする半導体スイッチ素子たる
ＭＯＳＦＥＴ３と、光起電力素子２に直列に接続された
バイアス抵抗５と、ドレインがＭＯＳＦＥＴ３のゲート
に接続されるとともにゲート・ソース間に前記バイアス
抵抗５が接続されたＭＯＳＦＥＴ４とを備えたものが提
案されている。ここで、ＭＯＳＦＥＴ３はエンハンスメ
ント型（ノーマリ・オフ型）であって、ゲート電圧が零
の時はドレイン電流が流れずオフ状態である。また、Ｍ
ＯＳＦＥＴ４は、デプレッションモード（ノーマリ・オ
ン型）であって、ＭＯＳＦＥＴ３がオンからオフに移行
する際に、ＭＯＳＦＥＴ３のゲート静電容量に蓄積され
た残留電荷を短時間で放電させる経路を形成するもので
あり、ＭＯＳＦＥＴ３のオフへの移行時間を短縮するの
である。なお、光起電力素子２の光起電力が印加された
時には、バイアス抵抗５の両端電圧によりＭＯＳＦＥＴ
４のゲートはソースに対して負電圧にバイアスされるか
ら、このバイアス電圧によりＭＯＳＦＥＴ４のドレイン
・ソース間が高インピーダンス状態となるので、ＭＯＳ
ＦＥＴ３のゲート静電容量は効率良く充電される。
は、図６に示すように、制御入力により点灯・消灯する
発光ダイオードよりなる発光素子１と、発光素子１に対
置され発光素子１の光を受光して光起電力を発生する太
陽電池のような光起電力素子２と、光起電力素子２の光
起電力によってオン・オフする半導体スイッチ素子たる
ＭＯＳＦＥＴ３と、光起電力素子２に直列に接続された
バイアス抵抗５と、ドレインがＭＯＳＦＥＴ３のゲート
に接続されるとともにゲート・ソース間に前記バイアス
抵抗５が接続されたＭＯＳＦＥＴ４とを備えたものが提
案されている。ここで、ＭＯＳＦＥＴ３はエンハンスメ
ント型（ノーマリ・オフ型）であって、ゲート電圧が零
の時はドレイン電流が流れずオフ状態である。また、Ｍ
ＯＳＦＥＴ４は、デプレッションモード（ノーマリ・オ
ン型）であって、ＭＯＳＦＥＴ３がオンからオフに移行
する際に、ＭＯＳＦＥＴ３のゲート静電容量に蓄積され
た残留電荷を短時間で放電させる経路を形成するもので
あり、ＭＯＳＦＥＴ３のオフへの移行時間を短縮するの
である。なお、光起電力素子２の光起電力が印加された
時には、バイアス抵抗５の両端電圧によりＭＯＳＦＥＴ
４のゲートはソースに対して負電圧にバイアスされるか
ら、このバイアス電圧によりＭＯＳＦＥＴ４のドレイン
・ソース間が高インピーダンス状態となるので、ＭＯＳ
ＦＥＴ３のゲート静電容量は効率良く充電される。
【０００３】このような半導体リレーにおいては、ＭＯ
ＳＦＥＴ３のドレイン・ソース間に過大な電流が通電さ
れるとＭＯＳＦＥＴ３が破壊されるから、ＭＯＳＦＥＴ
３の破壊を防止するようにＭＯＳＦＥＴ３のドレイン・
ソース間の電流を制限することが要求されている。ＭＯ
ＳＦＥＴ３のドレイン・ソース間の電流を制限する構成
としては、図６に示すように、外部回路に接続するリレ
ー出力端子９ａ，９ｂの間においてＭＯＳＦＥＴ３のソ
ースに接続した電流検出用抵抗６の両端電圧が所定電圧
以上になるとオンになるｎｐｎ形のトランジスタ２７を
ＭＯＳＦＥＴ３のゲートとリレー出力端子９ｂとの間に
接続したものが提案されている。ここで、トランジスタ
２７は、ベース・エミッタ間に電流検出用抵抗６が接続
され、コレクタがＭＯＳＦＥＴ３のゲートに接続されて
いる。したがって、リレー出力端子９ａ，９ｂ間に過大
な電流が流れると、電流検出用抵抗６の両端電圧が上昇
してトランジスタ２７がオンになり、ＭＯＳＦＥＴ３の
ゲート・ソース間電圧を低下させるので、ＭＯＳＦＥＴ
３が保護されるのである。なお、ＭＯＳＦＥＴ３は、ゲ
ート・ソース間電圧が低い領域では、ドレイン・ソース
間電流を制限するから、ＭＯＳＦＥＴ３を保護すること
ができるのである。また、トランジスタ２７は、電流検
出用抵抗６の両端電圧がベース・エミッタ間の順方向電
圧に達するとオンになる。
ＳＦＥＴ３のドレイン・ソース間に過大な電流が通電さ
れるとＭＯＳＦＥＴ３が破壊されるから、ＭＯＳＦＥＴ
３の破壊を防止するようにＭＯＳＦＥＴ３のドレイン・
ソース間の電流を制限することが要求されている。ＭＯ
ＳＦＥＴ３のドレイン・ソース間の電流を制限する構成
としては、図６に示すように、外部回路に接続するリレ
ー出力端子９ａ，９ｂの間においてＭＯＳＦＥＴ３のソ
ースに接続した電流検出用抵抗６の両端電圧が所定電圧
以上になるとオンになるｎｐｎ形のトランジスタ２７を
ＭＯＳＦＥＴ３のゲートとリレー出力端子９ｂとの間に
接続したものが提案されている。ここで、トランジスタ
２７は、ベース・エミッタ間に電流検出用抵抗６が接続
され、コレクタがＭＯＳＦＥＴ３のゲートに接続されて
いる。したがって、リレー出力端子９ａ，９ｂ間に過大
な電流が流れると、電流検出用抵抗６の両端電圧が上昇
してトランジスタ２７がオンになり、ＭＯＳＦＥＴ３の
ゲート・ソース間電圧を低下させるので、ＭＯＳＦＥＴ
３が保護されるのである。なお、ＭＯＳＦＥＴ３は、ゲ
ート・ソース間電圧が低い領域では、ドレイン・ソース
間電流を制限するから、ＭＯＳＦＥＴ３を保護すること
ができるのである。また、トランジスタ２７は、電流検
出用抵抗６の両端電圧がベース・エミッタ間の順方向電
圧に達するとオンになる。
【０００４】以下、上記半導体リレーの動作について簡
単に説明する。リレー入力端子８ａ，８ｂ間に制御入力
が与えられていない時、つまり、発光素子１に電流が流
れていない時は、ＭＯＳＦＥＴ３がオフ状態であるの
で、リレー出力端子９ａ，９ｂ間は高インピーダンス状
態である（つまり、非導通状態である）。
単に説明する。リレー入力端子８ａ，８ｂ間に制御入力
が与えられていない時、つまり、発光素子１に電流が流
れていない時は、ＭＯＳＦＥＴ３がオフ状態であるの
で、リレー出力端子９ａ，９ｂ間は高インピーダンス状
態である（つまり、非導通状態である）。
【０００５】これに対し、リレー入力端子８ａ，８ｂ間
に制御入力が与えられ、発光素子１に順方向電流が流れ
ると、発光素子１が発光し、光起電力素子２が発光素子
１からの光を受光して光起電力を発生する。すると、前
記光起電力により、ＭＯＳＦＥＴ３のゲート静電容量を
充電する電流と、ＭＯＳＦＥＴ４のドレインからソース
へ流れる電流とがバイアス抵抗５を介して流れる。この
ため、バイアス抵抗５の両端電圧によりＭＯＳＦＥＴ４
のゲートはソースにたいあいて負電圧にバイアスされ
る。このバイアス電圧によりＭＯＳＦＥ４のドレイン・
ソース間が高インピーダンス状態となるので、ＭＯＳＦ
ＥＴ３のゲート静電容量は効率良く充電される。
に制御入力が与えられ、発光素子１に順方向電流が流れ
ると、発光素子１が発光し、光起電力素子２が発光素子
１からの光を受光して光起電力を発生する。すると、前
記光起電力により、ＭＯＳＦＥＴ３のゲート静電容量を
充電する電流と、ＭＯＳＦＥＴ４のドレインからソース
へ流れる電流とがバイアス抵抗５を介して流れる。この
ため、バイアス抵抗５の両端電圧によりＭＯＳＦＥＴ４
のゲートはソースにたいあいて負電圧にバイアスされ
る。このバイアス電圧によりＭＯＳＦＥ４のドレイン・
ソース間が高インピーダンス状態となるので、ＭＯＳＦ
ＥＴ３のゲート静電容量は効率良く充電される。
【０００６】以上の動作により、リレー出力端子９ａ，
９ｂ間は高インピーダンス状態から低インピーダンス状
態に変化するので、発光素子１の点灯・消灯に応じてリ
レー出力端子９ａ，９ｂ間を導通・非導通に切り換える
ことができるのである。
９ｂ間は高インピーダンス状態から低インピーダンス状
態に変化するので、発光素子１の点灯・消灯に応じてリ
レー出力端子９ａ，９ｂ間を導通・非導通に切り換える
ことができるのである。
【０００７】
【発明が解決しようとする課題】ところで、上記従来構
成においては、電流検出用抵抗６と、バイポーラ型のト
ランジスタ２７とによって、半導体スイッチ素子である
ＭＯＳＦＥＴ３のドレイン・ソース間に過電流が流れた
時にＭＯＳＦＥＴ３が破壊するのを防止しているが、Ｍ
ＯＳＦＥＴ３はオン状態を維持するので、ＭＯＳＦＥＴ
３のドレイン・ソース間には定電流が流れる。このた
め、リレー出力端子９ａ，９ｂ間の電圧が高い場合、Ｍ
ＯＳＦＥＴ３のドレイン・ソース間での損失が大きく、
ＭＯＳＦＥＴ３が熱破壊してしまう可能性があった。
成においては、電流検出用抵抗６と、バイポーラ型のト
ランジスタ２７とによって、半導体スイッチ素子である
ＭＯＳＦＥＴ３のドレイン・ソース間に過電流が流れた
時にＭＯＳＦＥＴ３が破壊するのを防止しているが、Ｍ
ＯＳＦＥＴ３はオン状態を維持するので、ＭＯＳＦＥＴ
３のドレイン・ソース間には定電流が流れる。このた
め、リレー出力端子９ａ，９ｂ間の電圧が高い場合、Ｍ
ＯＳＦＥＴ３のドレイン・ソース間での損失が大きく、
ＭＯＳＦＥＴ３が熱破壊してしまう可能性があった。
【０００８】本発明は上記事由に鑑みて為されたもので
あり、その目的は、半導体スイッチ素子に過電流が流れ
た時に半導体スイッチ素子を確実に保護することができ
る半導体リレーを提供することにある。
あり、その目的は、半導体スイッチ素子に過電流が流れ
た時に半導体スイッチ素子を確実に保護することができ
る半導体リレーを提供することにある。
【０００９】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、制御入力により点灯・消灯する
発光素子と、前記発光素子に光結合した光起電力素子
と、前記光起電力が制御端に印加されることによって前
記発光素子の点灯・消灯に応じてオン・オフされる半導
体スイッチ素子と、前記半導体スイッチ素子と直列にリ
レー出力端間に接続された電流検出用抵抗とを備え、前
記電流検出用抵抗の両端電圧が所定電圧以上になるとオ
ンする３端子サイリスタを前記光起電力素子に並列に接
続したことを特徴とするものであり、前記半導体スイッ
チ素子に過電流が流れて前記電流検出用抵抗の両端電圧
が所定電圧以上になると前記３端子サイリスタがオンし
て前記半導体スイッチ素子がオフになり、その後は、前
記発光素子が発光している間、前記３端子サイリスタの
オン状態が保持されるので、リレー出力端子のオフ状態
が維持されるから、半導体スイッチ素子を確実に保護す
ることができる。
目的を達成するために、制御入力により点灯・消灯する
発光素子と、前記発光素子に光結合した光起電力素子
と、前記光起電力が制御端に印加されることによって前
記発光素子の点灯・消灯に応じてオン・オフされる半導
体スイッチ素子と、前記半導体スイッチ素子と直列にリ
レー出力端間に接続された電流検出用抵抗とを備え、前
記電流検出用抵抗の両端電圧が所定電圧以上になるとオ
ンする３端子サイリスタを前記光起電力素子に並列に接
続したことを特徴とするものであり、前記半導体スイッ
チ素子に過電流が流れて前記電流検出用抵抗の両端電圧
が所定電圧以上になると前記３端子サイリスタがオンし
て前記半導体スイッチ素子がオフになり、その後は、前
記発光素子が発光している間、前記３端子サイリスタの
オン状態が保持されるので、リレー出力端子のオフ状態
が維持されるから、半導体スイッチ素子を確実に保護す
ることができる。
【００１０】請求項２の発明は、上記目的を達成するた
めに、制御入力により点灯・消灯する発光素子と、前記
発光素子に光結合した光起電力素子と、前記光起電力が
制御端に印加されることによって前記発光素子の点灯・
消灯に応じてオン・オフされる半導体スイッチ素子と、
前記半導体スイッチ素子と直列にリレー出力端間に接続
された電流検出用抵抗とを備え、前記電流検出用抵抗の
両端電圧が所定電圧以上になるとオンする双方向サイリ
スタを前記光起電力素子に並列に接続したことを特徴と
するものであり、前記半導体スイッチ素子に過電流が流
れて前記電流検出用抵抗の両端電圧が所定電圧以上にな
ると前記双方向サイリスタがオンして前記半導体スイッ
チ素子がオフになり、その後は、前記光起電力素子から
の光起電力が発生している間、前記双方向サイリスタの
オン状態が保持されるので、前記半導体スイッチ素子の
発熱を小さくすることができ、前記半導体スイッチ素子
を確実に保護することができる。また、双方向サイリス
タを用いることにより、交流保護が可能となる。
めに、制御入力により点灯・消灯する発光素子と、前記
発光素子に光結合した光起電力素子と、前記光起電力が
制御端に印加されることによって前記発光素子の点灯・
消灯に応じてオン・オフされる半導体スイッチ素子と、
前記半導体スイッチ素子と直列にリレー出力端間に接続
された電流検出用抵抗とを備え、前記電流検出用抵抗の
両端電圧が所定電圧以上になるとオンする双方向サイリ
スタを前記光起電力素子に並列に接続したことを特徴と
するものであり、前記半導体スイッチ素子に過電流が流
れて前記電流検出用抵抗の両端電圧が所定電圧以上にな
ると前記双方向サイリスタがオンして前記半導体スイッ
チ素子がオフになり、その後は、前記光起電力素子から
の光起電力が発生している間、前記双方向サイリスタの
オン状態が保持されるので、前記半導体スイッチ素子の
発熱を小さくすることができ、前記半導体スイッチ素子
を確実に保護することができる。また、双方向サイリス
タを用いることにより、交流保護が可能となる。
【００１１】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。 （実施形態１）図１に本実施形態の半導体リレーの回路
図を示す。本半導体リレーの基本構成及び基本動作は従
来構成と略同じであり、その特徴とするところは、トラ
ンジスタ２７の替わりに３端子サイリスタ７を接続した
点にある。なお、従来構成と同じ構成要素については同
一の符号を付し、説明を省略する。
基づいて説明する。 （実施形態１）図１に本実施形態の半導体リレーの回路
図を示す。本半導体リレーの基本構成及び基本動作は従
来構成と略同じであり、その特徴とするところは、トラ
ンジスタ２７の替わりに３端子サイリスタ７を接続した
点にある。なお、従来構成と同じ構成要素については同
一の符号を付し、説明を省略する。
【００１２】３端子サイリスタ７は、アノードが半導体
スイッチ素子であるＭＯＳＦＥＴ３のゲートに、カソー
ドがリレー出力端子９ｂに、ゲートがＭＯＳＦＥＴ３の
ソースと電流検出用抵抗６との接続点に、それぞれ接続
される。したがって、本半導体リレーでは、リレー出力
端子９ａ，９ｂ間に過大な電流が流れると、電流検出用
抵抗６の両端電圧が上昇して３端子サイリスタ７がオン
になって、ＭＯＳＦＥＴ３のゲートの電荷が放電されＭ
ＯＳＦＥＴ３がオフになり、その後は、発光素子１が発
光している間、３端子サイリスタ７のオン状態が保持さ
れるので、リレー出力端子９ａ，９ｂ間のオフ状態が維
持されるからＭＯＳＦＥＴ３が発熱することがない。こ
のため、ＭＯＳＦＥＴ３を確実に保護することができる
のである。なお、発光素子１が消灯すると、光起電力素
子２の光起電力がなくなるから、３端子サイリスタ７に
流れる主電流が３端子サイリスタ７の保持電流以下にな
った時点で３端子サイリスタ７はオフになる。
スイッチ素子であるＭＯＳＦＥＴ３のゲートに、カソー
ドがリレー出力端子９ｂに、ゲートがＭＯＳＦＥＴ３の
ソースと電流検出用抵抗６との接続点に、それぞれ接続
される。したがって、本半導体リレーでは、リレー出力
端子９ａ，９ｂ間に過大な電流が流れると、電流検出用
抵抗６の両端電圧が上昇して３端子サイリスタ７がオン
になって、ＭＯＳＦＥＴ３のゲートの電荷が放電されＭ
ＯＳＦＥＴ３がオフになり、その後は、発光素子１が発
光している間、３端子サイリスタ７のオン状態が保持さ
れるので、リレー出力端子９ａ，９ｂ間のオフ状態が維
持されるからＭＯＳＦＥＴ３が発熱することがない。こ
のため、ＭＯＳＦＥＴ３を確実に保護することができる
のである。なお、発光素子１が消灯すると、光起電力素
子２の光起電力がなくなるから、３端子サイリスタ７に
流れる主電流が３端子サイリスタ７の保持電流以下にな
った時点で３端子サイリスタ７はオフになる。
【００１３】ところで、３端子サイリスタ７は、ＭＯＳ
ＦＥＴ３のゲートとリレー出力端子９ｂとの間に接続さ
れるものであるから、μＡオーダの電流を流すことがで
き耐圧が１０Ｖ程度あればよいので、小型のものを使用
することができ、３端子サイリスタ７を設けたことによ
って半導体リレー本体のサイズが大きくなるという不都
合をなくすことができる。
ＦＥＴ３のゲートとリレー出力端子９ｂとの間に接続さ
れるものであるから、μＡオーダの電流を流すことがで
き耐圧が１０Ｖ程度あればよいので、小型のものを使用
することができ、３端子サイリスタ７を設けたことによ
って半導体リレー本体のサイズが大きくなるという不都
合をなくすことができる。
【００１４】本半導体リレーにおける３端子サイリスタ
７は、図２に示すような所謂ラテラル構造のものであっ
て、例えば、低不純物濃度のＮ形（Ｎ- 形）半導体基板
３０内にＰ形アノード領域３１、Ｐ形ゲート領域３２が
離間して形成されていて、更に、Ｐ形ゲート領域３２中
に高不純物濃度のＮ形（Ｎ+ 形）カソード領域３３が形
成されている。３端子サイリスタ７は、このようなラテ
ラル構造にすることによって、他の構成要素と同一半導
体基板上に形成することが可能になり、半導体リレー全
体のサイズを小型化することができる。ここで、３端子
サイリスタ７は、図示しない遮光用のパターン（例え
ば、電極パッド等に用いられるアルミニウム等の金属膜
からなるパターン）等によって遮光してあるので、発光
素子１等の光によって特性が変化することはない。な
お、３端子サイリスタ７は、前記パターン以外のもので
遮光されていても良く、また、保持電流が、光起電力素
子２である太陽電池の短絡電流以下になるように形成さ
れている。
７は、図２に示すような所謂ラテラル構造のものであっ
て、例えば、低不純物濃度のＮ形（Ｎ- 形）半導体基板
３０内にＰ形アノード領域３１、Ｐ形ゲート領域３２が
離間して形成されていて、更に、Ｐ形ゲート領域３２中
に高不純物濃度のＮ形（Ｎ+ 形）カソード領域３３が形
成されている。３端子サイリスタ７は、このようなラテ
ラル構造にすることによって、他の構成要素と同一半導
体基板上に形成することが可能になり、半導体リレー全
体のサイズを小型化することができる。ここで、３端子
サイリスタ７は、図示しない遮光用のパターン（例え
ば、電極パッド等に用いられるアルミニウム等の金属膜
からなるパターン）等によって遮光してあるので、発光
素子１等の光によって特性が変化することはない。な
お、３端子サイリスタ７は、前記パターン以外のもので
遮光されていても良く、また、保持電流が、光起電力素
子２である太陽電池の短絡電流以下になるように形成さ
れている。
【００１５】（実施形態２）図３に本実施形態の半導体
リレーの回路図を示す。本半導体リレーの基本構成及び
基本動作は実施形態１と略同じであり、その特徴とする
ところは、３端子サイリスタ７の替わりに双方向サイリ
スタ（通称トライアック）１７を接続した点にある。こ
のため、本半導体リレーでは、リレー出力端子９ａ，９
ｂ側に交流負荷、交流電源が接続されている場合でも、
半導体スイッチ素子であるＭＯＳＦＥＴ３のドレイン・
ソース間に過電流が流れて前記電流検出用抵抗の両端電
圧が所定電圧以上になると前記双方向サイリスタ１７が
オンしてＭＯＳＦＥＴ３のゲートの電荷が放電され、そ
の後は、光起電力素子２からの光起電力が発生している
間、双方向サイリスタ１７のオン状態が保持される。こ
のため、ＭＯＳＦＥＴ３の発熱を極めて小さくすること
ができ、ＭＯＳＦＥＴ３を確実に保護することができ
る。また、双方向サイリスタ１７を用いることにより、
交流保護が可能となるのである。なお、実施形態１及び
従来構成と同じ構成要素については同一の符号を付し、
説明を省略する。
リレーの回路図を示す。本半導体リレーの基本構成及び
基本動作は実施形態１と略同じであり、その特徴とする
ところは、３端子サイリスタ７の替わりに双方向サイリ
スタ（通称トライアック）１７を接続した点にある。こ
のため、本半導体リレーでは、リレー出力端子９ａ，９
ｂ側に交流負荷、交流電源が接続されている場合でも、
半導体スイッチ素子であるＭＯＳＦＥＴ３のドレイン・
ソース間に過電流が流れて前記電流検出用抵抗の両端電
圧が所定電圧以上になると前記双方向サイリスタ１７が
オンしてＭＯＳＦＥＴ３のゲートの電荷が放電され、そ
の後は、光起電力素子２からの光起電力が発生している
間、双方向サイリスタ１７のオン状態が保持される。こ
のため、ＭＯＳＦＥＴ３の発熱を極めて小さくすること
ができ、ＭＯＳＦＥＴ３を確実に保護することができ
る。また、双方向サイリスタ１７を用いることにより、
交流保護が可能となるのである。なお、実施形態１及び
従来構成と同じ構成要素については同一の符号を付し、
説明を省略する。
【００１６】ところで、双方向サイリスタ１７は、図４
に示すような所謂ラテラル構造のものであって、例え
ば、低不純物濃度のＮ形（Ｎ- 形）半導体基板４０内に
Ｐ形領域４１，４２が離間して形成されていて、更に、
Ｐ形領域４１，４２内には高不純物濃度のＮ形（Ｎ
+ 形）領域４３，４４それぞれが形成されている。双方
向サイリスタ１７は、このようなラテラル構造にするこ
とによって、他の構成要素と同一半導体基板上に形成す
ることが可能になり、半導体リレー全体のサイズを小型
化することができる。なお、図４に示す双方向サイリス
タ１７は、端子Ｇ1 ，Ｇ2 が共通接続されてＭＯＳＦＥ
Ｔ３のソースと電流検出用抵抗６との接続点に、端子Ｔ
1 がＭＯＳＦＥＴ３のゲートに、端子Ｔ2 がＭＯＳＦＥ
Ｔ３がリレー出力端子９ｂに、それぞれ接続される。こ
こで、双方向サイリスタ１７は、保持電流が、光起電力
素子２である太陽電池の短絡電流以下になるように形成
されている。
に示すような所謂ラテラル構造のものであって、例え
ば、低不純物濃度のＮ形（Ｎ- 形）半導体基板４０内に
Ｐ形領域４１，４２が離間して形成されていて、更に、
Ｐ形領域４１，４２内には高不純物濃度のＮ形（Ｎ
+ 形）領域４３，４４それぞれが形成されている。双方
向サイリスタ１７は、このようなラテラル構造にするこ
とによって、他の構成要素と同一半導体基板上に形成す
ることが可能になり、半導体リレー全体のサイズを小型
化することができる。なお、図４に示す双方向サイリス
タ１７は、端子Ｇ1 ，Ｇ2 が共通接続されてＭＯＳＦＥ
Ｔ３のソースと電流検出用抵抗６との接続点に、端子Ｔ
1 がＭＯＳＦＥＴ３のゲートに、端子Ｔ2 がＭＯＳＦＥ
Ｔ３がリレー出力端子９ｂに、それぞれ接続される。こ
こで、双方向サイリスタ１７は、保持電流が、光起電力
素子２である太陽電池の短絡電流以下になるように形成
されている。
【００１７】なお、半導体リレーとしては、実施形態１
及び実施形態２のように半導体スイッチ素子としてＭＯ
ＳＦＥＴを利用したものの他に、スイッチ素子としてＭ
ＯＳＦＥＴの替わりに双方向サイリスタを用いたものが
知られているが、図５に示すように、２つの発光ダイオ
ードＬＥＤ1 ，ＬＥＤ2 を逆並列に接続した並列回路と
抵抗２２との直列回路を設けた回路を構成することもで
きる。この種の半導体リレーでは、従来は入力側に設け
られた発光素子１に直列に表示用の発光ダイオードを付
加して入力側の動作状態を示す構成を有するものは提供
されていたが、このように入力側に発光ダイオードを設
けても、出力側の動作状態は分からないものであった。
図５の半導体リレーでは、発光素子１が発光すると、フ
ォトトライアック２０がオンになる。リレー出力端子９
ａ，９ｂに電源が接続されている場合は発光ダイオード
ＬＥＤ1 ，ＬＥＤ2 のいずれか一方が点灯する。その
後、トライアック５７がオン状態になると、発光ダイオ
ードＬＥＤ1 ，ＬＥＤ2 には電流が流れなくなるので、
発光ダイオードＬＥＤ1 ，ＬＥＤ2 は消灯する。また、
トライアック５７の主電流が保持電流以下になると、発
光ダイオードＬＥＤ1，ＬＥＤ2 に発光ダイオードＬＥ
Ｄ1 ，ＬＥＤ2 のＶF よりも高い電圧が印加されるの
で、発光ダイオードＬＥＤ1 ，ＬＥＤ2 のいずれかが点
灯する。したがって、リレー出力端子９ａ，９ｂ間の状
態を発光ダイオードＬＥＤ1 ，ＬＥＤ2 によって表示す
ることができるのである。
及び実施形態２のように半導体スイッチ素子としてＭＯ
ＳＦＥＴを利用したものの他に、スイッチ素子としてＭ
ＯＳＦＥＴの替わりに双方向サイリスタを用いたものが
知られているが、図５に示すように、２つの発光ダイオ
ードＬＥＤ1 ，ＬＥＤ2 を逆並列に接続した並列回路と
抵抗２２との直列回路を設けた回路を構成することもで
きる。この種の半導体リレーでは、従来は入力側に設け
られた発光素子１に直列に表示用の発光ダイオードを付
加して入力側の動作状態を示す構成を有するものは提供
されていたが、このように入力側に発光ダイオードを設
けても、出力側の動作状態は分からないものであった。
図５の半導体リレーでは、発光素子１が発光すると、フ
ォトトライアック２０がオンになる。リレー出力端子９
ａ，９ｂに電源が接続されている場合は発光ダイオード
ＬＥＤ1 ，ＬＥＤ2 のいずれか一方が点灯する。その
後、トライアック５７がオン状態になると、発光ダイオ
ードＬＥＤ1 ，ＬＥＤ2 には電流が流れなくなるので、
発光ダイオードＬＥＤ1 ，ＬＥＤ2 は消灯する。また、
トライアック５７の主電流が保持電流以下になると、発
光ダイオードＬＥＤ1，ＬＥＤ2 に発光ダイオードＬＥ
Ｄ1 ，ＬＥＤ2 のＶF よりも高い電圧が印加されるの
で、発光ダイオードＬＥＤ1 ，ＬＥＤ2 のいずれかが点
灯する。したがって、リレー出力端子９ａ，９ｂ間の状
態を発光ダイオードＬＥＤ1 ，ＬＥＤ2 によって表示す
ることができるのである。
【００１８】
【発明の効果】請求項１の発明は、制御入力により点灯
・消灯する発光素子と、前記発光素子に光結合した光起
電力素子と、前記光起電力が制御端に印加されることに
よって前記発光素子の点灯・消灯に応じてオン・オフさ
れる半導体スイッチ素子と、前記半導体スイッチ素子と
直列にリレー出力端間に接続された電流検出用抵抗とを
備え、前記電流検出用抵抗の両端電圧が所定電圧以上に
なるとオンする３端子サイリスタを前記光起電力素子に
並列に接続したので、前記半導体スイッチ素子に過電流
が流れて前記電流検出用抵抗の両端電圧が所定電圧以上
になると前記３端子サイリスタがオンして前記半導体ス
イッチ素子がオフになり、その後は、前記発光素子が発
光している間、前記３端子サイリスタのオン状態が保持
されるから、リレー出力端子のオフ状態が維持され、半
導体スイッチ素子を確実に保護することができるという
効果がある。
・消灯する発光素子と、前記発光素子に光結合した光起
電力素子と、前記光起電力が制御端に印加されることに
よって前記発光素子の点灯・消灯に応じてオン・オフさ
れる半導体スイッチ素子と、前記半導体スイッチ素子と
直列にリレー出力端間に接続された電流検出用抵抗とを
備え、前記電流検出用抵抗の両端電圧が所定電圧以上に
なるとオンする３端子サイリスタを前記光起電力素子に
並列に接続したので、前記半導体スイッチ素子に過電流
が流れて前記電流検出用抵抗の両端電圧が所定電圧以上
になると前記３端子サイリスタがオンして前記半導体ス
イッチ素子がオフになり、その後は、前記発光素子が発
光している間、前記３端子サイリスタのオン状態が保持
されるから、リレー出力端子のオフ状態が維持され、半
導体スイッチ素子を確実に保護することができるという
効果がある。
【００１９】請求項２の発明は、制御入力により点灯・
消灯する発光素子と、前記発光素子に光結合した光起電
力素子と、前記光起電力が制御端に印加されることによ
って前記発光素子の点灯・消灯に応じてオン・オフされ
る半導体スイッチ素子と、前記半導体スイッチ素子と直
列にリレー出力端間に接続された電流検出用抵抗とを備
え、前記電流検出用抵抗の両端電圧が所定電圧以上にな
るとオンする双方向サイリスタを前記光起電力素子に並
列に接続したので、前記半導体スイッチ素子に過電流が
流れて前記電流検出用抵抗の両端電圧が所定電圧以上に
なると前記双方向サイリスタがオンして前記半導体スイ
ッチ素子がオフになり、その後は、前記光起電力素子か
らの光起電力が発生している間、前記双方向サイリスタ
のオン状態が保持されるから、前記半導体スイッチ素子
の発熱を小さくすることができ、前記半導体スイッチ素
子を確実に保護することができるという効果がある。ま
た、双方向サイリスタを用いることにより、交流保護が
可能となるという効果がある。
消灯する発光素子と、前記発光素子に光結合した光起電
力素子と、前記光起電力が制御端に印加されることによ
って前記発光素子の点灯・消灯に応じてオン・オフされ
る半導体スイッチ素子と、前記半導体スイッチ素子と直
列にリレー出力端間に接続された電流検出用抵抗とを備
え、前記電流検出用抵抗の両端電圧が所定電圧以上にな
るとオンする双方向サイリスタを前記光起電力素子に並
列に接続したので、前記半導体スイッチ素子に過電流が
流れて前記電流検出用抵抗の両端電圧が所定電圧以上に
なると前記双方向サイリスタがオンして前記半導体スイ
ッチ素子がオフになり、その後は、前記光起電力素子か
らの光起電力が発生している間、前記双方向サイリスタ
のオン状態が保持されるから、前記半導体スイッチ素子
の発熱を小さくすることができ、前記半導体スイッチ素
子を確実に保護することができるという効果がある。ま
た、双方向サイリスタを用いることにより、交流保護が
可能となるという効果がある。
【図１】実施形態１を示す回路図である。
【図２】同上の３端子サイリスタの素子構造を示す概略
断面図である。
断面図である。
【図３】実施形態２を示す回路図である。
【図４】同上の双方向サイリスタの素子構造を示す概略
断面図である。
断面図である。
【図５】他の半導体リレーの回路図である。
【図６】従来例を示す回路図である。
１ 発光素子 ２ 光起電力素子 ３ ＭＯＳＦＥＴ ４ ＭＯＳＦＥＴ ５ バイアス抵抗 ６ 電流検出用抵抗 ７ ３端子サイリスタ ８ａ，８ｂ リレー入力端子 ９ａ，９ｂ リレー出力端子
Claims (2)
- 【請求項１】 制御入力により点灯・消灯する発光素子
と、前記発光素子に光結合した光起電力素子と、前記光
起電力が制御端に印加されることによって前記発光素子
の点灯・消灯に応じてオン・オフされる半導体スイッチ
素子と、前記半導体スイッチ素子と直列にリレー出力端
間に接続された電流検出用抵抗とを備え、前記電流検出
用抵抗の両端電圧が所定電圧以上になるとオンする３端
子サイリスタを前記光起電力素子に並列に接続したこと
を特徴とする半導体リレー。 - 【請求項２】 制御入力により点灯・消灯する発光素子
と、前記発光素子に光結合した光起電力素子と、前記光
起電力が制御端に印加されることによって前記発光素子
の点灯・消灯に応じてオン・オフされる半導体スイッチ
素子と、前記半導体スイッチ素子と直列にリレー出力端
間に接続された電流検出用抵抗とを備え、前記電流検出
用抵抗の両端電圧が所定電圧以上になるとオンする双方
向サイリスタを前記光起電力素子に並列に接続したこと
を特徴とする半導体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214636A JPH1065509A (ja) | 1996-08-14 | 1996-08-14 | 半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214636A JPH1065509A (ja) | 1996-08-14 | 1996-08-14 | 半導体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1065509A true JPH1065509A (ja) | 1998-03-06 |
Family
ID=16659035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8214636A Withdrawn JPH1065509A (ja) | 1996-08-14 | 1996-08-14 | 半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1065509A (ja) |
-
1996
- 1996-08-14 JP JP8214636A patent/JPH1065509A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6339236B1 (en) | Light responsive semiconductor switch with shorted load protection | |
| USRE41770E1 (en) | Cascoded rectifier | |
| US6930870B2 (en) | Semiconductor device with protective functions | |
| US4303831A (en) | Optically triggered linear bilateral switch | |
| JPS5947469B2 (ja) | 半導体デバイス | |
| US6545515B2 (en) | Semiconductor switch having a voltage detection function | |
| JPH02295220A (ja) | 固体継電器 | |
| JP3498694B2 (ja) | 光応答型半導体スイッチ | |
| US5847593A (en) | Voltage discharge circuit for a photovoltaic power source | |
| JP3638481B2 (ja) | 半導体スイッチング回路 | |
| JPH1065509A (ja) | 半導体リレー | |
| JP3637749B2 (ja) | 半導体リレー | |
| JPH10233669A (ja) | 半導体リレー | |
| EP0052633B1 (en) | Optically switched device | |
| JP2818611B2 (ja) | 半導体リレー回路 | |
| JP3451810B2 (ja) | 光結合型半導体リレー | |
| JPS63208317A (ja) | 半導体リレ−回路 | |
| JPH1098368A (ja) | 半導体リレー | |
| JP2000138574A (ja) | 光結合リレー | |
| JP2000307398A (ja) | 半導体スイッチ装置の保護回路 | |
| JPH1117215A (ja) | 半導体リレー | |
| JPH10173506A (ja) | 固体リレー | |
| JPH0411126B2 (ja) | ||
| JPH05206819A (ja) | 半導体リレー | |
| JPS62172812A (ja) | 半導体リレ−回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |