JPH1098368A - 半導体リレー - Google Patents

Abstract

(57)【要約】 【課題】リレー出力端間に接続された半導体スイッチ素
子に過電流が流れた時に故障するのを防止できる半導体
リレーを提供する。 【解決手段】発光素子１及び光起電力素子２は互いに対
向する。半導体スイッチ素子たるＭＯＳＦＥＴ３は、光
起電力素子２の起電力がゲート・ソース間に印加される
とオンになる。ＭＯＳＦＥＴ３のソースとリレー出力端
子９ｂとの間には電流検出用抵抗６が接続してある発光
素子１には過電流遮断用半導体素子たるノーマリ・オン
型のＭＯＳＦＥＴ１３が直列に接続され、ＭＯＳＦＥＴ
１３の制御端には発光素子１１に対向する光起電力素子
１２が接続してある。発光素子１１は、電流検出用抵抗
６の両端電圧が所定電圧値以上になると発光する。光起
電力素子１２に光起電力が発生すると、ＭＯＳＦＥＴ１
３がオフし、光起電力素子２に光起電力が発生しなくな
るから、ＭＯＳＦＥＴ３がオフする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発光素子と光起電
力素子とを光結合し、光起電力素子の出力によって半導
体スイッチ素子をオン・オフさせる半導体リレーに関す
るものである。

【０００２】

【従来の技術】従来より、この種の半導体リレーとして
は、図４に示すように、制御入力により点灯・消灯する
発光ダイオードよりなる発光素子１と、発光素子１に対
置され発光素子１の光を受光して光起電力を発生するフ
ォトダイオードや太陽電池を複数個直列に接続した光起
電力ダイオードアレイよりなる光起電力素子２と、光起
電力素子２の光起電力によってオン・オフする半導体ス
イッチ素子たるＭＯＳＦＥＴ３と、光起電力素子２に直
列に接続されたバイアス抵抗５と、ドレインがＭＯＳＦ
ＥＴ３のゲートに接続されるとともにゲート・ソース間
に前記バイアス抵抗５が接続されたＭＯＳＦＥＴ４と、
ゲート及びドレインがＭＯＳＦＥＴ４のソースに接続さ
れソースがＭＯＳＦＥＴ４のゲートに接続されたＭＯＳ
ＦＥＴ４１とを備えたものが提案されている。ここで、
ＭＯＳＦＥＴ３はエンハンスメント型（ノーマリ・オフ
型）であって、ゲート電圧が零の時はドレイン電流が流
れずオフ状態である。また、ＭＯＳＦＥＴ４は、デプレ
ッションモード（ノーマリ・オン型）であって、ＭＯＳ
ＦＥＴ３がオンからオフに移行する際に、ＭＯＳＦＥＴ
３のゲート静電容量に蓄積された残留電荷を短時間で放
電させる経路を形成するものであり、ＭＯＳＦＥＴ３の
オフへの移行時間を短縮するのである。なお、光起電力
素子２の光起電力が印加された時には、バイアス抵抗５
の両端電圧によりＭＯＳＦＥＴ４のゲートはソースに対
して負電圧にバイアスされるから、このバイアス電圧に
よりＭＯＳＦＥＴ４のドレイン・ソース間が高インピー
ダンス状態となるので、ＭＯＳＦＥＴ３のゲート静電容
量は効率良く充電される。

【０００３】このような半導体リレーにおいては、例え
ば負荷の短絡などによってＭＯＳＦＥＴ３のドレイン・
ソース間に過大な電流が通電されるとＭＯＳＦＥＴ３が
破壊されるから、ＭＯＳＦＥＴ３の破壊を防止するよう
にＭＯＳＦＥＴ３のドレイン・ソース間の電流を制限す
ることが要求されている。ＭＯＳＦＥＴ３のドレイン・
ソース間の電流を制限する構成としては、図５に示すよ
うに、外部回路に接続するリレー出力端子９ａ，９ｂの
間においてＭＯＳＦＥＴ３のソースに接続した電流検出
用抵抗６の両端電圧が所定電圧以上になるとオンになる
ｎｐｎ形のトランジスタ２７をＭＯＳＦＥＴ３のゲート
とリレー出力端子９ｂとの間に接続したものが提案され
ている。ここで、トランジスタ２７は、ベース・エミッ
タ間に電流検出用抵抗６が接続され、コレクタがＭＯＳ
ＦＥＴ３のゲートに接続されている。したがって、リレ
ー出力端子９ａ，９ｂ間に過大な電流が流れると、電流
検出用抵抗６の両端電圧が上昇してトランジスタ２７が
オンになり、ＭＯＳＦＥＴ３のゲート・ソース間電圧を
低下させてＭＯＳＦＥＴ３のオン抵抗を増加させること
によって過電流を抑制している。なお、トランジスタ２
７は、電流検出用抵抗６の両端電圧がベース・エミッタ
間の順方向電圧に達するとオンになる。

【０００４】以下、上記半導体リレーの動作について簡
単に説明する。リレー入力端子８ａ，８ｂ間に制御入力
が与えられていない時、つまり、発光素子１に電流が流
れていない時は、ＭＯＳＦＥＴ３がオフ状態であるの
で、リレー出力端子９ａ，９ｂ間は高インピーダンス状
態である（つまり、非導通状態である）。

【０００５】これに対し、リレー入力端子８ａ，８ｂ間
に制御入力が与えられ、発光素子１に順方向電流が流れ
ると、発光素子１が発光し、光起電力素子２が発光素子
１からの光を受光して光起電力を発生する。すると、前
記光起電力により、ＭＯＳＦＥＴ３のゲート（ゲート静
電容量）を充電する電流と、ＭＯＳＦＥＴ４のドレイン
からソースへ流れる電流とがバイアス抵抗５を介して流
れる。このため、バイアス抵抗５の両端電圧によりＭＯ
ＳＦＥＴ４のゲートはソースに対して負電圧にバイアス
される。このバイアス電圧によりＭＯＳＦＥ４のドレイ
ン・ソース間が高インピーダンス状態となるので、ＭＯ
ＳＦＥＴ３のゲートは効率良く充電される。

【０００６】以上の動作により、リレー出力端子９ａ，
９ｂ間は高インピーダンス状態から低インピーダンス状
態に変化するので、発光素子１の点灯・消灯に応じてリ
レー出力端子９ａ，９ｂ間を導通・非導通に切り換える
ことができるのである。

【０００７】

【発明が解決しようとする課題】ところで、上記従来構
成においては、電流検出用抵抗６と、バイポーラ型のト
ランジスタ２７とによって、半導体スイッチ素子である
ＭＯＳＦＥＴ３のドレイン・ソース間に過電流が流れた
時にＭＯＳＦＥＴ３が破壊するのを防止しているが、Ｍ
ＯＳＦＥＴ３はオン状態を維持するので、ＭＯＳＦＥＴ
３のオン抵抗が通常よりも増加した状態でＭＯＳＦＥＴ
３のドレイン・ソース間には定電流が流れ続ける。この
ため、リレー出力端子９ａ，９ｂ間の電圧が高い場合、
ＭＯＳＦＥＴ３のドレイン・ソース間での損失が大き
く、ＭＯＳＦＥＴ３が熱破壊してしまったり、さらに半
導体リレー全体の温度が上昇して周囲の回路部品等に悪
影響を与え故障の原因となってしまう等の不具合があっ
た。

【０００８】本発明は上記事由に鑑みて為されたもので
あり、その目的は、リレー出力端間に接続された半導体
スイッチ素子に過電流が流れた時に故障するのを防止で
きる半導体リレーを提供することにある。

【０００９】

【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、制御入力により点灯・消灯する
第１の発光素子と、前記第１の発光素子に光結合した光
起電力素子と、前記第１の光起電力の光起電力が制御端
に印加されることによって前記第１の発光素子の点灯・
消灯に応じてオン・オフされる半導体スイッチ素子と、
前記半導体スイッチ素子と直列にリレー出力端間に接続
された電流検出用抵抗と、前記電流検出用抵抗の両端電
圧に基づいて点灯・消灯する第２の発光素子と、前記第
２の発光素子に光結合した第２の光起電力素子と、前記
第１の発光素子と直列にリレー入力端間に接続され前記
第２の光起電力素子の光起電力が制御端に印加されるこ
とによってオフするノーマリ・オン型の過電流遮断用半
導体素子とを備えて成ることを特徴とするものであり、
前記半導体スイッチ素子に過電流が流れて前記電流検出
用抵抗の両端電圧が所定電圧以上になると前記第２の発
光素子が点灯して前記第２の光起電力素子に光起電力が
発生し、前記過電流遮断用半導体素子がオフするから、
前記第１の発光素子が消灯し、前記第１の光起電力素子
に光起電力が発生しなくなり、前記半導体スイッチ素子
がオフされて前記リレー出力端間が導通状態から非導通
状態になり、その結果、前記半導体スイッチ素子に過電
流が流れ続けるのを防止でき、過電流による発熱によっ
て周辺部品等が故障するのを防止することができる。

【００１０】請求項２の発明は、上記目的を達成するた
めに、制御入力により点灯・消灯する発光素子と、前記
発光素子に光結合した光起電力素子と、前記光起電力素
子の光起電力が制御端に印加されることによって前記発
光素子の点灯・消灯に応じてオン・オフされる半導体ス
イッチ素子と、前記半導体スイッチ素子と直列にリレー
出力端間に接続された電流検出用抵抗と、前記電流検出
用抵抗の両端電圧が制御端に印加され前記両端電圧が所
定電圧以上になるとオンするノーマリ・オフ型の過電流
遮断用半導体素子と、ドレインが前記半導体スイッチ素
子のゲートに接続され制御端が前記過電流遮断用半導体
素子のドレイン・ソース間に接続されたノーマリ・オン
型の半導体素子とを備えて成ることを特徴とするもので
あり、前記半導体スイッチ素子に過電流が流れて前記電
流検出用抵抗の両端電圧が前記過電流遮断用半導体素子
のしきい値になると前記過電流遮断用半導体素子がオン
し、前記半導体素子のゲート電荷が放電されて前記半導
体スイッチ素子の制御端の電圧が小さくなり、前記半導
体スイッチ素子がオフするので、前記リレー出力端間が
導通状態から非導通状態になり、その結果、前記半導体
スイッチ素子に過電流が流れ続けるのを防止でき、過電
流による発熱によって周辺部品等が故障するのを防止す
ることができる。

【００１１】請求項３の発明は、上記目的を達成するた
めに、制御入力により点灯・消灯する発光素子と、前記
発光素子に光結合した光起電力ダイオードアレイと、前
記光起電力ダイオードアレイの光起電力が制御端に印加
されることによって前記発光素子の点灯・消灯に応じて
オン・オフされる半導体スイッチ素子とを備え、前記光
起電力ダイオードアレイと前記半導体スイッチ素子のゲ
ートとの間にノーマリ・オン型の電流制限用半導体素子
を設け、前記電流制限用半導体素子のゲートを前記光起
電力ダイオードアレイの中間に接続したことを特徴とす
るものであり、前記半導体スイッチ素子に過電流が流れ
ると、過電流による発熱によって前記光起電力ダイオー
ドアレイの順電圧が低下し、前記電流制限用半導体素子
のゲート電位が低下するから、前記半導体スイッチ素子
のゲート電位が低下し、前記リレー出力端間に流れる電
流が制限され、その結果、過電流によるリレーの故障を
防止できる。

【００１２】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。 （実施形態１）図１に本実施形態の半導体リレーの回路
図を示す。本半導体リレーは図４に示した従来構成と同
様に、制御入力により点灯・消灯する発光ダイオードよ
りなる発光素子１と、発光素子１に対置され発光素子１
の光を受光して光起電力を発生する光起電力ダイオード
アレイよりなる光起電力素子２と、光起電力素子２の光
起電力によってオン・オフする半導体スイッチ素子たる
ＭＯＳＦＥＴ３と、外部回路に接続するリレー出力端子
９ａ，９ｂ間においてＭＯＳＦＥＴ３のソースに接続し
た電流検出用抵抗６と、光起電力素子２に直列に接続さ
れたバイアス抵抗５と、ドレインがＭＯＳＦＥＴ３のゲ
ートに接続されるとともにゲート・ソース間に前記バイ
アス抵抗５が接続されたＭＯＳＦＥＴ４とを備えてい
る。ここで、ＭＯＳＦＥＴ３はエンハンスメント型（ノ
ーマリ・オフ型）であって、ゲート電圧が零の時はドレ
イン電流が流れずオフ状態である。また、ＭＯＳＦＥＴ
４は、デプレッションモード（ノーマリ・オン型）であ
って、ＭＯＳＦＥＴ３がオンからオフに移行する際に、
ＭＯＳＦＥＴ３のゲート静電容量に蓄積された残留電荷
を短時間で放電させる経路を形成するものであり、ＭＯ
ＳＦＥＴ３のオフへの移行時間を短縮するのである。な
お、光起電力素子２の光起電力が印加された時には、バ
イアス抵抗５の両端電圧によりＭＯＳＦＥＴ４のゲート
はソースに対して負電圧にバイアスされるから、このバ
イアス電圧によりＭＯＳＦＥＴ４のドレイン・ソース間
が高インピーダンス状態となるので、ＭＯＳＦＥＴ３の
ゲート静電容量は効率良く充電される。

【００１３】ところで、本半導体リレーは、アノードが
電流検出用抵抗６とＭＯＳＦＥＴ３のソースとの接続点
に、カソードが電流検出用抵抗６のリレー出力端子９ｂ
側に、それぞれ接続された発光ダイオードよりなる発光
素子１１と、発光素子１１に対置され発光素子１１の光
を受光して光起電力を発生する光起電力ダイオードアレ
イよりなる光起電力素子１２と、リレー入力端子８ａ，
８ｂ間において発光素子１に直列に接続され光起電力素
子１２の光起電力がゲート・ソース間に印加されるデプ
レッション型（ノーマリ・オン型）のＭＯＳＦＥＴ１３
と、光起電力素子１２とＭＯＳＦＥＴ１３のソースとの
間に接続されるバイアス抵抗１５と、ドレインがＭＯＳ
ＦＥＴ１３のゲートに接続されゲート・ソース間にバイ
アス抵抗１５が接続されたデプレッション型（ノーマリ
・オン型）のＭＯＳＦＥＴ１４とを備えている。ここ
で、ＭＯＳＦＥＴ１３が過電流遮断用半導体素子を構成
している。

【００１４】以下、本半導体リレーの動作を説明する。
リレー入力端子８ａ，８ｂ間に制御入力が与えられてい
ない時、つまり発光素子１に電流が流れていない時は、
半導体スイッチ素子たるＭＯＳＦＥＴ３がオフ状態（遮
断状態）であるので、リレー出力端子９ａ．９ｂ間は高
インピーダンス状態である（つまり、非導通状態であ
る）。

【００１５】一方、リレー入力端子８ａ，８ｂ間に制御
入力が与えられ、発光素子１に順方向電流が流れると、
発光素子１が発光し、光起電力素子２が発光素子１から
の光を受光して光起電力を発生する。すると、この光起
電力によってＭＯＳＦＥＴ３のゲートが充電されてＭＯ
ＳＦＥＴ３がオンし、リレー出力端子９ａ，９ｂ間が導
通状態になる。

【００１６】これに対し、リレー出力端子９ａ，９ｂ間
においてＭＯＳＦＥＴ３に過電流が流れて電流検出用抵
抗６の両端電圧が所定電圧以上になると発光素子１１が
点灯して光起電力素子１２に光起電力が発生し、過電流
遮断用半導体素子たるＭＯＳＦＥＴ１３がオフするか
ら、発光素子１が消灯し、光起電力素子２に光起電力が
発生しなくなり、ＭＯＳＦＥＴ３がオフされてリレー出
力端子９ａ，９ｂ間が導通状態から非導通状態になり、
その結果、半導体スイッチ素子たるＭＯＳＦＥＴ３に過
電流が流れ続けるのを防止でき、過電流による発熱によ
ってＭＯＳＦＥＴ３や周辺部品が故障するのを防止する
ことができるのである。なお、本半導体リレーでは、発
光素子１１と光起電力素子１２とを光結合させ入力側の
ＭＯＳＦＥＴ１３を制御しているので、入力側と出力側
との間のアイソレーションが光結合方式により行なわ
れ、入力側と出力側との間の良好な絶縁性を保つことが
できる。

【００１７】（実施形態２）図２に本実施形態の半導体
リレーの回路図を示す。本半導体リレーの基本構成は図
４に示した従来構成と略同じであって、その特徴とする
ところは、従来構成におけるｎｐｎ形のトランジスタ２
７を設ける替わりに、ドレイン・ソース間がＭＯＳＦＥ
Ｔ４のゲート・ソースそれぞれに接続されゲートがＭＯ
ＳＦＥＴ３のソースと電流検出用抵抗６との接続点に接
続されたノーマリ・オフ型のＭＯＳＦＥＴ２１を設けた
点にある。ここで、ＭＯＳＦＥＴ２１は、ゲート・ソー
ス間に電流検出用抵抗６の両端電圧が印加されるように
なっており、過電流遮断用半導体素子を構成している。

【００１８】以下、本半導体リレーの動作を説明する。
リレー入力端子８ａ，８ｂ間に制御入力が与えられてい
ない時、つまり発光素子１に電流が流れていない時は、
半導体スイッチ素子たるＭＯＳＦＥＴ３がオフ状態（遮
断状態）であるので、リレー出力端子９ａ．９ｂ間は高
インピーダンス状態である（つまり、非導通状態であ
る）。

【００１９】一方、リレー入力端子８ａ，８ｂ間に制御
入力が与えられ、発光素子１に順方向電流が流れると、
発光素子１が発光し、光起電力素子２が発光素子１から
の光を受光して光起電力を発生する。すると、この光起
電力によってＭＯＳＦＥＴ３のゲートが充電されてＭＯ
ＳＦＥＴ３がオンし、リレー出力端子９ａ，９ｂ間が導
通状態になる。ここで、リレー出力端子９ａ，９ｂ間に
過電流が流れていない場合、つまり通常動作時は、ノー
マリ・オフ型のＭＯＳＦＥＴ２１が導通状態にならない
ので、ＭＯＳＦＥＴ４のゲートはバイアス抵抗５の両端
の電位差によって充電された状態が保たれ、リレー出力
端子９ａ，９ｂ間は導通状態が維持される。

【００２０】これに対し、リレー出力端子９ａ，９ｂ間
に所定の電流値よりも大きな過電流が流れて、ＭＯＳＦ
ＥＴ２１のゲート・ソース間電圧がしきい値電圧に達す
ると、過電流遮断用半導体素子たるＭＯＳＦＥＴ２１が
導通状態になり、ＭＯＳＦＥＴ４のゲート電荷が放電さ
れて、ＭＯＳＦＥＴ３のゲート・ソース間の電位差が小
さくなり、リレー出力端子９ａ，９ｂ間が導通状態から
非導通状態へ移行する。その結果、半導体スイッチ素子
たるＭＯＳＦＥＴ３に過電流が流れ続けるのを防止で
き、過電流による発熱によってＭＯＳＦＥＴ３や周辺部
品が故障するのを防止することができるのである。

【００２１】なお、本実施形態では、実施形態１に比べ
て部品点数を削減でき、実施形態１よりも低コスト化及
び小型化が可能となる。また、本実施形態は、図４に示
した従来構成と比べても電流検出用抵抗６以外は同一の
素子で構成されており、従来と略同一の工程で製造する
ことができ、製造コストを抑えつつ過電流による発熱に
よってＭＯＳＦＥＴ３や周辺部品が故障するのを防止す
ることが可能な半導体リレーを提供することができる。

【００２２】（実施形態３）図３に本実施形態の半導体
リレーの回路図を示す。本半導体リレーは、制御入力に
より点灯・消灯する発光ダイオードよりなる発光素子１
と、発光素子１に対置され発光素子１の光を受光して光
起電力を発生するフォトダイオードを複数個直列に接続
した光起電力ダイオードアレイよりなる光起電力素子２
と、光起電力素子２の光起電力によってオン・オフする
半導体スイッチ素子たるＭＯＳＦＥＴ３と、光起電力素
子２に直列に接続されたバイアス抵抗５と、ドレインが
ＭＯＳＦＥＴ３のゲートに接続されるとともにゲート・
ソース間に前記バイアス抵抗５が接続されたＭＯＳＦＥ
Ｔ４とを備え、光起電力素子２とＭＯＳＦＥＴ３のゲー
トとの間に電流制限用半導体素子たるノーマリ・オン型
のＭＯＳＦＥＴ３１を設け、ＭＯＳＦＥＴ３１のゲート
を光起電力素子２を構成している光起電力ダイオードア
レイの中間に接続してある。ここで、ＭＯＳＦＥＴ３は
エンハンスメント型（ノーマリ・オフ型）であって、ゲ
ート電圧が零の時はドレイン電流が流れずオフ状態であ
る。また、ＭＯＳＦＥＴ４は、デプレッションモード
（ノーマリ・オン型）であって、ＭＯＳＦＥＴ３がオン
からオフに移行する際に、ＭＯＳＦＥＴ３のゲート静電
容量に蓄積された残留電荷を短時間で放電させる経路を
形成するものであり、ＭＯＳＦＥＴ３のオフへの移行時
間を短縮するのである。なお、光起電力素子２の光起電
力が印加された時には、バイアス抵抗５の両端電圧によ
りＭＯＳＦＥＴ４のゲートはソースに対して負電圧にバ
イアスされるから、このバイアス電圧によりＭＯＳＦＥ
Ｔ４のドレイン・ソース間が高インピーダンス状態とな
るので、ＭＯＳＦＥＴ３のゲート静電容量は効率良く充
電される。

【００２３】以下、本半導体リレーの動作を説明する。
リレー入力端子８ａ，８ｂ間に制御入力が与えられてい
ない時、つまり発光素子１に電流が流れていない時は、
ＭＯＳＦＥＴ３がオフ状態（遮断状態）であるので、リ
レー出力端子９ａ．９ｂ間は高インピーダンス状態であ
る（つまり、非導通状態である）。

【００２４】一方、リレー入力端子８ａ，８ｂ間に制御
入力が与えられ、発光素子１に順方向電流が流れると、
発光素子１が発光し、光起電力素子２が発光素子１から
の光を受光して光起電力を発生する。すると、ＭＯＳＦ
ＥＴ３１はオンしているので、前記光起電力によってＭ
ＯＳＦＥＴ３のゲートが充電されてＭＯＳＦＥＴ３がオ
ンし、リレー出力端子９ａ，９ｂ間が導通状態になる。

【００２５】これに対し、リレー出力端子９ａ，９ｂ間
に所定の電流値よりも大きな過電流が流れると、過電流
による発熱によって光起電力素子２の順電圧が低下し、
電流制限用半導体素子たるＭＯＳＦＥＴ３１のゲート電
位が低下するから、ＭＯＳＦＥＴ３のゲート電位が停止
し、リレー出力端子９ａ，９ｂ間に流れる電流が制限さ
れる。その結果、半導体スイッチ素子たるＭＯＳＦＥＴ
３に過電流が流れ続けるのを防止でき、過電流による発
熱によってＭＯＳＦＥＴ３や周辺部品が故障するのを防
止することができるのである。

【００２６】

【発明の効果】請求項１の発明は、制御入力により点灯
・消灯する第１の発光素子と、前記第１の発光素子に光
結合した光起電力素子と、前記第１の光起電力の光起電
力が制御端に印加されることによって前記第１の発光素
子の点灯・消灯に応じてオン・オフされる半導体スイッ
チ素子と、前記半導体スイッチ素子と直列にリレー出力
端間に接続された電流検出用抵抗と、前記電流検出用抵
抗の両端電圧に基づいて点灯・消灯する第２の発光素子
と、前記第２の発光素子に光結合した第２の光起電力素
子と、前記第１の発光素子と直列にリレー入力端間に接
続され前記第２の光起電力素子の光起電力が制御端に印
加されることによってオフするノーマリ・オン型の過電
流遮断用半導体素子とを備えているので、前記半導体ス
イッチ素子に過電流が流れて前記電流検出用抵抗の両端
電圧が所定電圧以上になると前記第２の発光素子が点灯
して前記第２の光起電力素子に光起電力が発生し、前記
過電流遮断用半導体素子がオフするから、前記第１の発
光素子が消灯し、前記第１の光起電力素子に光起電力が
発生しなくなり、前記半導体スイッチ素子がオフされて
前記リレー出力端間が導通状態から非導通状態になり、
その結果、前記半導体スイッチ素子に過電流が流れ続け
るのを防止でき、過電流による発熱によって周辺部品等
が故障するのを防止することができるという効果があ
る。

【００２７】請求項２の発明は、制御入力により点灯・
消灯する発光素子と、前記発光素子に光結合した光起電
力素子と、前記光起電力素子の光起電力が制御端に印加
されることによって前記発光素子の点灯・消灯に応じて
オン・オフされる半導体スイッチ素子と、前記半導体ス
イッチ素子と直列にリレー出力端間に接続された電流検
出用抵抗と、前記電流検出用抵抗の両端電圧が制御端に
印加され前記両端電圧が所定電圧以上になるとオンする
ノーマリ・オフ型の過電流遮断用半導体素子と、ドレイ
ンが前記半導体スイッチ素子のゲートに接続され制御端
が前記過電流遮断用半導体素子のドレイン・ソース間に
接続されたノーマリ・オン型の半導体素子とを備えてい
るので、前記半導体スイッチ素子に過電流が流れて前記
電流検出用抵抗の両端電圧が前記過電流遮断用半導体素
子のしきい値になると前記過電流遮断用半導体素子がオ
ンし、前記半導体素子のゲート電荷が放電されて前記半
導体スイッチ素子の制御端の電圧が小さくなり、前記半
導体スイッチ素子がオフするから、前記リレー出力端間
が導通状態から非導通状態になり、その結果、前記半導
体スイッチ素子に過電流が流れ続けるのを防止でき、過
電流による発熱によって周辺部品等が故障するのを防止
することができるという効果がある。

【００２８】請求項３の発明は、制御入力により点灯・
消灯する発光素子と、前記発光素子に光結合した光起電
力ダイオードアレイと、前記光起電力ダイオードアレイ
の光起電力が制御端に印加されることによって前記発光
素子の点灯・消灯に応じてオン・オフされる半導体スイ
ッチ素子とを備え、前記光起電力ダイオードアレイと前
記半導体スイッチ素子のゲートとの間にノーマリ・オン
型の電流制限用半導体素子を設け、前記電流制限用半導
体素子のゲートを前記光起電力ダイオードアレイの中間
に接続したので、前記半導体スイッチ素子に過電流が流
れると、過電流による発熱によって前記光起電力ダイオ
ードアレイの順電圧が低下し、前記電流制限用半導体素
子のゲート電位が低下するから、前記半導体スイッチ素
子のゲート電位が低下し、前記リレー出力端間に流れる
電流が制限され、その結果、過電流によるリレーの故障
を防止できるという効果がある。

【図面の簡単な説明】

【図１】実施形態１を示す回路図である。

【図２】実施形態２を示す回路図である。

【図３】実施形態３を示す回路図である。

【図４】従来例を示す回路図である。

【図５】他の従来例を示す回路図である。

【符号の説明】

１ 発光素子 ２ 光起電力素子 ３ ＭＯＳＦＥＴ ６ 電流検出用抵抗 ８ａ，８ｂ リレー入力端子 ９ａ，９ｂ リレー出力端子 １１ 発光素子 １２ 光起電力素子 １３ ＭＯＳＦＥＴ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御入力により点灯・消灯する第１の発
   光素子と、前記第１の発光素子に光結合した光起電力素
   子と、前記第１の光起電力の光起電力が制御端に印加さ
   れることによって前記第１の発光素子の点灯・消灯に応
   じてオン・オフされる半導体スイッチ素子と、前記半導
   体スイッチ素子と直列にリレー出力端間に接続された電
   流検出用抵抗と、前記電流検出用抵抗の両端電圧に基づ
   いて点灯・消灯する第２の発光素子と、前記第２の発光
   素子に光結合した第２の光起電力素子と、前記第１の発
   光素子と直列にリレー入力端間に接続され前記第２の光
   起電力素子の光起電力が制御端に印加されることによっ
   てオフするノーマリ・オン型の過電流遮断用半導体素子
   とを備えて成ることを特徴とする半導体リレー。
2. 【請求項２】 制御入力により点灯・消灯する発光素子
   と、前記発光素子に光結合した光起電力素子と、前記光
   起電力素子の光起電力が制御端に印加されることによっ
   て前記発光素子の点灯・消灯に応じてオン・オフされる
   半導体スイッチ素子と、前記半導体スイッチ素子と直列
   にリレー出力端間に接続された電流検出用抵抗と、前記
   電流検出用抵抗の両端電圧が制御端に印加され前記両端
   電圧が所定電圧以上になるとオンするノーマリ・オフ型
   の過電流遮断用半導体素子と、ドレインが前記半導体ス
   イッチ素子のゲートに接続され制御端が前記過電流遮断
   用半導体素子のドレイン・ソース間に接続されたノーマ
   リ・オン型の半導体素子とを備えて成ることを特徴とす
   る半導体リレー。
3. 【請求項３】 制御入力により点灯・消灯する発光素子
   と、前記発光素子に光結合した光起電力ダイオードアレ
   イと、前記光起電力ダイオードアレイの光起電力が制御
   端に印加されることによって前記発光素子の点灯・消灯
   に応じてオン・オフされる半導体スイッチ素子とを備
   え、前記光起電力ダイオードアレイと前記半導体スイッ
   チ素子のゲートとの間にノーマリ・オン型の電流制限用
   半導体素子を設け、前記電流制限用半導体素子のゲート
   を前記光起電力ダイオードアレイの中間に接続したこと
   を特徴とする半導体リレー。