JPH1065545A - バイナリカウンタ読み出し回路 - Google Patents
バイナリカウンタ読み出し回路Info
- Publication number
- JPH1065545A JPH1065545A JP8235925A JP23592596A JPH1065545A JP H1065545 A JPH1065545 A JP H1065545A JP 8235925 A JP8235925 A JP 8235925A JP 23592596 A JP23592596 A JP 23592596A JP H1065545 A JPH1065545 A JP H1065545A
- Authority
- JP
- Japan
- Prior art keywords
- count data
- encoded
- clock
- binary counter
- gray code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 14
- 230000003111 delayed effect Effects 0.000 claims description 7
- 230000001052 transient effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/12—Output circuits with parallel read-out
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 バイナリカウンタの読み出しデータの信頼性
を向上させる非同期読み出し回路を提供する。 【解決手段】 バイナリカウンタ１０１が計数用クロッ
クに従って生成する計数データをグレイエンコーダ１０
２によってグレイコードに変換する。そのグレイコード
計数データは、サンプリング回路１０３によって計数用
クロックとは非同期のタイミング信号に従ってサンプリ
ングされ、そのサンプリングされたグレイコード計数デ
ータがグレイデコーダ１０６によってバイナリ計数デー
タに復号化される。
を向上させる非同期読み出し回路を提供する。 【解決手段】 バイナリカウンタ１０１が計数用クロッ
クに従って生成する計数データをグレイエンコーダ１０
２によってグレイコードに変換する。そのグレイコード
計数データは、サンプリング回路１０３によって計数用
クロックとは非同期のタイミング信号に従ってサンプリ
ングされ、そのサンプリングされたグレイコード計数デ
ータがグレイデコーダ１０６によってバイナリ計数デー
タに復号化される。
Description
【０００１】
【発明の属する技術分野】本発明はカウンタ読み出し回
路に係り、特にバイナリカウンタから計数値を非同期で
読み出すバイナリカウンタ読み出し回路に関する。
路に係り、特にバイナリカウンタから計数値を非同期で
読み出すバイナリカウンタ読み出し回路に関する。
【０００２】
【従来の技術】バイナリカウンタ非同期読み出し回路で
は、バイナリカウンタの計数処理タイミングとは無関係
な外部のタイミングを用いてバイナリ計数値を読み出し
ている。
は、バイナリカウンタの計数処理タイミングとは無関係
な外部のタイミングを用いてバイナリ計数値を読み出し
ている。
【０００３】図２は、従来の非同期読み出し回路の一例
を示すブロック図である。バイナリカウンタ２０１は、
計数用クロックＣＬＫにより計数処理を行い、バイナリ
計数デー夕ＣBをサンプリング回路２０２へ出力する。
サンプリング回路２０２は、計数用クロックＣＬＫとは
非同期の計数値読出信号ＴASのタイミングで、バイナリ
カウンタ２０１の計数データＣＢを一旦サンプリング
し、そのサンプリング値をバイナリ計数値として出力す
る。したがって、バイナリカウンタ２０１がカウントア
ップするタイミングで計数値読出信号ＴASが入力した時
でも、計数値読出信号ＴASのタイミングでサンプリング
したバイナリ計数データＣBを出力することになる。
を示すブロック図である。バイナリカウンタ２０１は、
計数用クロックＣＬＫにより計数処理を行い、バイナリ
計数デー夕ＣBをサンプリング回路２０２へ出力する。
サンプリング回路２０２は、計数用クロックＣＬＫとは
非同期の計数値読出信号ＴASのタイミングで、バイナリ
カウンタ２０１の計数データＣＢを一旦サンプリング
し、そのサンプリング値をバイナリ計数値として出力す
る。したがって、バイナリカウンタ２０１がカウントア
ップするタイミングで計数値読出信号ＴASが入力した時
でも、計数値読出信号ＴASのタイミングでサンプリング
したバイナリ計数データＣBを出力することになる。
【０００４】
【発明が解決しようとする課題】しかしながら、Ｎ（正
の整数）ビットのバイナリカウンタの計数データはハミ
ング距離が１〜Ｎであるから、非同期のサンプリングタ
イミングで読み出しを行うと、バイナリカウンタの計数
処理とは無関係なデータがサンプリングされ出力される
可能性が存在する。その際、従来の非同期読み出し回路
では、サンプリング値をそのまま読み出すために、デー
タの精度が全く保証されない。
の整数）ビットのバイナリカウンタの計数データはハミ
ング距離が１〜Ｎであるから、非同期のサンプリングタ
イミングで読み出しを行うと、バイナリカウンタの計数
処理とは無関係なデータがサンプリングされ出力される
可能性が存在する。その際、従来の非同期読み出し回路
では、サンプリング値をそのまま読み出すために、デー
タの精度が全く保証されない。
【０００５】そこで、本発明の目的は、バイナリカウン
タの読み出しデータの信頼性を向上させる非同期読み出
し回路を提供することにある。
タの読み出しデータの信頼性を向上させる非同期読み出
し回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、予め定
められた周波数のクロックに従って２進計数処理を行い
計数データを生成するバイナリカウンタの計数データ読
み出し回路において、計数データをグレイコードに変換
し第１符号化計数データを生成する符号化手段と、クロ
ックと非同期のタイミング信号に従って第１符号化計数
データをサンプリングし第２符号化計数データを生成す
るサンプリング手段と、第２符号化計数データをグレイ
コードから計数データに復号化する復号化手段と、から
なることを特徴とする。
められた周波数のクロックに従って２進計数処理を行い
計数データを生成するバイナリカウンタの計数データ読
み出し回路において、計数データをグレイコードに変換
し第１符号化計数データを生成する符号化手段と、クロ
ックと非同期のタイミング信号に従って第１符号化計数
データをサンプリングし第２符号化計数データを生成す
るサンプリング手段と、第２符号化計数データをグレイ
コードから計数データに復号化する復号化手段と、から
なることを特徴とする。
【０００７】本発明の第１の側面によれば、バイナリカ
ウンタの計数データをグレイコードに変換した後、非同
期タイミングでサンプリングし、そのサンプリングされ
たグレイコードデータを元のバイナリデータに逆変換す
る。言い換えれば、グレイコードデータの状態で非同期
タイミングによるサンプリングを行う。グレイコードは
バイナリカウンタのビット数に関係なく隣接符号間のハ
ミング距離が常に１であるから、外部からの非同期の計
数値読み出し信号のタイミングとバイナリカウンタが出
力するバイナリ計数データの変化点とが一致した時であ
っても、データ保証されたバイナリ計数データを読み出
すことができる。
ウンタの計数データをグレイコードに変換した後、非同
期タイミングでサンプリングし、そのサンプリングされ
たグレイコードデータを元のバイナリデータに逆変換す
る。言い換えれば、グレイコードデータの状態で非同期
タイミングによるサンプリングを行う。グレイコードは
バイナリカウンタのビット数に関係なく隣接符号間のハ
ミング距離が常に１であるから、外部からの非同期の計
数値読み出し信号のタイミングとバイナリカウンタが出
力するバイナリ計数データの変化点とが一致した時であ
っても、データ保証されたバイナリ計数データを読み出
すことができる。
【０００８】更に、本発明によれば、予め定められた周
波数のクロックに従って２進計数処理を行い計数データ
を生成するバイナリカウンタの計数データ読み出し回路
において、計数データをグレイコードに変換し第１符号
化計数データを生成する符号化手段と、クロックに基づ
いてクロックより予め定められた時間だけ遅延した第１
タイミング信号を生成するタイミング生成手段と、第１
タイミング信号に従って第１符号化計数データをサンプ
リングし第２符号化計数データを生成する第１サンプリ
ング手段と、クロックと非同期の第２タイミング信号に
従って第２符号化計数データをサンプリングし第３符号
化計数データを生成する第２サンプリング手段と、第３
符号化計数データをグレイコードから計数データに復号
化する復号化手段と、からなることを特徴とする。
波数のクロックに従って２進計数処理を行い計数データ
を生成するバイナリカウンタの計数データ読み出し回路
において、計数データをグレイコードに変換し第１符号
化計数データを生成する符号化手段と、クロックに基づ
いてクロックより予め定められた時間だけ遅延した第１
タイミング信号を生成するタイミング生成手段と、第１
タイミング信号に従って第１符号化計数データをサンプ
リングし第２符号化計数データを生成する第１サンプリ
ング手段と、クロックと非同期の第２タイミング信号に
従って第２符号化計数データをサンプリングし第３符号
化計数データを生成する第２サンプリング手段と、第３
符号化計数データをグレイコードから計数データに復号
化する復号化手段と、からなることを特徴とする。
【０００９】本発明の第２の側面によれば、バイナリカ
ウンタの計数データをグレイコードに変換した後、計数
用のクロックより若干遅延したタイミングでグレイコー
ドデータをサンプリングし、更にそのサンプリングされ
たグレイコードデータを非同期タイミングでサンプリン
グする。そして、非同期サンプリングされたグレイコー
ドデータを元のバイナリデータに逆変換する。符号化手
段によって得られるグレイコードデータは、バイナリカ
ウンタの計数データが変化する時点でグリッチが発生す
るが、クロックより若干遅延したタイミングでグレイコ
ードデータを一旦サンプリングしておくことで、安定し
たグレイコードデータを得ることができ、非同期読み出
しデータの安定性を更に向上させることができる。
ウンタの計数データをグレイコードに変換した後、計数
用のクロックより若干遅延したタイミングでグレイコー
ドデータをサンプリングし、更にそのサンプリングされ
たグレイコードデータを非同期タイミングでサンプリン
グする。そして、非同期サンプリングされたグレイコー
ドデータを元のバイナリデータに逆変換する。符号化手
段によって得られるグレイコードデータは、バイナリカ
ウンタの計数データが変化する時点でグリッチが発生す
るが、クロックより若干遅延したタイミングでグレイコ
ードデータを一旦サンプリングしておくことで、安定し
たグレイコードデータを得ることができ、非同期読み出
しデータの安定性を更に向上させることができる。
【００１０】
【発明の実施の形態】図１は、本発明によるバイナリカ
ウンタ読み出し回路の一実施形態を示すブロック構成図
である。バイナリカウンタ１０１は計数用クロックＣＬ
Ｋに従って計数処理を行い、バイナリ計数データＣBを
生成する。グレイエンコーダ１０２は、バイナリカウン
タ１０１が出力するバイナリ計数データＣBをグレイコ
ード化し、グレイコード計数データＤGE1を生成する。
サンプリング回路１０３は、サンプルタイミング生成器
１０４によって生成されたサンプルタイミング信号ＴSS
に従って、グレイエンコーダ１０２から入力するグレイ
コード計数データＤGE1をサンプリングし、グレイコー
ド計数データＤGE2を生成する。更に、サンプリング回
路１０５は、計数用クロックＣＬＫとは非同期の計数値
読出信号ＴASに従って、サンプリング回路１０３から入
力するグレイコード計数データＤGE2をサンプリング
し、グレイコード計数データＤGE3を生成する。最後
に、グレイデコーダ１０６は、サンプリング回路１０５
が出力するグレイコード計数データＤGE3をバイナリデ
ータに変換し、バイナリ計数値を出力する。
ウンタ読み出し回路の一実施形態を示すブロック構成図
である。バイナリカウンタ１０１は計数用クロックＣＬ
Ｋに従って計数処理を行い、バイナリ計数データＣBを
生成する。グレイエンコーダ１０２は、バイナリカウン
タ１０１が出力するバイナリ計数データＣBをグレイコ
ード化し、グレイコード計数データＤGE1を生成する。
サンプリング回路１０３は、サンプルタイミング生成器
１０４によって生成されたサンプルタイミング信号ＴSS
に従って、グレイエンコーダ１０２から入力するグレイ
コード計数データＤGE1をサンプリングし、グレイコー
ド計数データＤGE2を生成する。更に、サンプリング回
路１０５は、計数用クロックＣＬＫとは非同期の計数値
読出信号ＴASに従って、サンプリング回路１０３から入
力するグレイコード計数データＤGE2をサンプリング
し、グレイコード計数データＤGE3を生成する。最後
に、グレイデコーダ１０６は、サンプリング回路１０５
が出力するグレイコード計数データＤGE3をバイナリデ
ータに変換し、バイナリ計数値を出力する。
【００１１】サンプルタイミング生成器１０４は計数用
クロックＣＬＫに基づいてサンプルタイミング信号ＴSS
を生成する。サンプルタイミング信号ＴSSはクロックＣ
ＬＫよりも若干遅延したタイミングで生成され、サンプ
リング回路１０３へ供給される。このようなサンプルタ
イミング信号ＴSSによって、サンプリング回路１０３で
はグリッチを回避したグレイコード計数データＤGE1を
サンプリングすることができる。より詳しくは、グレイ
エンコーダ１０２から出力されるグレイコード計数デー
タＤGE1には、バイナリカウンタ１０１のバイナリ計数
データＣBがカウントアップするタイミングでグリッチ
が発生する。従って、クロックＣＬＫよりも若干遅延し
たサンプルタイミング信号ＴSSによってグレイコード計
数データＤGE1をサンプリングすることにより、サンプ
リング回路１０３はグリッチ発生後の安定したグレイコ
ード計数データＤGE1をサンプリングし、グレイコード
計数データＤGE2を出力することができる。
クロックＣＬＫに基づいてサンプルタイミング信号ＴSS
を生成する。サンプルタイミング信号ＴSSはクロックＣ
ＬＫよりも若干遅延したタイミングで生成され、サンプ
リング回路１０３へ供給される。このようなサンプルタ
イミング信号ＴSSによって、サンプリング回路１０３で
はグリッチを回避したグレイコード計数データＤGE1を
サンプリングすることができる。より詳しくは、グレイ
エンコーダ１０２から出力されるグレイコード計数デー
タＤGE1には、バイナリカウンタ１０１のバイナリ計数
データＣBがカウントアップするタイミングでグリッチ
が発生する。従って、クロックＣＬＫよりも若干遅延し
たサンプルタイミング信号ＴSSによってグレイコード計
数データＤGE1をサンプリングすることにより、サンプ
リング回路１０３はグリッチ発生後の安定したグレイコ
ード計数データＤGE1をサンプリングし、グレイコード
計数データＤGE2を出力することができる。
【００１２】ここで、サンプルタイミング生成器１０４
からのサンプルタイミング信号ＴSSによりサンプリング
回路１０３が出力するグレイコード計数データＤGE2が
サンプリング前の値とサンプリング後の値との過渡的な
状態にあり、この時に外部からの計数値読出信号ＴASが
サンプリング回路１０５に入力したと仮定する。このと
き、サンプリング回路１０５では、サンプリング前ある
いはサンプリング後のいずれかのグレーコード計数デー
タＤGE2がサンプリングされるが、グレイコード化され
ているため、サンプリング前とサンプリング後の２符号
間のハミング距離はバイナリカウンタ１０１のビット数
に関わらず、常に１である。従って、サンプリング回路
１０５では、バイナリカウンタ１０１のカウントアップ
前のグレイコード計数データあるいはカウントアップ後
のグレイコード計数データのいずれかがサンプリングさ
れる。言い換えれば、非同期タイミングで読み出しを行
っても、バイナリカウンタ１０１の計数処理と全くかけ
離れた計数値が読み出されることはない。こうして得ら
れたグレイコード計数データＤGE3がグレイデコーダ１
０６によってバイナリデータに変換される。
からのサンプルタイミング信号ＴSSによりサンプリング
回路１０３が出力するグレイコード計数データＤGE2が
サンプリング前の値とサンプリング後の値との過渡的な
状態にあり、この時に外部からの計数値読出信号ＴASが
サンプリング回路１０５に入力したと仮定する。このと
き、サンプリング回路１０５では、サンプリング前ある
いはサンプリング後のいずれかのグレーコード計数デー
タＤGE2がサンプリングされるが、グレイコード化され
ているため、サンプリング前とサンプリング後の２符号
間のハミング距離はバイナリカウンタ１０１のビット数
に関わらず、常に１である。従って、サンプリング回路
１０５では、バイナリカウンタ１０１のカウントアップ
前のグレイコード計数データあるいはカウントアップ後
のグレイコード計数データのいずれかがサンプリングさ
れる。言い換えれば、非同期タイミングで読み出しを行
っても、バイナリカウンタ１０１の計数処理と全くかけ
離れた計数値が読み出されることはない。こうして得ら
れたグレイコード計数データＤGE3がグレイデコーダ１
０６によってバイナリデータに変換される。
【００１３】これに対して従来の読み出し回路では、Ｎ
ビットのバイナリカウンタの出力をサンプリングする場
合、バイナリカウンタの出力のハミング距離は１〜ｎで
あるから、サンプリングタイミングによっては、計数処
理とは無関係なデータが読み出される可能性があり、し
かもそのようなデータがそのまま読み出されてしまう。
ビットのバイナリカウンタの出力をサンプリングする場
合、バイナリカウンタの出力のハミング距離は１〜ｎで
あるから、サンプリングタイミングによっては、計数処
理とは無関係なデータが読み出される可能性があり、し
かもそのようなデータがそのまま読み出されてしまう。
【００１４】以上説明したように、本発明によれば、バ
イナリカウンタの出力に対してグレイコード化を行い、
非同期の読み出しタイミングで、一旦グレイコード化し
た計数値をサンプリングする。続いて、サンプリングさ
れた計数値をバイナリデータにデコードして取り出すた
めに、バイナリカウンタの出力がハミング距離２以上の
ときに計数値を読み出しても、正確な計数値を読み出す
ことができるという効果がある。
イナリカウンタの出力に対してグレイコード化を行い、
非同期の読み出しタイミングで、一旦グレイコード化し
た計数値をサンプリングする。続いて、サンプリングさ
れた計数値をバイナリデータにデコードして取り出すた
めに、バイナリカウンタの出力がハミング距離２以上の
ときに計数値を読み出しても、正確な計数値を読み出す
ことができるという効果がある。
【図１】本発明によるバイナリカウンタ読み出し回路の
一実施形態を示すブロック構成図である。
一実施形態を示すブロック構成図である。
【図２】従来のバイナリカウンタ読み出し回路の一例を
示すブロック構成図である。
示すブロック構成図である。
１０１ バイナリカウンタ １０２ グレイエンコーダ １０３ サンプリング回路 １０４ サンプルタイミング生成器 １０５ サンプリング回路 １０６ グレイデコーダ ＣＬＫ 計数用クロック
Claims (6)
- 【請求項１】 予め定められた周波数のクロックに従っ
て２進計数処理を行い計数データを生成するバイナリカ
ウンタの計数データ読み出し回路において、 前記計数データをグレイコードに変換し第１符号化計数
データを生成する符号化手段と、 前記クロックと非同期のタイミング信号に従って、前記
第１符号化計数データをサンプリングし、第２符号化計
数データを生成するサンプリング手段と、 前記第２符号化計数データをグレイコードから前記計数
データに復号化する復号化手段と、 からなることを特徴とするバイナリカウンタ読み出し回
路。 - 【請求項２】 予め定められた周波数のクロックに従っ
て２進計数処理を行い計数データを生成するバイナリカ
ウンタの計数データ読み出し回路において、 前記計数データをグレイコードに変換し第１符号化計数
データを生成する符号化手段と、 前記クロックに基づいて前記クロックより予め定められ
た時間だけ遅延した第１タイミング信号を生成するタイ
ミング生成手段と、 前記第１タイミング信号に従って、前記第１符号化計数
データをサンプリングし、第２符号化計数データを生成
する第１サンプリング手段と、 前記クロックと非同期の第２タイミング信号に従って、
前記第２符号化計数データをサンプリングし、第３符号
化計数データを生成する第２サンプリング手段と、 前記第３符号化計数データをグレイコードから前記計数
データに復号化する復号化手段と、 からなることを特徴とするバイナリカウンタ読み出し回
路。 - 【請求項３】 前記第１タイミング信号の前記クロック
に対する遅延時間は、前記計数データの変化時において
発生する前記符号化手段の過渡状態の継続時間より長く
設定されることを特徴とする請求項２記載のバイナリカ
ウンタ読み出し回路。 - 【請求項４】 前記第１サンプリング手段は、前記第１
符号化計数データのグリッチ発生後の安定した状態で前
記第１符号化計数データをサンプリングすることを特徴
とする請求項２又は３に記載のバイナリカウンタ読み出
し回路。 - 【請求項５】 予め定められた周波数のクロックに従っ
て２進計数処理を行い計数データを生成するバイナリカ
ウンタの計数データ読み出し方法において、 前記計数データをグレイコードに変換し第１符号化計数
データを生成し、 前記クロックと非同期のタイミング信号に従って、前記
第１符号化計数データをサンプリングすることで第２符
号化計数データを生成し、 前記第２符号化計数データをグレイコードから前記計数
データに復号化する、 ことを特徴とするバイナリカウンタ読み出し方法。 - 【請求項６】 予め定められた周波数のクロックに従っ
て２進計数処理を行い計数データを生成するバイナリカ
ウンタの計数データ読出方法において、 前記計数データをグレイコードに変換して第１符号化計
数データを生成し、 前記クロックより予め定められた時間だけ遅延したタイ
ミングで前記第１符号化計数データをサンプリングする
ことで第２符号化計数データを生成し、 前記クロックと非同期の第２タイミング信号に従って、
前記第２符号化計数データをサンプリングすることで第
３符号化計数データを生成し、 前記第３符号化計数データをグレイコードから前記計数
データに復号化する、 ことを特徴とするバイナリカウンタ読み出し方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08235925A JP3088302B2 (ja) | 1996-08-19 | 1996-08-19 | バイナリカウンタ読み出し回路 |
| CN97115218A CN1091979C (zh) | 1996-08-19 | 1997-08-19 | 二进制计数器读出电路 |
| US08/918,586 US5923718A (en) | 1996-08-19 | 1997-08-19 | Binary counter reading circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08235925A JP3088302B2 (ja) | 1996-08-19 | 1996-08-19 | バイナリカウンタ読み出し回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065545A true JPH1065545A (ja) | 1998-03-06 |
| JP3088302B2 JP3088302B2 (ja) | 2000-09-18 |
Family
ID=16993278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08235925A Expired - Lifetime JP3088302B2 (ja) | 1996-08-19 | 1996-08-19 | バイナリカウンタ読み出し回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5923718A (ja) |
| JP (1) | JP3088302B2 (ja) |
| CN (1) | CN1091979C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010268302A (ja) * | 2009-05-15 | 2010-11-25 | Kawasaki Microelectronics Inc | コード変換回路およびカウンタ |
| JP2012235290A (ja) * | 2011-04-28 | 2012-11-29 | Fujitsu Ltd | カウンタ回路およびカウンタ回路のサンプリング補正方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6314154B1 (en) * | 1999-11-04 | 2001-11-06 | Vlsi Technology, Inc | Non-power-of-two Gray-code counter and binary incrementer therefor |
| US6337893B1 (en) * | 1999-11-04 | 2002-01-08 | Philips Electronics North America Corp. | Non-power-of-two grey-code counter system having binary incrementer with counts distributed with bilateral symmetry |
| US7149956B1 (en) | 2004-02-09 | 2006-12-12 | Pericom Semiconductor Corp. | Converging error-recovery for multi-bit-incrementing gray code |
| JP5818485B2 (ja) * | 2011-04-05 | 2015-11-18 | アズビル株式会社 | 計数装置および計数方法 |
| CN102904584A (zh) * | 2011-07-26 | 2013-01-30 | 上海华虹集成电路有限责任公司 | 一种格雷码编解码并行电路 |
| CN104766121B (zh) * | 2015-03-13 | 2017-09-22 | 康凯 | 一种计数码盘 |
| CN109257046B (zh) * | 2018-11-07 | 2022-03-22 | 太原理工大学 | 基于fpga的速率可调的高速格雷互补码发生系统 |
| JP6825775B2 (ja) * | 2018-12-18 | 2021-02-03 | Ｎｅｃプラットフォームズ株式会社 | 受信装置、日時算出方法、及び、日時算出プログラム |
| CN115150573B (zh) * | 2022-06-29 | 2026-04-10 | 上海集成电路装备材料产业创新中心有限公司 | 计数电路、读出电路及图像传感器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62180612A (ja) * | 1986-02-04 | 1987-08-07 | Toshiba Corp | 半導体集積回路装置 |
| US4975968A (en) * | 1989-10-27 | 1990-12-04 | Spatial Dynamics, Ltd. | Timed dielectrometry surveillance method and apparatus |
| US5045854A (en) * | 1990-03-01 | 1991-09-03 | Hewlett-Packard Company | Integrated high speed synchronous counter with asynchronous read-out |
| JPH05291961A (ja) * | 1992-04-13 | 1993-11-05 | Fujitsu Ltd | グレイ符号発生装置 |
| JP2697682B2 (ja) * | 1995-05-31 | 1998-01-14 | 日本電気株式会社 | Ｒｔｓ生成回路 |
| US5754614A (en) * | 1997-04-03 | 1998-05-19 | Vlsi Technology, Inc. | Gray code counter |
-
1996
- 1996-08-19 JP JP08235925A patent/JP3088302B2/ja not_active Expired - Lifetime
-
1997
- 1997-08-19 US US08/918,586 patent/US5923718A/en not_active Expired - Fee Related
- 1997-08-19 CN CN97115218A patent/CN1091979C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010268302A (ja) * | 2009-05-15 | 2010-11-25 | Kawasaki Microelectronics Inc | コード変換回路およびカウンタ |
| JP2012235290A (ja) * | 2011-04-28 | 2012-11-29 | Fujitsu Ltd | カウンタ回路およびカウンタ回路のサンプリング補正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1175129A (zh) | 1998-03-04 |
| CN1091979C (zh) | 2002-10-02 |
| US5923718A (en) | 1999-07-13 |
| JP3088302B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208478B1 (en) | Read clock interface for read channel device | |
| JP2621614B2 (ja) | 符号誤り検出回路 | |
| JP3088302B2 (ja) | バイナリカウンタ読み出し回路 | |
| WO1990013122A1 (en) | Multi-purpose circuit for decoding binary information | |
| US4573155A (en) | Maximum likelihood sequence decoder for linear cyclic codes | |
| US10990348B2 (en) | Detection method and detection device for audio signal | |
| US4001779A (en) | Digital error correcting decoder | |
| JP3190846B2 (ja) | バイナリカウンタの非同期読み出し回路 | |
| JP4320414B2 (ja) | 符号判定装置及びその方法並びにプログラム | |
| CN113238610A (zh) | 一种计数器信号同步的方法、装置、设备及存储介质 | |
| CN116318072A (zh) | 一种基于波形编码的数字信号延迟方法 | |
| JPH0323714Y2 (ja) | ||
| CN110515419B (zh) | 一种优化格雷码编码方式实现跨时钟域的装置 | |
| CN101373974A (zh) | 一种编码方法及装置 | |
| KR0136821Y1 (ko) | 데이터 네트워크 | |
| JP3003246B2 (ja) | タイミング信号発生回路 | |
| KR100314675B1 (ko) | 디지털 텔레비전의 양위상 디코더 | |
| JPS63139428A (ja) | マンチエスタ符号デコ−ダ回路 | |
| KR900007057B1 (ko) | 교환기의 순환 반복코드 시그날링 검출회로 및 방식 | |
| JPH06291681A (ja) | レート変換回路 | |
| CN116226018A (zh) | 一种数据解码结构 | |
| KR910009093B1 (ko) | 부호화 마크 반전 코딩회로 | |
| JP2576526B2 (ja) | 入出力信号監視回路 | |
| KR920007263B1 (ko) | Pcm 디코더의 음성출력 뮤팅회로 | |
| JPH05291961A (ja) | グレイ符号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |