JPH0323714Y2 - - Google Patents
Info
- Publication number
- JPH0323714Y2 JPH0323714Y2 JP1985053646U JP5364685U JPH0323714Y2 JP H0323714 Y2 JPH0323714 Y2 JP H0323714Y2 JP 1985053646 U JP1985053646 U JP 1985053646U JP 5364685 U JP5364685 U JP 5364685U JP H0323714 Y2 JPH0323714 Y2 JP H0323714Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cmi
- output
- counter
- external clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案はCMI（Code Mark Inversion）信号を
NRZ（Non Return Zero）信号にデコードする
CMI信号デコード回路に関する。
NRZ（Non Return Zero）信号にデコードする
CMI信号デコード回路に関する。
（従来の技術）
従来、CMI信号をNRZ信号（又はユニポーラ
信号）にデコードする際、CMI信号からデータ
速度の２倍のクロツクを抽出し、そのクロツクを
用いてCMI信号の各ビツトの前半、後半の各レ
ベルをサンプリングして比較することで“０”，
“１”を識別していた。
信号）にデコードする際、CMI信号からデータ
速度の２倍のクロツクを抽出し、そのクロツクを
用いてCMI信号の各ビツトの前半、後半の各レ
ベルをサンプリングして比較することで“０”，
“１”を識別していた。
（考案が解決しようとする問題点）
しかしながら、上記の構成では、CMI信号か
らその信号に同期し、データ速度に対して２倍の
クロツクを抽出するための回路が必要であつた。
らその信号に同期し、データ速度に対して２倍の
クロツクを抽出するための回路が必要であつた。
従つて、本考案は上記問題点を解決し、CMI
信号からクロツクを抽出することなく、CMI信
号をNRZ信号にデコードするCMI信号デコード
回路を提供することを目的とする。
信号からクロツクを抽出することなく、CMI信
号をNRZ信号にデコードするCMI信号デコード
回路を提供することを目的とする。
（問題点を解決するための手段）
本考案のCMI信号デコード回路は、CMI信号
をデコードする回路において、CMI信号のデー
タ速度に対し実質２×ｎ倍（ｎは正の整数）の周
波数の外部クロツクを発生させる外部クロツク発
生回路と、該外部クロツクをカウントし前記
CMI信号の立下りエツジでリセツトされるカウ
ンタと、該カウンタの出力をデコードするデコー
ダとを有し、該デコーダの出力に基づき１ビツト
のCMI信号の前半と後半で前記CMI信号をサン
プリングすることによりNRZ信号に変換するこ
とに特徴がある。
をデコードする回路において、CMI信号のデー
タ速度に対し実質２×ｎ倍（ｎは正の整数）の周
波数の外部クロツクを発生させる外部クロツク発
生回路と、該外部クロツクをカウントし前記
CMI信号の立下りエツジでリセツトされるカウ
ンタと、該カウンタの出力をデコードするデコー
ダとを有し、該デコーダの出力に基づき１ビツト
のCMI信号の前半と後半で前記CMI信号をサン
プリングすることによりNRZ信号に変換するこ
とに特徴がある。
（作用）
カウンタはCMI信号の立下りエツジでリセツ
トされ、その後外部クロツク発生回路からの外部
クロツクをカウントする。そして、カウンタの出
力であるカウント値はデコーダに与えられ、デコ
ードされる。このデコーダの出力のうち、CMI
信号をサンプリングするのに適したパルスを用い
れば、CMI信号の前半及び後半部分を適切にサ
ンプリングすることができる。従つて、サンプリ
ングされた信号によりNRZ信号が得られる。
トされ、その後外部クロツク発生回路からの外部
クロツクをカウントする。そして、カウンタの出
力であるカウント値はデコーダに与えられ、デコ
ードされる。このデコーダの出力のうち、CMI
信号をサンプリングするのに適したパルスを用い
れば、CMI信号の前半及び後半部分を適切にサ
ンプリングすることができる。従つて、サンプリ
ングされた信号によりNRZ信号が得られる。
（実施例）
以下、本考案を一実施例に基づき図面を参照し
て詳細に説明する。
て詳細に説明する。
第１図は本考案の一実施例を示すブロツク図で
ある。同図において１は遅延素子、２は論理回
路、３は外部クロツク発生回路、４はカウンタ、
５はデコーダ、６及び７はそれぞれフリツプフロ
ツプである。
ある。同図において１は遅延素子、２は論理回
路、３は外部クロツク発生回路、４はカウンタ、
５はデコーダ、６及び７はそれぞれフリツプフロ
ツプである。
遅延素子１と論理回路２はCMI信号の立下り
エツジを検出し、所定のパルス幅のパルスを形成
するためのものである。具体的には、CMI信号
は遅延素子１の入力に与えられるとともに、論理
回路２の一方の入力に与えられる。また、遅延回
路１の出力は論理回路２の他方の入力に与えられ
る。そして、論理回路２の出力はカウンタ４のリ
セツト端子に接続される。この結果、カウンタ
４はCMI信号の立下りエツジに同期して所定時
間リセツトされる。カウンタ４のクロツク信号入
力端子CPは外部クロツク発生回路３の出力に接
続されている。この外部クロツク発生回路３は、
CMI信号のデータ速度に対し２×ｎ倍（但し、
ｎ＝１，２，３…）であればよい。カウンタ４の
出力はデコーダ５の入力に接続されている。デコ
ーダ５の出力Y2はフリツプフロツプ７のクロツ
ク入力端子CPに接続され、出力Y6はフリツプフ
ロツプ６のクロツク入力端子CPに接続されてい
る。尚、フリツプフロツプ６と７のそれぞれのＤ
入力端子は遅延素子１の出力に接続されている。
エツジを検出し、所定のパルス幅のパルスを形成
するためのものである。具体的には、CMI信号
は遅延素子１の入力に与えられるとともに、論理
回路２の一方の入力に与えられる。また、遅延回
路１の出力は論理回路２の他方の入力に与えられ
る。そして、論理回路２の出力はカウンタ４のリ
セツト端子に接続される。この結果、カウンタ
４はCMI信号の立下りエツジに同期して所定時
間リセツトされる。カウンタ４のクロツク信号入
力端子CPは外部クロツク発生回路３の出力に接
続されている。この外部クロツク発生回路３は、
CMI信号のデータ速度に対し２×ｎ倍（但し、
ｎ＝１，２，３…）であればよい。カウンタ４の
出力はデコーダ５の入力に接続されている。デコ
ーダ５の出力Y2はフリツプフロツプ７のクロツ
ク入力端子CPに接続され、出力Y6はフリツプフ
ロツプ６のクロツク入力端子CPに接続されてい
る。尚、フリツプフロツプ６と７のそれぞれのＤ
入力端子は遅延素子１の出力に接続されている。
次に、本実施例の動作を第２図の動作タイミン
グ図を参照して説明する。
グ図を参照して説明する。
遅延素子１の入力に第２図Ａのａに示すような
CMI信号が入力すると、論理回路２の出力、換
言すればカウンタ４の入力には第２図Ａのｂに
示すような信号が得られる。これらの関係をより
具体的に表わせば、第２図Ｂのｃ〜ｅに示す通り
である。これらの図からわかるように、CMI信
号の立下りエツジ（これはCMI信号の性質上、
送られてくる信号の各ビツドの先頭（区切目）を
意味する）が検出された時点で、カウンタ４はリ
セツトされる。
CMI信号が入力すると、論理回路２の出力、換
言すればカウンタ４の入力には第２図Ａのｂに
示すような信号が得られる。これらの関係をより
具体的に表わせば、第２図Ｂのｃ〜ｅに示す通り
である。これらの図からわかるように、CMI信
号の立下りエツジ（これはCMI信号の性質上、
送られてくる信号の各ビツドの先頭（区切目）を
意味する）が検出された時点で、カウンタ４はリ
セツトされる。
一方、カウンタ４には外部クロツク発生回路３
から出力される外部クロツクが与えられる。本実
施例では、外部クロツクの周波数はCMI信号の
データ速度の８倍に設定されている。この外部ク
ロツクとCMI信号との位相関係は任意であつて、
第２図Ｂには２つの外部クロツク（ｆとｊ）に従
う動作を例示してある。（第２図Ｂのと）。カ
ウンタ４はリセツト解除後の外部クロツクの最初
の立上りに同期してカウント動作を開始する（ｇ
とｋ）。カウンタ４の出力はデコーダ５によりデ
コードされる。そして、CMI信号の前半のレベ
ルをラツチするためのパルスとしてデコーダ５の
出力y2がフリツプフロツプ７のCP入力に与えら
れ（ｈとｌ）、CMI信号の後半のレベルをラツチ
するためのパルスとしてデコーダ５の出力y6がフ
リツプフロツプ６のCP入力に与えられる（ｉと
ｍ）。この結果、CMI信号の前半のレベルはフリ
ツプフロツプ７によりラツチされ、CMI信号の
後半のレベルはフリツプフロツプ６によりラツチ
される。尚、この場合、どのパルスをラツチ用の
クロツクパルスとして使用するかは、カウンタ４
へのリセツトパルス幅（これは遅延素子１の遅延
量で決まる）と使用する外部クロツクとで必然的
に決定される。そして、フリツプフロツプ６及び
７の出力（サンプリング出力）は比較され、
NRZ信号に変換される。
から出力される外部クロツクが与えられる。本実
施例では、外部クロツクの周波数はCMI信号の
データ速度の８倍に設定されている。この外部ク
ロツクとCMI信号との位相関係は任意であつて、
第２図Ｂには２つの外部クロツク（ｆとｊ）に従
う動作を例示してある。（第２図Ｂのと）。カ
ウンタ４はリセツト解除後の外部クロツクの最初
の立上りに同期してカウント動作を開始する（ｇ
とｋ）。カウンタ４の出力はデコーダ５によりデ
コードされる。そして、CMI信号の前半のレベ
ルをラツチするためのパルスとしてデコーダ５の
出力y2がフリツプフロツプ７のCP入力に与えら
れ（ｈとｌ）、CMI信号の後半のレベルをラツチ
するためのパルスとしてデコーダ５の出力y6がフ
リツプフロツプ６のCP入力に与えられる（ｉと
ｍ）。この結果、CMI信号の前半のレベルはフリ
ツプフロツプ７によりラツチされ、CMI信号の
後半のレベルはフリツプフロツプ６によりラツチ
される。尚、この場合、どのパルスをラツチ用の
クロツクパルスとして使用するかは、カウンタ４
へのリセツトパルス幅（これは遅延素子１の遅延
量で決まる）と使用する外部クロツクとで必然的
に決定される。そして、フリツプフロツプ６及び
７の出力（サンプリング出力）は比較され、
NRZ信号に変換される。
以上のとおり、本実施例によれば以下の効果が
得られる。
得られる。
(1) CMI信号からクロツクを抽出することが不
用となる。
用となる。
(2) 使用する外部クロツクの精度は比較的低くて
すむ。例えば第２図ＢでCMI信号とクロツク
パルスとの位相関係がから逆にからへ
と変動してもCMI信号のサンプリングには何
ら影響がなく、CMI信号を３ビツト受信する
間には、少なくとも１回はカウンタ４をリセツ
トすることができ、サンプリングに使用するパ
ルスを常時、適切なタイミングで発生できる様
に修正することが可能である。
すむ。例えば第２図ＢでCMI信号とクロツク
パルスとの位相関係がから逆にからへ
と変動してもCMI信号のサンプリングには何
ら影響がなく、CMI信号を３ビツト受信する
間には、少なくとも１回はカウンタ４をリセツ
トすることができ、サンプリングに使用するパ
ルスを常時、適切なタイミングで発生できる様
に修正することが可能である。
（考案の効果）
以上説明したように、本考案によれば、CMI
信号からクロツクを抽出することなく精度がそれ
程問題とならない外部クロツクを用いて簡単な構
成によりCMI信号をNRZ信号にデコードする
CMI信号デコード回路を提供することができる。
信号からクロツクを抽出することなく精度がそれ
程問題とならない外部クロツクを用いて簡単な構
成によりCMI信号をNRZ信号にデコードする
CMI信号デコード回路を提供することができる。
第１図は本考案の一実施例を示すブロツク図、
及び第２図は本実施例の動作タイミング図であ
る。 １……遅延素子、２……論理回路、３……外部
クロツク発生回路、４……カウンタ、５……デコ
ーダ、６，７……フリツプフロツプ。
及び第２図は本実施例の動作タイミング図であ
る。 １……遅延素子、２……論理回路、３……外部
クロツク発生回路、４……カウンタ、５……デコ
ーダ、６，７……フリツプフロツプ。
Claims (1)
- 【実用新案登録請求の範囲】 CMI信号をデコードする回路において、 CMI信号のデータ速度に対し実質２×ｎ倍
（ｎは正の整数）の周波数の外部クロツクを発生
させる外部クロツク発生回路と、 該外部クロツクをカウントし前記CMI信号の
立下りエツジでリセツトされるカウンタと、 該カウンタの出力をデコードするデコーダ とを有し、 該デコーダの出力に基づき１ビツトのCMI信
号の前半と後半で前記CMI信号をサンプリング
することによりNRZ信号に変換することを特徴
とするCMIデコード回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985053646U JPH0323714Y2 (ja) | 1985-04-12 | 1985-04-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985053646U JPH0323714Y2 (ja) | 1985-04-12 | 1985-04-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61171332U JPS61171332U (ja) | 1986-10-24 |
| JPH0323714Y2 true JPH0323714Y2 (ja) | 1991-05-23 |
Family
ID=30574707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985053646U Expired JPH0323714Y2 (ja) | 1985-04-12 | 1985-04-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0323714Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS592216A (ja) * | 1982-06-25 | 1984-01-07 | Fujitsu Ltd | デ−タ復調装置 |
-
1985
- 1985-04-12 JP JP1985053646U patent/JPH0323714Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61171332U (ja) | 1986-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3705398A (en) | Digital format converter | |
| US4292626A (en) | Manchester decoder | |
| US5550878A (en) | Phase comparator | |
| US4740998A (en) | Clock recovery circuit and method | |
| GB1507041A (en) | Circuit arrangements for decoding data signals | |
| JPH088561B2 (ja) | Ｃｍｉブロック同期方法 | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| KR870000718Y1 (ko) | 멘체스터 코드 디코더 | |
| JP3107968B2 (ja) | Ｎｒｚ−ｒｚ信号変換回路 | |
| JP2000068837A (ja) | シリアルデータによるｐｗｍ出力装置 | |
| KR910009093B1 (ko) | 부호화 마크 반전 코딩회로 | |
| KR900008272Y1 (ko) | Ppm 데이타의 코딩 및 디코딩회로 | |
| JPH0787379B2 (ja) | Ｃｍｉ符号変換回路 | |
| JPH0754894B2 (ja) | パルス幅変調回路 | |
| JPS5853257A (ja) | デイジタルデ−タ受信回路 | |
| JPS639686B2 (ja) | ||
| JPS5980047A (ja) | パイフエ−ズ符号復調装置 | |
| JPS62210747A (ja) | 光伝送装置 | |
| JPS6070848A (ja) | 符号変換回路 | |
| JPS6352809B2 (ja) | ||
| JPH0316054B2 (ja) | ||
| JPS62230242A (ja) | ノンリタ−ンゼロデ−タ受信回路 | |
| JPH0574255B2 (ja) | ||
| JPS5896440A (ja) | 識別再生クロツク発生回路 | |
| JPS6044871B2 (ja) | 周波数検出器 |