JPH1066357A - 効率的なブースト制御回路 - Google Patents

効率的なブースト制御回路

Info

Publication number
JPH1066357A
JPH1066357A JP9129895A JP12989597A JPH1066357A JP H1066357 A JPH1066357 A JP H1066357A JP 9129895 A JP9129895 A JP 9129895A JP 12989597 A JP12989597 A JP 12989597A JP H1066357 A JPH1066357 A JP H1066357A
Authority
JP
Japan
Prior art keywords
load
circuit
energy
voltage
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9129895A
Other languages
English (en)
Inventor
Ross E Teggatz
イー．テッガツ ロス
Rex M Teggatz
エム．テッガツ レックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH1066357A publication Critical patent/JPH1066357A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Inverter Devices (AREA)

Abstract

(57)【要約】 【課題】 消費電力が小さく大幅に優れた効率を有する
がブースト制御回路を提供する。 【解決手段】 ブースト制御回路の効率を改善する方法
は、負荷の中に蓄えられたエネルギをエネルギ蓄積部品
に転送し、エネルギ蓄積部品から負荷にエネルギを戻す
ように転送する。この方法は、第１エネルギ蓄積部品
と、この第１エネルギ蓄積部品の中にエネルギの蓄積を
開始および中止するための装置と、容量性負荷と、第１
エネルギ蓄積部品に接続された２方向駆動回路と、この
駆動回路に接続された第２エネルギ蓄積部品と、容量性
負荷と第２エネルギ蓄積部品との間でエネルギを転送す
るための装置と、を有するブースト制御回路により実行
される。容量性負荷の両端に第１極性方向を有する電圧
が予め定められた電圧に到達する時、容量性負荷の中の
エネルギが第２エネルギ蓄積部品に転送され、その後、
容量性負荷に戻すようにエネルギが第２極性方向を有し
て転送される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子回路に関する。
さらに詳細にいえば、本発明はブースト制御回路に関す
る。
【０００２】
【発明が解決しようとする課題】多くの表示装置にバッ
クライトが用いられることが近年ますます増えてきてい
る。このバックライトを得るのに種々の方法が用いられ
ている。バックライトを得る１つの方法は、エレクトロ
ルミネセンス（ＥＬ）駆動方式である。図１は、先行技
術によるバックライト（ＥＬ負荷ＣL ）を駆動するため
のブースト制御回路１０を示す。この先行技術は、ティ
メックス・コーポレーション（ＴｉｍｅｘＣｏｒｐｏｒ
ａｔｉｏｎ）社に譲渡された米国特許第４，５２７，０
９６号に開示されている。先行技術のブースト（ｂｏｏ
ｓｔ）制御回路１０は、駆動トランジスタＭ１を周期的
にオンおよびオフにパルス動作させることにより、ＥＬ
負荷ＣL の駆動を行う。Ｍ１がオンになるたびに、イン
ダクタ２２を流れる電流は（先行技術の図８ａの時間間
隔ｔ0 −ｔ1 におけるＩDRAIN(M1) に示されているよう
に）増大する。Ｍ１がオフになるたびに、インダクタ２
２の中のエネルギ（約ＬＩ2 ／２）がダイオード２０を
通してそしてトランジスタＭ２、Ｍ３、Ｍ４、およびＭ
５のＨ型ブリッジ回路を通してＥＬ負荷ＣL に放出され
る。インダクタ２２からＥＬ負荷ＣL へのこのエネルギ
の放出は、先行技術の図８ａの時間間隔ｔ2 −ｔ1 にお
けるＩDRAIN(M1) のフライバック電圧により示される。
インダクタ２２からＥＬ負荷ＣL にエネルギが転送され
るたびに、ＣL の両端の電圧は「ブースト」される。予
め定められた回数（発振回路１２と除算回路１４とによ
り決定される）のブーストの後、ＥＬ負荷ＣL はＨ型ブ
リッジ回路により反対方向に駆動され、そしてブースト
工程が再び始まる。発振回路１２は、駆動トランジスタ
Ｍ１を駆動する。除算回路１４は、発振器信号を予め定
められた数（「Ｎ」）で除算し、そしてその信号を用い
てＨ型ブリッジ回路の導電路をスイッチする。第１の導
電路の場合には、トランジスタＭ２およびＭ５が導電状
態にあり、電流はＭ２とＥＬ負荷ＣL とＭ５とを通り、
回路のアースに流れる。第２の導電路の場合には、電流
はＭ４とＥＬ負荷ＣL とＭ３とを通り、回路のアースに
流れる。回路１０はＥＬ負荷ＣL を２つの方向に駆動
し、それにより交流電圧信号をＥＬ負荷の両端に生じさ
せ、したがって明るさが増大する。
【０００３】先行技術のブースト制御回路１０における
ＣL の両端の電圧が、先行技術の図７ａに示されてい
る。ＥＬ負荷ＣL の両端の電圧における（先行技術の図
７ａの段階により示された）「ブースト」のおのおの
は、駆動トランジスタＭ１がオフになりそしてインダク
タ２２の中のエネルギがＥＬ負荷ＣL に転送される瞬間
を表す。この実施例では、ＥＬ負荷ＣL が駆動される方
向は、Ｍ１の７回の導電サイクルごとにスイッチされ
る。したがって除算器回路１４は、「７による除算」の
除算器回路（「Ｎ」＝７）である。したがって先行技術
の図７ａに示されているように、ＥＬ負荷ＣL の両端の
電圧波形は三角波形または鋸歯状波形に近い形になる。
図７ａの波形のＲＭＳ値は、バックライトの明るさＣL
に正比例する（ＲＭＳFIG.7 ∞明るさ（ＣL ））。
【０００４】本発明の１つの目的は、先行技術によるブ
ースト制御回路よりも大幅に良好な効率を有する改良さ
れたブースト制御回路を得ることである。
【０００５】本発明のまた別の目的は、先行技術による
ブースト制御回路よりも大幅に優れた特性を有する改良
されたブースト制御回路を得ることである。本発明のそ
の他の目的および利点は、添付図面を参照しての下記説
明により、当業者には容易に理解されるであろう。
【０００６】
【課題を解決するための手段】ブースト制御回路の効率
を改良する方法は、負荷に蓄えられたエネルギをエネル
ギ蓄積部品に転送する段階と、エネルギ蓄積部品から負
荷にエネルギを戻すように転送する段階とを有する。こ
の方法は、第１エネルギ蓄積部品と、この第１エネルギ
蓄積部品の中にエネルギの蓄積を開始および中止するた
めの装置と、容量性負荷と、第１エネルギ蓄積部品に接
続された２方向駆動回路と、この駆動回路に接続された
第２エネルギ蓄積部品と、容量性負荷と第２エネルギ蓄
積部品との間でエネルギを転送するための装置と、を有
するブースト制御回路により実行される。容量性負荷の
両端に第１極性方向を有する電圧が予め定められた電圧
に到達する時、容量性負荷の中のエネルギが第２エネル
ギ蓄積部品に転送され、そしてその後容量性負荷に戻す
ようにエネルギが第２極性方向を有して転送される。そ
れにより、エネルギが保存されおよびブースト制御回路
の電力消費を大幅に小さくすることができる。
【０００７】
【発明の実施の形態】図１の先行技術によるブースト制
御回路１０は、ＥＬ負荷ＣL を駆動することにおいて種
々の点で効率的ではない。図１の発振器回路１２はトラ
ンジスタＭ１をむやみに駆動し、その結果、図７および
図８に示された電圧波形および電流波形が生ずる。Ｍ１
のゲート端子が（時刻ｔ0 に）高レベルに進む時Ｍ１は
導電状態になり、そしてインダクタ２２とトランジスタ
Ｍ１を流れる電流は最初は線形的に増大する。その後イ
ンダクタは飽和し、その結果電流は非線形的に増大する
ようになり、そしてその後、インダクタに付随する直列
抵抗値により電流が制限されるようになる。導電状態の
期間中のＭ１の両端の電圧は無視できる程小さく、そし
てこの時のＭ１の両端の電圧は、ドレイン電流とＭ１の
Ｒｄｓ（オン）との積を表す。Ｍ１の電流がインダクタ
の特性によって制限されているかまたは発振器回路１２
だけによって制御されているかには拘らず、Ｍ１は導電
状態のままである。この方法は、インダクタの中にエネ
ルギを蓄えるのに効率的な方法ではない。Ｍ１のゲート
が（時刻ｔ1 に）低レベルに進む時Ｍ１はオフになり、
そしてインダクタ２２は（導電電流が急にはゼロになら
ないように作用することにより）Ｍ１のドレインに誘導
的フライバック電圧を生ずる。このフライバック電圧
は、インダクタ２２の中に蓄えられたエネルギ（ＬＩ2
／２）がＥＬ負荷ＣL に（時刻ｔ2 に）転送されるま
で、Ｍ１のドレインに存在する。時刻ｔ2 には、インダ
クタ２２を流れる電流はほぼゼロになる。その後時刻ｔ
2 と時刻ｔ3 との間では、Ｍ１のゲートを高レベルに駆
動するまでブースト制御回路１０が発振器１２に対して
待機している間、なにも起こらない。発振器１２がＭ１
のゲートを高レベルに駆動する時Ｍ１はオンになり、そ
してエネルギ転送工程が繰り返される。図７ａは、ＥＬ
負荷ＣL の両端の電圧を示したグラフである。ＣL の両
端の電圧が周期的な方式で増加し、そして負荷ＣL の両
端の電圧が最大電圧（ＶMAX ）に到達するとほぼすぐに
負荷ＣL がスイッチされることに注目されたい。その結
果として生ずる三角波形すなわち鋸歯状波形は、回路１
０の効率を示している。図７ａの波形のＲＭＳ電圧は、
バックライトの明るさに比例する。もしインダクタ２２
から負荷ＣL に付加的なエネルギ転送を行わないでこの
ＲＭＳ電圧をさらに大きくすることができるならば、さ
らに効率のよい回路が存在するであろう。その理由は、
電力の消費が大幅に増加することなく、明るさをさらに
大きくすることがでくきるからである。または、先行技
術の回路１０とほぼ同じ明るさを大幅に小さな消費電力
で提供できる回路が得られ、それにより電池の寿命を長
くすることができる。
【０００８】その効率を損なっている先行技術のブース
ト制御回路１０のまた別の欠点は、回路１０はインダク
タ２２の変化に応じてそれ自身を調整できないことであ
る。回路設計の当業者にはよく知られているように、イ
ンダクタの中に蓄えられるエネルギはＬＩ2 ／２と計算
される。したがって、Ｌ（インダクタンス）とＩ（電
流）とが限界値を取る場合、インダクタ２２の中に蓄え
られるエネルギは最大値であることができる。さらに、
回路設計の当業者にはよく知られているように、理想的
でないインダクタでは時間に比例して電流が流れるので
はなく、図９ａに示された電流波形にしたがって電流が
流れるであろう。線形の領域（位相Ｉ）では、インダク
タ２２を流れる電流が線形的に増加し、そしてインダク
タ２２は理想的なインダクタのように作用する。飽和領
域（位相II）では、電流の傾斜は急激に増加する。電流
がさらに増加する時、インダクタ２２は抵抗性限界領域
（位相III ）に到達する。この領域では、インダクタ２
２のインダクタンスは、電流がさらに増加するのを制限
する。図９ｂに示されているように電流とインダクタン
スは相互に逆比例するので、インダクタ２２の中に蓄え
られる磁気エネルギを最大にするためには、インダクタ
２２を線形領域（位相Ｉ）の中でかつ飽和領域および抵
抗性限界領域（位相IIおよび位相III ）の外に保たなけ
ればならない。さらに、１つのインダクタから他のイン
ダクタへの工程の変動が存在する。したがって、１つの
インダクタから最大のエネルギが転送されるように最適
化された回路でも、すべてのインダクタに対して効率的
なエネルギ転送が行われると保証することはできない。
したがって、もしインダクタ２２を流れる電流を監視
し、そして線形領域（位相Ｉ）にある間にエネルギを転
送することが保証されるならば、その場合には回路の効
率が増大するであろう。
【０００９】図２は、本発明の好ましい実施例である改
良されブースト制御回路３０のブロック線図と概要図と
を組み合わせた図である。回路３０は、電源の電圧ＶCC
と回路のアース電位との間で、インダクタ２２と直列に
接続された駆動トランジスタＭ１を有する。ダイオード
２０の陽極はＭ１のドレイン端子に接続され、そしてダ
イオード２０の陰極は駆動回路２１に接続される。駆動
回路２１は、ＥＬ負荷ＣL と、第１比較器２３の正入力
端子とに接続される。第１比較器２３は、第１基準電圧
ＶREF1に接続された負入力端子と、論理回路２７に接続
された出力とを有する。論理回路２７はＭ１のゲート端
子に接続される。第２比較器２５は、Ｍ１のドレインに
接続された正入力端子と、第２基準電圧ＶREF2に接続さ
れた負入力端子とを有する。第２比較器２５はまた、論
理回路２７に接続された出力を有する。論理回路２７は
また（ＩＮで示された）入力を有する。改良されブース
ト制御回路３０は、インダクタ２２とＥＬ負荷ＣL とに
加わる電圧を監視することにより、そしてこれらの電圧
の監視に応答してＭ１を駆動することにより、先行技術
のブースト制御回路１０よりもさらに効率的にＥＬ負荷
ＣL を駆動することができる。
【００１０】図３は、本発明のまた別の実施例であるブ
ースト制御回路４０のブロック線図と概要図とを組み合
わせた図である。回路４０は図２の回路３０と同じよう
に、論理回路２７を有する。論理回路２７は、インダク
タ２２と直列に接続されたトランジスタＭ１を駆動す
る。ダイオード２０はＭ１のドレインに接続され、そし
てトランジスタＭ２、Ｍ３、Ｍ４、およびＭ５を有する
Ｈ型ブリッジ回路に電流を供給する。発振器回路１２
は、第２レベル・シフト回路１８に接続され、および反
転器２４を通して第１レベル・シフト回路１６に接続さ
れる。第１レベル・シフト回路１６はトランジスタＭ２
のゲート端子に接続され、そして第２レベル・シフト回
路１８はトランジスタＭ４のゲート端子に接続される。
第１比較器２３はダイオード２０の陰極に接続された正
端子入力を有し、そして第２比較器２５はトランジスタ
Ｍ１のドレインに接続された正端子入力を有する。第１
比較器２３と第２比較器２５との出力は、論理回路２７
に接続される。回路４０はＥＬ負荷ＣL に対し２方向駆
動を行う特定の実施例であり、そしてダイオード２０の
陰極の電圧を監視することによりＥＬ負荷ＣL に加わる
電圧が第１比較器２３により効率的にまた監視すること
もできる。
【００１１】図４は、本発明のさらに別の実施例である
ブースト制御回路５０のブロック線図と概要図とを組み
合わせた図である。回路５０は図３の回路と実質的に同
じであるが、しかし異なる点は、第１比較器２３の代わ
りに電圧監視回路２８が用いられており、そして第２比
較器２５の代わりに微分器回路２９が用いられているこ
とである。電圧監視回路２８と微分器回路２９は、ＥＬ
負荷ＣL に加わる電圧とインダクタ２２の状態とを監視
する多くの方法があることの例を示している。したがっ
て、ＥＬ負荷ＣL にエネルギ転送する効率を改良するた
めに、ＥＬ負荷ＣL に加わる電圧とインダクタ２２の状
態とを監視する種々の方法はすべて、本発明の範囲内に
包含されるものと理解しなければならない。
【００１２】図５ａは、図４の微分器回路２９の概要図
である。微分器回路２９は、Ｍ１のソースに接続された
抵抗器Ｒsense ５２を有する。Ｒsense ５２はまた、第
１増幅器Ａ１ ５４に接続される。Ａ１ ５４の出力
は、微分器増幅器Ａ２ ５６に接続される。次にＡ２
５６の出力は、アナログ・マルチプレクサ回路ＭＵＸ６
２に接続される。ＭＵＸ６２は、ワンショット単安定回
路６４の出力により制御される。ワンショット単安定回
路６４は、当業者にはよく知られた回路である。ワンシ
ョット単安定回路６４の入力は、Ｍ１のゲートに接続さ
れる。ＭＵＸ６２の２個の出力は、それぞれ、比較器回
路Ｃ１の正入力および負入力に接続される。
【００１３】図６は、図２、図３、および図４の論理回
路２７の概要図である。論理回路２７は、本明細書に説
明された適切な制御を得るために、複数個のＤ型ラッチ
ＤＬ１、ＤＬ２、およびＤＬ３と、ＡＮＤゲートＡ１、
Ａ２、Ａ３、およびＡ４と、遅延エレメントＤ１、Ｄ
２、およびＤ３と、相互に接続された他の論理回路エレ
メントとを有する。
【００１４】図７ａは、ＥＬ負荷ＣL の両端の電圧波形
を示した先行技術による電圧波形図である。ＥＬ負荷Ｃ
L の両端のＲＭＳ電圧はバックライト負荷の明るさに正
比例するから、図７ａはまた明るさを示すグラフでもあ
り、したがって図１の先行技術によるブースト制御回路
１０の効率をも示している。
【００１５】図７ｂは、図２の回路３０により発生する
ＥＬ負荷ＣL の両端の電圧波形を示した電圧波形図であ
る。図７ａに示されているように、ＥＬ負荷ＣL の両端
のＲＭＳ電圧はバックライト負荷の明るさに正比例する
から、この波形は明るさをも表しており、したがって図
２の先行技術によるブースト制御回路３０の効率をも示
している。
【００１６】図８ａは、図１の先行技術によるブースト
制御回路１０の中の種々の接続点の電圧波形および電流
波形を示した先行技術のタイミング図である。具体的に
いえば図８ａは、Ｍ１のゲートおよびドレインにおける
電圧波形と、Ｍ１のドレインにおける電流波形とを、時
間に対して示した図である。
【００１７】図８ｂは、図２の改良されたブースト制御
回路３０の中の種々の接続点の電圧波形および電流波形
を示したタイミング図である。具体的にいえば図８ｂ
は、Ｍ１のゲートおよびドレインにおける電圧波形と、
Ｍ１のドレインにおける電流波形とを、時間に対して示
した図である。
【００１８】図１０は、本発明のさらに別の実施例であ
るブースト制御回路１００のブロック線図と概要図とを
組み合わせた図である。回路１００は、スイッチＳ１を
駆動するために接続された制御回路１０２を有する。ス
イッチＳ１は、インダクタ２２と回路のアース電位との
間に直列に接続される。ダイオード２０は、スイッチＳ
２、Ｓ３、Ｓ４、およびＳ５とで構成されるＨ型ブリッ
ジ回路とスイッチＳ１との間に接続される。このＨ型ブ
リッジ回路は、ＥＬ負荷ＣL を２方向に駆動するように
動作する。スイッチＳ８とスイッチＳ９とで構成される
転送回路は、ＥＬ負荷ＣL と蓄積コンデンサＣS との間
に接続される。図１０の回路１００は、Ｈ型ブリッジ回
路が負荷駆動の方向をスイッチしている時、ＥＬ負荷Ｃ
L の中に蓄積されたエネルギを転送することにより、消
費電力が小さくなるという好ましい特徴を得ることがで
きる。
【００１９】図１１は、本発明のまた別の特徴を示した
実施例であるブースト制御回路１１０のブロック線図と
回路図とを組み合わせた図である。回路１１０は、ＥＬ
負荷ＣL の中のエネルギを蓄積コンデンサＣS に転送す
ることにより極性が遷移する前に、ＥＬ負荷ＣL の中に
蓄積されたエネルギを回復するという利点を有する。こ
の特定の実施例では蓄積コンデンサＣS が用いられてい
るけれども、どのようなエネルギ蓄積部品が用いられて
も、それらは本発明の範囲内に包含されるであろう。
【００２０】図１１は、改良されたブースト制御回路１
１０の図である。回路１１０は駆動トランジスタＭ１を
有する。駆動トランジスタＭ１は、電源電圧電位ＶCCと
回路のアース電位との間でインダクタ２２と直列に接続
される。ダイオード２０は、Ｍ１に接続された陽極と、
トランジスタＭ２、Ｍ３、Ｍ４、Ｍ５、およびＥＬ負荷
ＣL とで構成されるＨ型ブリッジ回路に接続された陰極
とを有する。トランジスタＭ８ａおよびＭ８ｂは相互に
直列にソース接続され、そしてＥＬ負荷ＣL の１つの端
部と蓄積コンデンサＣS との間に接続される。また別の
直列にソース接続されたトランジスタＭ９ａおよびＭ９
ｂは、ＥＬ負荷ＣL の他の端部と蓄積コンデンサＣS と
の間に接続される。蓄積コンデンサＣS は、トランジス
タＭ８ａおよびＭ８ｂとトランジスタＭA のドレインと
の間に接続される。制御回路は、ブースト制御回路１０
２ａとスイッチング制御回路１０２ｂと発振器回路１０
２ｃとで構成される。ブースト制御回路１０２ａは、Ｍ
１のゲート端子に接続される。スイッチング制御回路１
０２ｂは、ＥＬ負荷ＣL が駆動される方向を制御するた
めに、レベル・シフト回路１６および１８を通して、Ｍ
２、Ｍ３、Ｍ４、およびＭ５のゲート端子に接続され
る。スイッチング制御回路１０２ｂはまたトランジスタ
Ｍ８ａ、Ｍ８ｂ、Ｍ９ａ、およびＭ９ｂの制御端子に接
続され、それによりＥＬ負荷ＣL の極性の遷移の前に、
ＥＬ負荷ＣL の中に蓄積されたエネルギが蓄積コンデン
サＣS に転送されるのを制御する。改良されたブースト
制御回路１１０はインダクタ２２の両端の電圧を監視す
ることにより、およびこれらの電圧の監視に応答してＭ
１を駆動することにより、先行技術のブースト制御回路
１０よりもさらによい効率でＥＬ負荷ＣL を駆動するこ
とができる。
【００２１】図１２は、図１の先行技術の回路に比べて
改良された効率を有する、図１０および図１１のブース
ト制御回路１００および１１０の一連のタイミング図で
ある。
【００２２】図２の改良されたブースト制御回路３０は
下記のように動作し、そして図８ｂを参照しながら説明
する。時刻ｔ0 に、論理回路２７はトランジスタＭ１の
ゲートにディジタル高レベル値を出力し、そしてＭ１を
オンにする。Ｍ１が導電状態にある場合、インダクタ２
２を流れる電流は時刻ｔ1 までほぼ線形に増大するであ
ろう。時刻ｔ1 は、このインダクタが飽和を始める時刻
である。飽和状態にあるインダクタはエネルギを蓄積す
る点では効率的ではないであろう。その理由は、インダ
クタの中に蓄積されるエネルギはＩ2 Ｌに等しく、そし
てインダクタが飽和を始めると、図９ｂに示されている
ようにそのインダクタンスＬは小さくなる。またもしイ
ンダクタ２２がその抵抗性電流限界にまで進むことが許
容されるならば、Ｍ１を流れる付加的導電のために電流
（Ｉ）の増大を達成することができない。さらに、Ｍ１
のドレイン接続点の電圧がＶREF2を越えて増大する。駆
動されるインダクタのタイプに応じて設計効率を最大に
するために、設計者がＶRE F2を設定することができる。
時刻ｔ1 に、論理回路２７が低レベルに進み、それによ
りＭ１がオフになる。その瞬間に、インダクタ２２が開
放回路状態に瞬間的になることができないために、Ｍ１
のドレイン（接続点電圧）に誘導的フライバックが起こ
る。インダクタ２２に蓄えられたエネルギ（ＬＩ2 ／
２）が、ダイオード２０と駆動回路２１とを通して、Ｅ
Ｌ負荷ＣL に転送される。ＥＬ負荷ＣLへのエネルギの
この転送は、インダクタ２２の中の電流がゼロになる時
刻ｔ2 まで継続する。その時、Ｍ１のドレイン電圧（す
なわち接続点電圧）はＶCCである。ＬＣ共振器回路が原
因となって生ずるリンギングのために、Ｍ１のドレイン
にアンダシュートが生ずるであろう。ここで、ＣはＭ１
からの寄生静電容量による寄与である。第２比較器２５
は、先行技術の回路１０に比べて図２のブースト制御回
路３０の効率を改善する。Ｍ１のドレインの接続点電圧
が予め定められた電圧値（図８ｂの時刻ｔ2 における）
ＶREF2よりも降下する時、第２比較器２５がトリガさ
れ、それによりその出力が低レベルに進む。第２比較器
２５が高レベルに進むのに応答して、論理回路２７はＭ
１を直ちに再びオンにし、それによりインダクタ２２に
エネルギを蓄える工程およびそのエネルギをＥＬ負荷Ｃ
L に転送する工程を高速で繰り返す。この段階は、トラ
ンジスタＭ１をインダクタ２２の状態には関係なくむや
みに駆動する先行技術の回路１０と明確に異なる点であ
る。ブースト制御回路３０は（インダクタ２２の中のエ
ネルギがＥＬ負荷ＣL に転送された直後に）できるだけ
速やかにインダクタ２２の中にエネルギを蓄積すること
を好都合に始め、それにより先行技術における図８ａの
時刻ｔ2 とｔ3 との間の何事も起こらない「デッド・タ
イム」をなくすことができる。（図８ｂの時刻ｔ2 にお
ける）Ｍ１のドレインの接続点電圧の誘導的フライバッ
クの直後にブースト制御回路３０がＭ１を再びオンにす
るので、ＥＬ負荷ＣL へのエネルギ転送は図７ｂに示さ
れたよりも高速に起こる。インダクタ２２からＥＬ負荷
ＣL へのエネルギの転送のおのおのは、エネルギ蓄積モ
ードと考えることができる。したがって、図２のブース
ト回路３０はＥＬ負荷ＣL の両端に方形波に近い波形
（図７ｂを見よ）を生ずるが、一方先行技術の回路１０
は三角波または鋸歯状波に近い波形（図７ａを見よ）を
生ずる。またトランジスタＭ１がオンである時、先行技
術の回路１０はトランジスタＭ１をむやみに駆動するた
めに、インダクタ２２の飽和点を越える電流にまでイン
ダクタが駆動され、それによりインダクタの中のエネル
ギが浪費される。この消費されるエネルギは、インダク
タ２２の中に蓄えられた重要な付加的エネルギには少し
も対応しない。
【００２３】インダクタ２２からＥＬ負荷ＣL へのエネ
ルギ転送が順次に起こる時、ＥＬ負荷ＣL の両端の第２
接続点電圧が増大する。ＥＬ負荷ＣL の両端の接続点電
圧が予め定められた電圧ＶREF1（図７ｂでＶMAX とまた
記されている）に到達する時、第１比較器２３がトリガ
され、そしてその出力が高レベルに進む。この高レベル
出力が論理回路２７に送られる。第１比較器２３のこの
トリガは、論理回路２７に対する指示信号であると考え
ることができる。第１比較器２３の出力が高レベルに進
む時、論理回路２７はトランジスタＭ１をオフにし、そ
れにより電力を節約することができる。したがって、回
路３０は先行技術の回路１０と同じ回数のエネルギ転送
を実行し、そしてしたがってほぼ同じ量の電力を散逸す
る。けれども、回路３０のＲＭＳ電圧は（図７ａと図７
ｂとを比較すると明確に分かるように）回路１０のＲＭ
Ｓ電圧よりも大幅に大きいから、改良されたブースト制
御回路３０により先行技術の回路１０よりも大幅に大き
な明るさを得ることができ、一方消費電力が少なく、し
たがってより大きな効率が得られる。それに加えて、さ
らに低い接続点電圧がＥＬ負荷ＣL の両端に存在する時
にＭ１がオフになるように、回路３０を変更して予め定
められた電圧ＶREF1を低くすることができる。この場
合、さらに少数回のエネルギ転送が必要とされるであろ
う。そして回路３０により、先行技術の回路１０と同じ
明るさを得ながら一方で散逸電力をさらに少なくするこ
とができるであろう。
【００２４】インダクタ２２がいつ飽和するかそして電
流がインダクタ２２の中でいつ大幅に増大するかを確実
に行う値に予め定められた第２電圧ＶREF2が設定され、
それによりインダクタ２２の両端の接続点電圧がインダ
クタ２２の巻線の抵抗により増大する。第２比較器２５
がトリガされ、そして論理回路２７がＭ１をオフにし、
そしてそれによりインダクタ２２からＥＬ負荷ＣL にエ
ネルギが転送される。第１比較器２３と同様に、第２比
較器２５のトリガは論理回路２７に対する指示信号であ
ると考えることができる。このことにより、エネルギの
効率的な転送がＥＬ負荷ＣL に対して確実に行われるで
あろう。
【００２５】Ｍ１のドレインの接続点電圧がスイッチさ
れた時にフライバックする場合、予め定められた第２電
圧ＶREF2がまた第２比較器２５を高レベルにトリガする
ように設定される。このフライバックの後、Ｍ１のドレ
インの接続点電圧が降下する。そしてＭ１のドレインの
接続点電圧がＶREF 以下に降下すると、第２比較器２５
が高レベルにトリガされる。したがって、第２比較器２
５は２つの機能を実行する。例えば、もしインダクタ２
２が１Ｖで飽和するならば、ＶREF2を１Ｖに設定するこ
とができ、それにより第２比較器を作動させ、そしてイ
ンダクタ２２が飽和するのを防止する。さらに、Ｍ１が
オフになりそしてそのドレインが誘導的フライバックを
行う時、そしてＭ１のドレインが１Ｖ以下に降下する
時、第２比較器２５が高レベルにトリガされ、それによ
りＭ１が再びオンになり、そしてそれによってＥＬ負荷
ＣL への効率的なエネルギ転送が行われる。
【００２６】図２の改良されたブースト制御回路３０に
より、回路３０がＭ１のドレインの接続点電圧を監視
し、そしてそれによりインダクタ２２が過剰に飽和しな
いことが確実に得られるようにエネルギ転送工程を直ち
に繰り返しおよびインダクタ２２の電流を監視し、そし
て回路３０はまた、また予め定められた最大電圧に到達
した後Ｍ１がスイッチングを停止することが確実に得ら
れるようにＥＬ負荷ＣLの両端の接続点電圧を監視し、
それによりインダクタ２２からＥＬ負荷ＣL への最大の
エネルギ転送が確実に行われる、という結果が得られ
る。
【００２７】図３は、図２の駆動回路２１に対する１つ
の実施例を詳細に示したブースト制御回路４０の図であ
る。図３において、レベル・シフト回路１６および１８
と共にトランジスタＭ２、Ｍ３、Ｍ４、およびＭ５はＨ
ブリッジ型回路駆動構成体を形成する。回路４０は、Ｅ
Ｌ負荷ＣL を２方向に駆動する１つの特定の方法を詳細
に示している。この回路は、図２の駆動回路２１の１つ
の例を示している。発振器回路１２は予め定められた周
波数で動作し、そして発振器回路１２はトランジスタＭ
２、Ｍ３、Ｍ４、およびＭ５で形成されるＨブリッジ型
回路駆動構成体に接続される。反転器２４により、一度
にただ１つの導電路だけがイネーブルになることが確実
に得られる。したがって、トランジスタＭ２およびＭ５
が導電状態にある時、トランジスタＭ３およびＭ４は導
電状態にはなく、そして逆にトランジスタＭ３およびＭ
４が導電状態にある時、トランジスタＭ２およびＭ５は
導電状態にはない。レベル・シフト回路１６および１８
はトランジスタＭ２およびＭ４に電圧ブーストを供給
し、トランジスタＭ２およびＭ４のゲート電圧がそれら
のソースの閾値以内になければならないから、発振器回
路１２がディジタル高レベル電圧値を出力する時、Ｍ２
またはＭ４が完全にオフであることが確実に行われる。
ソースのこの閾値はＶCCより大きいであろう。
【００２８】図４のブースト制御回路５０は、ＥＬ負荷
ＣL の両端の電圧を監視するために電圧監視回路２８が
ツェナ・スタック体４２を用いそれにより第１比較器２
３を置き換えている点が、図２の改良されたブースト制
御回路３０とは異なる。また、積分器回路２９がトラン
ジスタＭ１のドレインと論理回路２７との間に接続さ
れ、それにより第２比較器２５を置き換えている。ＥＬ
負荷ＣL に加わる接続点電圧が予め定められた電圧（図
７ｂでＶMAX と記されている）に到達する時、ツェナ・
ダイオード・ストリング４２がブレーク・ダウンし、そ
れによりトランジスタＭ７がオンになる。トランジスタ
Ｍ６およびＭ７は電流ミラーを形成する。ここで、Ｍ６
の中の電流はＭ７の中の電流の一定の割合である。この
割合は、トランジスタＭ６とＭ７の相対的寸法により決
定される。トランジスタＭ６がオンになる時、そのドレ
インが低レベルに引き下げられ、それにより反転器３４
を通して論理回路２７にディジタル高レベル入力が送ら
れる。論理回路２７に対する入力が高レベルに進む時、
論理回路２７はトランジスタＭ１をオフに駆動し、した
がってエネルギ転送工程が中断する。
【００２９】図４および図５ａの微分器回路２９は、下
記の方式で動作する。Ｍ１のゲートがオンになる時、電
流（ＩDRAIN ）がインダクタ２２を通って流れる。この
電流はまたＲSENSE をも流れ、それによりＲSENSE の両
端に電圧降下が生ずる。この時、この電圧が増幅器Ａ１
で増幅される。この増幅された電圧が差動増幅器Ａ２に
送られる。ゲートがオンである時間では、Ａ２が見る電
圧信号はゼロから線形に増大する値に向って進む。電圧
のこの瞬間的な変化により、Ａ２の出力がＶ1にまで直
ちに上昇する（図５ｂの波形を見よ）。Ａ２のこの出力
はＭＵＸを通して接続点ＶA に送られる。接続点ＶA に
おいて、Ｖ1 の出力レベルはコンデンサＣA により接続
点ＶA に蓄積される。このことはワン・ショット回路時
間が完了するまで継続し、その後、Ａ２の出力が接続点
ＶB にスイッチされる。電流ＩDR AIN が線形に増大する
ことを継続している時、Ａ２の出力は値を変えなく、し
たがってＣ１の出力は低レベルのままである。ＩDRAIN
がインダクタ２２の飽和点にいったん到達すると、Ｉ
DRAIN の電流増大の速さが変化する。この変化のため
に、Ａ２の出力はさらに高いレベルＶ2 にまで上昇す
る。このさらに高いレベルのために、接続点ＶB はＶA
よりもさらに高くなり、その結果、比較器Ｃ１の出力に
高レベルが得られる。Ｍ１のゲートがオフになる時、Ａ
１および接続点ＶAおよびＶB はゼロにリセットされ
る。
【００３０】図６の論理回路２７は、図２、図３、およ
び図４でその動作に基づいて説明された。論理回路２７
は下記の真理値表に従う。
【００３１】
【表１】 表１ＩＮ Ａ Ｃ Ｄ Ｂ（現在の状態） Ｂ（次の状態） ０ Ｘ Ｘ Ｘ ０ ０ １ Ｘ １ Ｘ ０ ０ １ ０ ０ ０ ０ １ １ ０ ０ １ ０ １ １ １ ０ ０ １ ０ １ １ ０ １ １ ０ １ ０ ０ ↑ Ｘ １ １ ０ ０ ↓ Ｘ １ １ １ ０ ↑ Ｘ １ １ １ ０ ↓ Ｘ １
【００３２】ここでＸ＝注目しない ↑＝駆動回路２１がＥＬ負荷ＣL を第１方向に駆動す
る。 ↓＝駆動回路２１がＥＬ負荷ＣL を第２方向に駆動す
る。
【００３３】図４の電圧監視回路２８および積分器回路
２９の利点により、いくつかの技術を用いて、本発明に
用いられている新規な負荷およびインダクタの監視方法
を実行することができることに注目することが重要であ
る。動作効率を改善するために、ＥＬ負荷ＣL およびイ
ンダクタ２２を適切に監視する他の回路は、本発明の範
囲内に包含されるものであることが分かるはずである。
さらに、インダクタ２２からＥＬ負荷ＣL へのエネルギ
転送が完了するとすぐにエネルギ転送工程を直ちに繰り
返す図２の実施例と共に、図４のＥＬ負荷ＣL およびイ
ンダクタ２２を監視する利点をまた組み込むことができ
ることに注目するべきである。新規に改良された回路３
０、４０、および５０を任意に組み合わせたまたは取り
替えた実施例はすべて本発明の範囲内に包含される。
【００３４】図１０の機能の説明は次の通りである。最
初の状態を次のように仮定する。すなわち、スイッチＳ
２およびＳ５が閉じてＥＬ負荷ＣL の両端の電圧が第１
極性方向に増大しつつあり、そしてＥＬ負荷ＣL の両端
の電圧が閾値電圧（ＶMAX ）に到達するまで制御回路１
０２がスイッチＳ１をオンおよびオフに繰り返し駆動す
るとする。このことは、ダイオード２０の陰極の電圧を
監視する制御回路１０２により達成される。ダイオード
２０の陰極の電圧はＥＬ負荷ＣL の両端に加わる電圧に
ほぼ同じである。それから、制御回路１０２はスイッチ
Ｓ２およびＳ５を開く。その後、制御回路１０２はスイ
ッチＳ８およびＳ４を閉じ、そして次にＳ１を閉じ、そ
して直ちにＳ１を再び開く。Ｓ４とＥＬ負荷ＣL との間
の接続点の電圧がインダクタ２２の誘導的フライバック
により増大することにより、ＥＬ負荷ＣL に蓄えられた
エネルギがＳ８を通して蓄積コンデンサＣS に転送され
る。このことは、回路１００のＶ（ＣS ）のタイミング
図である図１２のｔ4 として示されている。その後、ス
イッチＳ８が開く。
【００３５】スイッチＳ３およびＳ４が閉じてＥＬ負荷
ＣL を反対方向に駆動する前に、制御回路１０２はスイ
ッチＳ９およびＳ３を閉じ、そして蓄積コンデンサＣS
に蓄えられたエネルギ（電荷）がＳ９を通してＥＬ負荷
ＣL に転送される。このことは、回路１００のＶ
（ＣS ）のタイミング図である図１２のｔ4 とｔ5 との
間の時間で示されている。電荷の平衡原理により、蓄積
コンデンサＣS に蓄えられているすべてのエネルギがＥ
Ｌ負荷ＣL に再び転送されるわけではない。次に制御回
路１０２はＳ９を開き、そしてその後Ｓ４を閉じる。そ
れから制御回路１０２はスイッチＳ１を繰り返し開くお
よび閉じることを始め、それによりＥＬ負荷Ｃ L の両端
の電圧を反対方向にブーストする。ＥＬ負荷ＣL の両端
の電圧が閾値電圧（ＶMAX ）に再び到達する時、制御回
路１０２はスイッチＳ３およびＳ４を開くであろう。次
に、制御回路１０２はスイッチＳ２およびＳ９を閉じ
る。その後、制御回路１０２はＳ１を急速に閉じそして
開き、それによりＳ２とＥＬ負荷Ｃ L との間の接続点に
誘導的フライバックを生ずる。この誘導的フライバック
により、ＥＬ負荷ＣL の中に蓄えられたエネルギがＳ９
を通して蓄積コンデンサＣSに転送される。次にスイッ
チＳ９が開く。
【００３６】スイッチＳ２およびＳ５が閉じてＥＬ負荷
ＣL を反対方向に再び駆動する前に、制御回路１０２は
スイッチＳ８およびＳ５を閉じ、そして蓄積コンデンサ
ＣSに蓄えられたエネルギ（電荷）がＳ８を通してＥＬ
負荷ＣL に転送される。
【００３７】反対方向にスイッチしそして駆動しなけれ
ばならないたびごとに、回路１００がＥＬ負荷ＣL の中
に蓄えられたこのエネルギを浪費しないことが、図１０
の回路１００の利点である。蓄積コンデンサＣS を用い
ない場合、ＥＬ負荷ＣL の中に蓄えられたエネルギ（Ｃ
Ｖ2 ／２）はアースに散逸する。けれども回路１００で
は、ＥＬ負荷ＣL の中に蓄えられたエネルギは浪費され
なくて、その代わりに蓄積コンデンサＣS に転送され
る。回路１００がＥＬ負荷ＣL を反対方向に駆動したい
時、回路１００は蓄積コンデンサＣS に蓄えられたエネ
ルギをまず回収する。したがってＳ１は少数回「ブース
ト」する必要があり、それにより回路１００のエネルギ
消費を大幅に小さくすることができる。
【００３８】図１１の回路１１０の動作を次に説明す
る。ＥＬ負荷ＣL の両端の電圧が第１極性方向に増大し
つつあるような最初の状態にＭ２およびＭ５が置かれて
いると仮定するならば、ＥＬ負荷ＣL の両端の電圧が閾
値電圧（ＶMAX ）に到達するまで、ブースト制御回路１
０２ａがＭ１をオンおよびオフに駆動する。ＥＬ負荷Ｃ
L の両端の電圧にほぼ等しいＭ１のドレインをブースト
制御回路１０２ａが監視し、それによりＶMAX への到達
が決定される。ＶMAX に到達した瞬間に、スイッチング
制御回路１０２ｂはＭ２およびＭ５をオフにし、そして
Ｍ４をオンにする。さらに、スイッチング制御回路１０
２ｂはＭ８ａをオフにし、そしてＭ８ｂをオンにする。
次にブースト制御回路１０２ａはＭ１をオンおよびオフ
に再びスイッチし、それにより（Ｍ４がオンであるの
で）電圧フライバックが接続点Ａに生ずる。接続点Ｂの
電圧の増大によりＭ８ａの両端に接続されたダイオード
（Ｍ８ａのデバイス構造体の中にダイオードが潜在的に
存在するであろう）が順方向にバイアスされ、そしてＥ
Ｌ負荷ＣL の両端の電荷がＭ８ａ（そのダイオード）と
（オン状態にある）Ｍ８ｂとを通して蓄積コンデンサＣ
S に転送され、それにより蓄積コンデンサＣS の両端に
電圧（Ｖ2 ）が生ずる。この転送が完了した後、スイッ
チング制御回路１０２ｂはＭ８ｂをオフにする。Ｍ８ａ
の両端に接続されたダイオードは、蓄積コンデンサＣS
からＥＬ負荷ＣL にエネルギが漏洩して戻ることを防止
する。
【００３９】ここで、ＥＬ負荷ＣL の両端に存在する電
荷は蓄積コンデンサＣS の中に蓄えられる。この蓄えら
れたエネルギを利用するために、スイッチング制御回路
１０２ｂはＭ３をオンにし、そしてＭ４をオフにする。
次にスイッチング制御回路１０２ｂはＭ９ｂをオンに
し、そして蓄積コンデンサＣS の中に蓄えられたエネル
ギが、Ｍ９ａの両端のダイオード（Ｍ９ａのデバイス構
造体の中にダイオードが潜在的に存在するであろう）と
Ｍ９ｂとを通して、そして最終的にＥＬ負荷ＣLの両端
に転送される。このことは実効的に、ＥＬ負荷ＣL の中
に第１極性方向（Ｖ1 ）に蓄えられるために用いられた
エネルギを、ＥＬ負荷ＣL の中に反対方向に駆動される
べき第２極性方向（Ｖ3 ）に蓄えられるように配置す
る。このようにＥＬ負荷ＣL の中のエネルギは浪費され
なく、その代わりに蓄積コンデンサＣ S の中に蓄えら
れ、そしてこのエネルギがＥＬ負荷ＣL を反対方向に駆
動するための初期状態として第２極性方向でＥＬ負荷Ｃ
L の中に配置される。図１１の回路１１０が同様に動作
することにより、負荷に対し駆動の方向を再びスイッチ
ングする時、ＥＬ負荷ＣL の中にエネルギを保持する。
【００４０】回路１１０はまたトランジスタＭA および
ＭB を有する。トランジスタＭA およびＭB を備えるこ
とにより、回路１１０は図１０の回路１００よりも優れ
た特性を有する。エネルギがＥＬ負荷ＣL から蓄積コン
デンサＣS に転送された後、反対方向に駆動を開始する
ために、エネルギをＥＬ負荷ＣL に戻すように反対極性
の方向に転送することが好ましい。もし転送回路（トラ
ンジスタＭ８ａ、Ｍ８ｂ、Ｍ９ａ、およびＭ９ｂ）が単
に作動してエネルギを転送することができるならば、当
業者にはよく知られている電荷平衡原理により、蓄積コ
ンデンサＣS の中の一部分のエネルギがＥＬ負荷ＣL に
転送されるであろう。トランジスタＭAおよびＭB によ
り蓄積コンデンサＣS の中に蓄えられたすべてのエネル
ギをＥＬ負荷ＣL に転送することができ、それによりさ
らに大きな回路動作効率を得ることができる。
【００４１】エネルギが蓄積コンデンサＣS に転送され
る時、トランジスタＭA はオンであり、そしてトランジ
スタＭB はオフであり、それにより蓄積コンデンサＣS
の負端子がアースに接続される。エネルギが蓄積コンデ
ンサＣS に転送された後、そしてエネルギを反対極性の
方向にＥＬ負荷ＣL に戻すように転送することが好まし
く、ＭA はオフになり、そしてＭB はオンになる。次に
ブースト制御回路１０２ａはＭ１をオンおよびオフにパ
ルス動作をさせ、それにより蓄積コンデンサＣ S の負端
子に誘導的フライバック電圧を生ずる。蓄積コンデンサ
ＣS の負端子のこの誘導的フライバック電圧により、蓄
積コンデンサＣS からＥＬ負荷ＣL へのすべてのエネル
ギの転送するためのブーストが得られる。
【００４２】本発明がその好ましい実施例を参照しなが
ら説明されたが、これらの説明は、本発明の範囲がこれ
らの実施例に限定されることを意味するものではない。
開示された実施例を種々に変更した実施例およびその他
の実施例が可能であることは、本発明の説明を参照すれ
ば当業者には容易に理解されるはずである。したがっ
て、このような変更実施例およびその他の実施例はすべ
て、本発明の範囲内に包含されるものと理解されなけれ
ばならない。
【００４３】以上の説明に関して更に以下の項を開示す
る。 （１） 負荷に蓄えられたエネルギをエネルギ蓄積部品
に転送する段階と、前記負荷の中に蓄えられたエネルギ
を回復することによってブースト制御回路の効率を改良
するために、前記エネルギ蓄積部品から前記負荷に戻す
ようにエネルギを転送する段階と、を有する、ブースト
制御回路の効率を改良する方法。 （２） 負荷の両端に第１極性方向を有する電圧が予め
定められた電圧値に到達するまで前記負荷を第１方向に
駆動する段階と、負荷に蓄えられたエネルギをエネルギ
蓄積部品に転送する段階と、前記負荷を第２方向に駆動
することができるように、前記エネルギ蓄積部品から前
記負荷に戻すようにエネルギを転送する段階と、前記負
荷を第２方向に駆動する前記段階が大幅に小さな電力を
消費するだけで済むように、前記負荷の両端に第２極性
方向を有する電圧が予め定められた電圧値に到達するま
で前記負荷を前記第２方向に駆動する段階と、を有す
る、ブースト制御回路の効率を改良する方法。 （３） 第２項記載の方法において、前記第１極性方向
が前記第２極性方向と反対である、前記方法。 （４） 第２項記載の方法において、負荷を第１方向に
駆動する前記段階が誘導性負荷に接続された駆動トラン
ジスタを繰り返しパルス動作させる段階を有し、かつ前
記駆動トランジスタの前記パルス動作により前記誘導性
負荷から前記負荷にエネルギを転送する誘導的フライバ
ックを生ずる、前記方法。 （５） 第２項記載の方法において、前記負荷に蓄えら
れたエネルギをエネルギ蓄積部品に転送する前記段階が
前記負荷と前記エネルギ蓄積部品との間の第１転送スイ
ッチを閉じる段階と、前記負荷から前記転送スイッチを
通して前記エネルギ蓄積部品へのエネルギの転送をトリ
ガするために、前記負荷のアース電位に最も近い接続点
に電圧を配置する段階と、を有する、前記方法。 （６） 第２項記載の方法において、前記エネルギ蓄積
部品から前記負荷に戻すようにエネルギを転送する前記
段階が前記負荷と前記エネルギ蓄積部品との間の第２転
送スイッチを閉じる段階と、電荷平衡化により前記エネ
ルギ蓄積部品から前記負荷に全エネルギの一部分の転送
を可能にする段階と、を有する、前記方法。 （７） 第２項記載の方法において、前記エネルギ蓄積
部品から前記負荷に戻すようにエネルギを転送する前記
段階が前記負荷と前記エネルギ蓄積部品との間の第２転
送スイッチを閉じる段階と、前記エネルギ蓄積部品から
前記負荷に戻すようにエネルギの全体の転送をトリガす
るために、前記エネルギ蓄積部品のアース電位に最も近
い接続点に電圧を配置する段階と、を有する、前記方
法。
【００４４】（８）（イ） エネルギを蓄えるために誘
導性エレメントを通して電流が流れるのを開始する段階
と、（ロ） 前記誘導性エレメントを通して流れる電流
を停止する段階、および容量性負荷の両端に第１極性方
向を有する電圧を発生させるように前記容量性負荷にエ
ネルギを転送する段階と、（ハ） その中に蓄えられた
すべてのエネルギが前記誘導性エレメントに転送された
時、前記誘導性エレメントを通して電流が流れるのを再
び開始する段階と、（ニ） 予め定められた量のエネル
ギが前記容量性負荷の中に蓄えられるまで段階（ロ）お
よび段階（ハ）を繰り返す段階と、（ホ） 前記容量性
負荷の中に蓄えられたエネルギをエネルギ蓄積部品に転
送する段階と、（ヘ） 前記エネルギ蓄積部品からエネ
ルギを回復する段階、および前記容量性負荷の両端に第
２極性方向の電圧が発生するように前記容量性負荷にエ
ネルギを戻して配置する段階と、（ト） 予め定められ
た量のエネルギが前記容量性負荷の中に蓄えられるまで
前記容量性負荷の両端の第２極性方向の電圧を増大する
段階を除いて段階（ロ）および段階（ハ）を繰り返す段
階であって、前記エネルギ蓄積部品からのエネルギの前
記回復を実行しなければならない段階（ロ）および段階
（ハ）の回数を大幅に小さくし、それにより電力の消費
を大幅に小さくする、段階（ロ）および段階（ハ）を繰
り返す前記段階と、を有する、容量性負荷を駆動する方
法。 （９） 第８項記載の方法において、前記誘導性エレメ
ントを流れる電流を停止する前記段階が前記誘導性エレ
メントが飽和を始める時に行われる、前記方法。 （１０） 第８項記載の方法において、前記エネルギ蓄
積部品からのエネルギの前記回復段階および前記容量性
負荷にエネルギを戻して配置する前記段階がエネルギ転
送路をイネーブルにする段階と、前記エネルギ蓄積部品
から前記容量性負荷にエネルギのすべてを戻して転送す
ることをトリガするために、前記エネルギ蓄積部品のア
ースに最も近い接続点に電圧を配置する段階と、を有す
る、前記方法。
【００４５】（１１） 第１エネルギ蓄積部品と、前記
第１エネルギ蓄積部品の中にエネルギの蓄積を開始およ
び中止する装置と、容量性負荷と、前記第１エネルギ蓄
積部品とエネルギの蓄積を開始および中止する前記装置
と前記容量性負荷とに接続された２方向駆動回路であっ
て、エネルギが前記第１エネルギ蓄積エレメントから前
記駆動回路を通して前記容量性負荷に転送され、それに
より前記容量性負荷が第１方向に駆動される時第１極性
方向を有する電圧が前記容量性負荷の両端に生じ、かつ
前記容量性負荷が第２方向に駆動される時第２極性方向
を有する電圧が前記容量性負荷の両端に生ずる、前記２
方向駆動回路と、第２エネルギ蓄積部品と、前記容量性
負荷と前記第２エネルギ蓄積部品との間でエネルギを転
送する装置であって、前記容量性負荷の両端に第２極性
方向を有する電圧が予め定められた電圧に到達する時、
前記容量性負荷の中のエネルギを前記第２エネルギ蓄積
部品に転送し、そしてその後、前記容量性負荷に戻すよ
うに第２極性方向においてエネルギを転送し、それによ
りエネルギを保存しおよびブースト制御回路の電力消費
を大幅に小さくする、前記エネルギ転送装置と、を有す
る、ブースト制御回路。 （１２） 第１１項記載のブースト制御回路において、
前記第１エネルギ蓄積部品の中のエネルギ蓄積を開始す
るための前記装置がトランジスタで構成される、前記ブ
ースト制御回路。 （１３） 第１１項記載のブースト制御回路において、
前記容量性負荷がエレクトロルミネセンス・バックライ
トで構成される、前記ブースト制御回路。 （１４） 第１１項記載のブースト制御回路において、
前記第１エネルギ蓄積部品が誘導性負荷で構成される、
前記ブースト制御回路。 （１５） 第１１項記載のブースト制御回路において、
前記第２エネルギ蓄積部品がコンデンサで構成される、
前記ブースト制御回路。 （１６） 第１１項記載のブースト制御回路において、
前記２方向駆動回路がＨ型ブリッジ回路で構成される、
前記ブースト制御回路。 （１７） 第１６項記載のブースト制御回路において、
前記Ｈ型ブリッジ回路が第１ＭＯＳトランジスタと、前
記第１ＭＯＳトランジスタと直列に接続された第２ＭＯ
Ｓトランジスタと、第３ＭＯＳトランジスタと、前記第
３ＭＯＳトランジスタと直列に接続された第４ＭＯＳト
ランジスタであって、前記第１ＭＯＳトランジスタおよ
び前記第２ＭＯＳトランジスタが前記第３ＭＯＳトラン
ジスタおよび前記第４ＭＯＳトランジスタと並列に接続
された、前記第４ＭＯＳトランジスタと、を有する、前
記ブースト制御回路。 （１８） 第１１項記載のブースト制御回路において、
前記容量性負荷と前記第２エネルギ蓄積部品との間でエ
ネルギを転送するための前記装置が前記容量性負荷と前
記第２エネルギ蓄積部品との間に接続された転送回路
と、前記転送回路と前記２方向駆動回路とに接続された
制御回路であって、前記制御回路が前記２方向駆動回路
を監視するように動作することができ、かつ２方向駆動
が中断する時前記容量性負荷の第１方向への駆動が前記
転送回路を作動し、それにより前記容量性負荷の中に蓄
えられたエネルギを前記第２エネルギ蓄積部品に転送す
る経路を生じ、かつ前記２方向駆動回路が前記容量性負
荷を第２方向に駆動する準備ができる時前記制御回路が
動作することにより前記転送回路を作動させることがで
き、それにより前記第２エネルギ蓄積部品の中に蓄えら
れたエネルギを前記容量性負荷に転送する経路が生ず
る、前記制御回路と、を有する、前記ブースト制御回
路。 （１９） 第１８項記載のブースト制御回路において、
前記第２エネルギ蓄積部品に接続されたブースト回路を
さらに有し、かつ前記第２エネルギ部品の中に蓄えられ
たエネルギが前記容量性負荷に戻すように転送されるべ
き時に前記ブースト回路が作動され、かつ前記ブースト
回路が前記第２エネルギ部品のアース電位に最も近い接
続点に電圧を配置し、それにより前記第２エネルギ蓄積
部品の中に蓄えられたすべてのエネルギの完全な転送を
実行することができる、前記ブースト制御回路。
【００４６】（２０） ブースト制御回路の効率を改善
する方法は、負荷の中に蓄えられたエネルギをエネルギ
蓄積部品に転送する段階と、エネルギ蓄積部品から負荷
にエネルギを戻すように転送する段階とを有する。この
方法は、第１エネルギ蓄積部品と、この第１エネルギ蓄
積部品の中にエネルギの蓄積を開始および中止するため
の装置と、容量性負荷と、第１エネルギ蓄積部品に接続
された２方向駆動回路と、この駆動回路に接続された第
２エネルギ蓄積部品と、容量性負荷と第２エネルギ蓄積
部品との間でエネルギを転送するための装置と、を有す
るブースト制御回路により実行される。容量性負荷の両
端に第１極性方向を有する電圧が予め定められた電圧に
到達する時、容量性負荷の中のエネルギが第２エネルギ
蓄積部品に転送され、そしてその後、容量性負荷に戻す
ようにエネルギが第２極性方向を有して転送される。そ
れにより、エネルギが保存され、およびブースト制御回
路の電力消費を大幅に小さくすることができる。
【図面の簡単な説明】
【図１】先行技術によるブースト制御回路のブロック線
図／概要図の組み合わせ図。
【図２】本発明の１つの実施例である改良されたブース
ト制御回路３０のブロック線図／概要図の組み合わせ
図。
【図３】本発明のまた別の実施例のブロック線図／概要
図の組み合わせ図。
【図４】本発明のさらに別の実施例のブロック線図／概
要図の組み合わせ図。
【図５】微分器回路の回路図およびその波形図であっ
て、ａは微分器回路２９のブロック線図／概要図の組み
合わせ図、ｂはａ図の微分器回路２９の中の種々の接続
点における電圧波形および電流波形を示したタイミング
図。
【図６】図２、図３、および図４の論理回路２７を示し
た論理図。
【図７】ＥＬ負荷ＣL の波形図であって、ａは図１の先
行技術によるブースト制御回路１０のＥＬ負荷ＣL の両
端の電圧を時間に対して示したタイミング図、ｂは本発
明の１つの実施例である改良されたブースト制御回路３
０のＥＬ負荷ＣL の両端の電圧を時間に対して示したタ
イミング図。
【図８】先行技術および本発明によるブースト制御回路
の電圧および電流の波形のタイミングを示した図であっ
て、ａは図１の先行技術によるブースト制御回路１０の
中の電圧波形および電流波形を示したタイミング図、ｂ
は改良されたブースト制御回路３０の中の電圧波形およ
び電流波形を示したタイミング図。
【図９】インダクタ２２の特性図であって、ａはインダ
クタ２２の非理想的特性を示したグラフ、ｂはインダク
タ２２の中のインダクタンスと電流との間の関係を示し
たグラフ。
【図１０】本発明の別の実施例のブロック線図／概要図
１００の組み合わせ図。
【図１１】本発明のさらに別の実施例のブロック線図／
概要図１１０の組み合わせ図。
【図１２】図１の先行技術の回路１０に比べて改良され
た効率を有する図１０および図１１の回路１００および
１１０の一連のタイミング図。
【符号の説明】
２２ 第１エネルギ蓄積部品、インダクタ ＣL 容量性負荷、エレクトロルミネセンス負荷 Ｍ２、Ｍ３、Ｍ４、Ｍ５ ２方向駆動回路 ＣS 第２エネルギ蓄積部品、コンデンサ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 負荷に蓄えられたエネルギをエネルギ蓄
    積部品に転送し、 前記負荷の中に蓄えられたエネルギを回復することによ
    ってブースト制御回路の効率を改良するために、前記エ
    ネルギ蓄積部品から前記負荷に戻すようにエネルギを転
    送する、ブースト制御回路の効率を改良する方法。
  2. 【請求項２】 第１エネルギ蓄積部品と、 前記第１エネルギ蓄積部品の中にエネルギの蓄積を開始
    および中止する装置と、 容量性負荷と、 前記第１エネルギ蓄積部品とエネルギの蓄積を開始およ
    び中止する前記装置と前記容量性負荷とに接続された２
    方向駆動回路であって、エネルギが前記第１エネルギ蓄
    積エレメントから前記駆動回路を通して前記容量性負荷
    に転送され、それにより前記容量性負荷が第１方向に駆
    動される時第１極性方向を有する電圧が前記容量性負荷
    の両端に生じ、かつ前記容量性負荷が第２方向に駆動さ
    れる時第２極性方向を有する電圧が前記容量性負荷の両
    端に生ずる、前記２方向駆動回路と、 第２エネルギ蓄積部品と、 前記容量性負荷と前記第２エネルギ蓄積部品との間でエ
    ネルギを転送する装置であって、前記容量性負荷の両端
    に第２極性方向を有する電圧が予め定められた電圧に到
    達する時、前記容量性負荷の中のエネルギを前記第２エ
    ネルギ蓄積部品に転送し、その後、前記容量性負荷に戻
    すように第２極性方向においてエネルギを転送し、それ
    によりエネルギを保存しおよびブースト制御回路の電力
    消費を大幅に小さくする、前記エネルギ転送装置と、を
    有する、ブースト制御回路。
JP9129895A 1996-05-21 1997-05-20 効率的なブースト制御回路 Pending JPH1066357A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/651,173 US5821701A (en) 1996-05-21 1996-05-21 Boost regulator circuit with stoarge capacitor for reduced power consumption
US651173 1996-05-21

Publications (1)

Publication Number Publication Date
JPH1066357A true JPH1066357A (ja) 1998-03-06

Family

ID=24611861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9129895A Pending JPH1066357A (ja) 1996-05-21 1997-05-20 効率的なブースト制御回路

Country Status (5)

Country Link
US (1) US5821701A (ja)
EP (1) EP0809421B1 (ja)
JP (1) JPH1066357A (ja)
KR (1) KR100420249B1 (ja)
DE (1) DE69711980T2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174777A (ja) * 1997-06-16 1999-03-16 Mitsubishi Electric Corp 半導体装置の入力バッファ
DE69719332D1 (de) 1997-11-28 2003-04-03 St Microelectronics Srl System zur Versorgung einer reaktiven Last
US6087863A (en) * 1998-03-16 2000-07-11 Supertex, Inc. Method for improving the efficiency of discharging capacitive loads in H-bridge switching networks
JP3540652B2 (ja) * 1998-04-10 2004-07-07 三洋電機株式会社 チャージポンプ式昇圧回路
US6538346B2 (en) 1998-11-25 2003-03-25 Stmicroelectronics S.R.L. System for driving a reactive load
US6204609B1 (en) * 2000-01-13 2001-03-20 Durel Corporation Enhanced inverter for powering an EL lamp
WO2001054461A1 (en) * 2000-01-24 2001-07-26 Osram Sylvania Electronic ballast circuit for operating a high intensity discharge lamp
US6297597B1 (en) * 2000-04-14 2001-10-02 Durel Corporation EL driver with low side current mirrors
JP2001338756A (ja) * 2000-05-29 2001-12-07 Nippon Precision Circuits Inc 容量性負荷の駆動回路および容量性負荷の駆動用集積回路
US6661285B1 (en) 2000-10-02 2003-12-09 Holosonic Research Labs Power efficient capacitive load driving device
TW550530B (en) 2000-10-27 2003-09-01 Semiconductor Energy Lab Display device and method of driving the same
GB2372647B (en) * 2001-02-26 2005-06-29 Cambridge Consultants Electronic circuits
US6452439B1 (en) * 2001-05-07 2002-09-17 International Business Machines Corporation Inductive voltage spike generator with diode shunt
US6437533B1 (en) 2001-08-08 2002-08-20 Buehler Motor, Inc. Actuator position control with inductive sensing
US6693387B2 (en) * 2002-01-16 2004-02-17 Intersil Americas Inc. Electroluminescent driver circuit
GB2405270B (en) * 2003-08-22 2007-04-11 Pelikon Ltd Charge recovery for enhanced transistor drive
US8148953B2 (en) * 2007-11-28 2012-04-03 International Business Machines Corporation Apparatus and method for recycling and reusing charge in an electronic circuit
CN102160273B (zh) * 2008-09-18 2014-10-15 奥斯兰姆有限公司 升压转换器和用于驱动在升压转换器上的电负载的方法
DE102009002464A1 (de) * 2009-04-17 2010-10-21 Robert Bosch Gmbh Verfahren um Betrieb einer Steuerschaltung, insbesondere zur Anwendung in einem Kraftfahrzeug
US9209680B2 (en) * 2009-04-29 2015-12-08 Infineon Technologies Ag Circuit for providing negative voltages with selectable charge pump or buck-boost operating mode
US9225253B2 (en) * 2012-10-23 2015-12-29 Microchip Technology Inc. High voltage switching linear amplifier and method therefor
DE102014202054B3 (de) * 2014-02-05 2015-04-02 Continental Automotive Gmbh Schaltungsanordnung zur Rückgewinnung von in einer induktiven Last gespeicherter Energie
US9680374B2 (en) 2014-05-27 2017-06-13 Marcus Allen Smith DC to DC boost converter utilizing storage capacitors charged by parallel inductor
US9307592B2 (en) * 2014-06-20 2016-04-05 Optromax Electronics Co., Ltd Constant current driving device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463283A (en) * 1994-05-24 1995-10-31 Bkl, Inc. Drive circuit for electroluminescent lamp
US5502357A (en) * 1994-10-03 1996-03-26 Durel Corporation Low cost inverter for EL lamp
US5568016A (en) * 1994-10-18 1996-10-22 Norand Corporation Power supply for an electroluminescent panel or the like

Also Published As

Publication number Publication date
EP0809421B1 (en) 2002-04-17
US5821701A (en) 1998-10-13
EP0809421A3 (en) 2000-01-12
DE69711980T2 (de) 2002-11-21
EP0809421A2 (en) 1997-11-26
DE69711980D1 (de) 2002-05-23
KR100420249B1 (ko) 2004-06-04
KR970077930A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
JPH1066357A (ja) 効率的なブースト制御回路
JP4527480B2 (ja) Ｄｃ−ｄｃコンバータにおける電力効率を最適化する方法および回路
AU705340B2 (en) Display panel sustain circuit enabling precise control of energy recovery
JP5474988B2 (ja) 回復の速い制御回路
US6140848A (en) Electronic driver circuit that utilizes resonance with load circuitry in combination with timed switching to reduce power consumption
WO2020083040A1 (zh) 升压电路及其驱动方法、背光模组和显示装置
US6686729B1 (en) DC/DC switching regulator having reduced switching loss
US20190261479A1 (en) Strobe apparatus having light-emitting semiconductor module driven by two-stepped drive current
KR102611781B1 (ko) 차지 펌프 회로를 포함하는 반도체 장치
CN112751481A (zh) 电压转换电路及其控制方法
WO2023134381A1 (zh) 开关电源电路及终端设备
US11012055B2 (en) Comparator system
US5057707A (en) Charge pump including feedback circuitry for eliminating the requirement of a separate oscillator
CN112106284B (zh) 具有控制器的dc-dc电压转换器
US7218538B2 (en) Power source device
US10231296B2 (en) Two-terminal integrated circuits with time-varying voltage-current characteristics including phased-locked power supplies
US8350632B1 (en) Energy-conserving driver for reactive loads
WO2025146406A1 (en) Modes of operation for a synchronous converter
JPH05336737A (ja) 突入電流抑制回路
Gasparri et al. A Fast Switching Current Controlled DC/DC Converter for Automotive Applications
US8436662B2 (en) Junction gate driver with tapped inductor current source
IT201900010662A1 (it) Circuito, dispositivo convertitore multifase e procedimento di funzionamento corrispondenti
WO2024247386A1 (ja) 上アーム駆動回路
JP2002078327A (ja) 昇圧変換回路での逆回復電流制限回路
KR20010087004A (ko) 저전력 스캔 구동 회로를 가지는 표시(ｄｉｓｐｌａｙ) 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060830

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070206