JPH1068763A - タイミング信号発生回路 - Google Patents
タイミング信号発生回路Info
- Publication number
- JPH1068763A JPH1068763A JP8225261A JP22526196A JPH1068763A JP H1068763 A JPH1068763 A JP H1068763A JP 8225261 A JP8225261 A JP 8225261A JP 22526196 A JP22526196 A JP 22526196A JP H1068763 A JPH1068763 A JP H1068763A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- timing signal
- ripple carry
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】簡単な構成で、低消費電力化および低ノイズ化
を図ることのできるタイミング信号発生回路を提供する
ことにある。 【解決手段】入力信号の到来によりクロックが発生し、
イネーブル信号が与えられると前記クロックの発生が停
止するスタータブルオシレータと、前記入力信号に関連
して初期値設定が可能であり、前記クロックを計数して
オーバーフローしたときにはリップルキャリーを発生す
るプリセッタブルカウンタを具備し、前記リップルキャ
リーを、タイミング信号として出力すると共に前記イネ
ーブル信号として利用する。
を図ることのできるタイミング信号発生回路を提供する
ことにある。 【解決手段】入力信号の到来によりクロックが発生し、
イネーブル信号が与えられると前記クロックの発生が停
止するスタータブルオシレータと、前記入力信号に関連
して初期値設定が可能であり、前記クロックを計数して
オーバーフローしたときにはリップルキャリーを発生す
るプリセッタブルカウンタを具備し、前記リップルキャ
リーを、タイミング信号として出力すると共に前記イネ
ーブル信号として利用する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩテスト装置
等において必要なタイミング信号を発生するためのタイ
ミング信号発生回路に関し、特に低消費電力化および低
ノイズ化のための改善に関するものである。
等において必要なタイミング信号を発生するためのタイ
ミング信号発生回路に関し、特に低消費電力化および低
ノイズ化のための改善に関するものである。
【０００２】
【従来の技術】ＬＳＩテスト装置等では周知のようにテ
スト開始用にタイミング信号が必要である。タイミング
信号とはある指定の時点より所定の時間経過した後に発
生させる信号を指すが、このタイミング信号は通常基準
信号としてのクロックに基づいて、例えばこのクロック
をカウンタで計数する等して作成される。
スト開始用にタイミング信号が必要である。タイミング
信号とはある指定の時点より所定の時間経過した後に発
生させる信号を指すが、このタイミング信号は通常基準
信号としてのクロックに基づいて、例えばこのクロック
をカウンタで計数する等して作成される。
【０００３】
【発明が解決しようとする課題】しかしながら、その場
合クロックは常時発生させており、そのクロックを必要
としないときでもクロック発生の回路が動作し無駄な電
力を消費しているという問題があった。また、このクロ
ックが内部回路に対してノイズ源となる危険性もあり、
クロックは不要時には出来る限り発生しないようにして
おくのが望ましい。
合クロックは常時発生させており、そのクロックを必要
としないときでもクロック発生の回路が動作し無駄な電
力を消費しているという問題があった。また、このクロ
ックが内部回路に対してノイズ源となる危険性もあり、
クロックは不要時には出来る限り発生しないようにして
おくのが望ましい。
【０００４】本発明の目的は、このような点に鑑み、簡
単な構成で、低消費電力化および低ノイズ化を図ること
のできるタイミング信号発生回路を提供することにあ
る。
単な構成で、低消費電力化および低ノイズ化を図ること
のできるタイミング信号発生回路を提供することにあ
る。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために本発明では、入力信号の到来によりクロックが
発生し、イネーブル信号が与えられると前記クロックの
発生が停止するスタータブルオシレータと、前記入力信
号に関連して初期値設定が可能であり、前記クロックを
計数してオーバーフローしたときにはリップルキャリー
を発生するプリセッタブルカウンタを具備し、前記リッ
プルキャリーを、タイミング信号として出力すると共に
前記イネーブル信号として利用する。
るために本発明では、入力信号の到来によりクロックが
発生し、イネーブル信号が与えられると前記クロックの
発生が停止するスタータブルオシレータと、前記入力信
号に関連して初期値設定が可能であり、前記クロックを
計数してオーバーフローしたときにはリップルキャリー
を発生するプリセッタブルカウンタを具備し、前記リッ
プルキャリーを、タイミング信号として出力すると共に
前記イネーブル信号として利用する。
【０００６】
【作用】スタータブルオシレータは、入力信号の到来
（立ち上がり）でクロック発生を開始し、このクロック
を計数するプリセッタブルカウンタがオーバーフローし
たときに出るリップルキャリー信号でクロック発生が停
止する。プリセッタブルカウンタは入力信号がないとき
に初期値が設定され入力信号が立ち上がっている間スタ
ータブルオシレータからのクロックを計数する。なお、
オーバーフローしたときに出るリップルキャリー信号は
タイミング信号として外部に出力される。
（立ち上がり）でクロック発生を開始し、このクロック
を計数するプリセッタブルカウンタがオーバーフローし
たときに出るリップルキャリー信号でクロック発生が停
止する。プリセッタブルカウンタは入力信号がないとき
に初期値が設定され入力信号が立ち上がっている間スタ
ータブルオシレータからのクロックを計数する。なお、
オーバーフローしたときに出るリップルキャリー信号は
タイミング信号として外部に出力される。
【０００７】
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図１は本発明に係るタイミング信号発生回路
の一実施例を示す構成図である。図において、１はスタ
ーブルオシレータ、２はプリセッタブルカウンタであ
る。
説明する。図１は本発明に係るタイミング信号発生回路
の一実施例を示す構成図である。図において、１はスタ
ーブルオシレータ、２はプリセッタブルカウンタであ
る。
【０００８】スタータブルオシレータ１は、入力端子Ｉ
Ｎに加えられる入力信号がＨＩＧＨレベル（以下Ｈレベ
ルという）に立ち上がる時に所定の周波数のクロック
（パルス信号）発生を開始する。ただし、イネーブル端
子enable（反転入力端子）に加えられる信号がＨレベル
になるとクロック発生が停止し、次に入力端子ＩＮの信
号が再びＨレベルに立ち上がるまではクロックは発生し
ない。
Ｎに加えられる入力信号がＨＩＧＨレベル（以下Ｈレベ
ルという）に立ち上がる時に所定の周波数のクロック
（パルス信号）発生を開始する。ただし、イネーブル端
子enable（反転入力端子）に加えられる信号がＨレベル
になるとクロック発生が停止し、次に入力端子ＩＮの信
号が再びＨレベルに立ち上がるまではクロックは発生し
ない。
【０００９】プリセッタブルカウンタ２は、ロード端子
ｌｄｎに加えられる非同期ロード（この場合前記入力信
号）がＬＯＷレベル（以下Ｌレベルという）に変化する
ときデータ入力端子dataに加えられている初期値にプリ
セットされ、非同期ロードがＨレベルとなっている間は
スタータブルオシレータ１が出力するクロックを計数す
る。カウンタ２はオーバーフローするとリップルキャリ
ーを発生する。このリップルキャリーはスタータブルオ
シレータ１のイネーブル信号としてイネーブル端子に加
えられ、リップルキャリーの立ち上がりでスタータブル
オシレータ１は停止する。
ｌｄｎに加えられる非同期ロード（この場合前記入力信
号）がＬＯＷレベル（以下Ｌレベルという）に変化する
ときデータ入力端子dataに加えられている初期値にプリ
セットされ、非同期ロードがＨレベルとなっている間は
スタータブルオシレータ１が出力するクロックを計数す
る。カウンタ２はオーバーフローするとリップルキャリ
ーを発生する。このリップルキャリーはスタータブルオ
シレータ１のイネーブル信号としてイネーブル端子に加
えられ、リップルキャリーの立ち上がりでスタータブル
オシレータ１は停止する。
【００１０】このような構成における動作を図２のタイ
ミングチャートを参照して次に説明する。入力信号の立
ち上がりにより図２の(b)に示すようにスタータブルオ
シレータ１からクロックが発生し始める。プリセッタブ
ルカウンタ２はロード端子ｌｄｎに与えられる信号すな
わち図２の(a)に示す入力信号がＨレベルになっている
間前記クロックを計数し、計数値がオーバーフローする
と図２の(c)に示すようにリップルキャリー（この信号
はタイミング信号として外部に出力される）を発生す
る。
ミングチャートを参照して次に説明する。入力信号の立
ち上がりにより図２の(b)に示すようにスタータブルオ
シレータ１からクロックが発生し始める。プリセッタブ
ルカウンタ２はロード端子ｌｄｎに与えられる信号すな
わち図２の(a)に示す入力信号がＨレベルになっている
間前記クロックを計数し、計数値がオーバーフローする
と図２の(c)に示すようにリップルキャリー（この信号
はタイミング信号として外部に出力される）を発生す
る。
【００１１】このリップルキャリーにより、図２の(b）
に示すようにスタータブルオシレータ１のクロック発生
が停止し、その後入力信号がＨレベルになるまでその状
態は維持される。
に示すようにスタータブルオシレータ１のクロック発生
が停止し、その後入力信号がＨレベルになるまでその状
態は維持される。
【００１２】以上のような動作により、入力信号の立ち
上がり時点から所定の時間(t)経過した後にプリセッタ
ブルカウンタ２からタイミング信号が出力される。同時
にこの時点からスタータブルオシレータ１でのクロック
発生が停止するため、消費電力は少なくなり、またノイ
ズ源ともならないようになる。
上がり時点から所定の時間(t)経過した後にプリセッタ
ブルカウンタ２からタイミング信号が出力される。同時
にこの時点からスタータブルオシレータ１でのクロック
発生が停止するため、消費電力は少なくなり、またノイ
ズ源ともならないようになる。
【００１３】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明はその本質から逸脱せずに多くの
変更、変形をなし得ることは当業者に明らかである。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明はその本質から逸脱せずに多くの
変更、変形をなし得ることは当業者に明らかである。
【００１４】
【発明の効果】以上説明したように本発明によれば、プ
リセッタブルカウンタの出力信号によりスタータブルオ
シレータのクロック発生を停止させるため、再び入力信
号が入って来るまでの間は低消費電力化、低ノイズ化を
実現することができる。
リセッタブルカウンタの出力信号によりスタータブルオ
シレータのクロック発生を停止させるため、再び入力信
号が入って来るまでの間は低消費電力化、低ノイズ化を
実現することができる。
【図１】本発明に係るタイミング発生回路の一実施例を
示す構成図
示す構成図
【図２】動作説明用のタイミングチャートである。
１ スタータブルオシレータ ２ プリセッタブルカウンタ
Claims (1)
- 【請求項１】入力信号の到来によりクロックが発生し、
イネーブル信号が与えられると前記クロックの発生が停
止するスタータブルオシレータと、 前記入力信号に関連して初期値設定が可能であり、前記
クロックを計数してオーバーフローしたときにはリップ
ルキャリーを発生するプリセッタブルカウンタを具備
し、前記リップルキャリーを、タイミング信号として出
力すると共に前記イネーブル信号として利用するように
したタイミング信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8225261A JPH1068763A (ja) | 1996-08-27 | 1996-08-27 | タイミング信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8225261A JPH1068763A (ja) | 1996-08-27 | 1996-08-27 | タイミング信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1068763A true JPH1068763A (ja) | 1998-03-10 |
Family
ID=16826551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8225261A Pending JPH1068763A (ja) | 1996-08-27 | 1996-08-27 | タイミング信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1068763A (ja) |
-
1996
- 1996-08-27 JP JP8225261A patent/JPH1068763A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103755A2 (en) | CMOS single chip microprocessor | |
| US5418485A (en) | Clock signal conditioning circuit | |
| EP0953987A3 (en) | Synchronous semiconductor storage device | |
| US5063355A (en) | Timer circuit | |
| JPH03134574A (ja) | パルス持続時間測定方法および回路 | |
| JPH08286780A (ja) | クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法 | |
| JPH1068763A (ja) | タイミング信号発生回路 | |
| US7053685B2 (en) | Frequency signal enabling apparatus and method thereof | |
| JP4022318B2 (ja) | リセット回路 | |
| JPS5811340U (ja) | 任意周波数発生装置 | |
| JPH06232699A (ja) | パルス発生装置 | |
| US6397342B1 (en) | Device with a clock output circuit | |
| JP2716386B2 (ja) | クロック出力回路 | |
| JPH1022819A (ja) | 半導体装置 | |
| JPH05303444A (ja) | クロック信号供給装置 | |
| JPH1174763A (ja) | 発振回路 | |
| JPH0535359A (ja) | クロツク発振器 | |
| JPH0696238A (ja) | マイクロコンピュータのリセット回路 | |
| JPS6076807A (ja) | クロツク整形回路 | |
| JP2935319B2 (ja) | マルチバイブレ−タ | |
| US5617310A (en) | Multiple operation mode microcontroller | |
| JP2723741B2 (ja) | 半導体集積回路のクロック発生回路 | |
| JP2995804B2 (ja) | スイッチングレギュレータのソフトスタート回路 | |
| JPH049336B2 (ja) | ||
| JPH07129272A (ja) | クロック速度制御回路 |