JPH1068962A - LCD panel - Google Patents

LCD panel

Info

Publication number
JPH1068962A
JPH1068962A JP8228955A JP22895596A JPH1068962A JP H1068962 A JPH1068962 A JP H1068962A JP 8228955 A JP8228955 A JP 8228955A JP 22895596 A JP22895596 A JP 22895596A JP H1068962 A JPH1068962 A JP H1068962A
Authority
JP
Japan
Prior art keywords
bus line
short
liquid crystal
insulating film
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8228955A
Other languages
Japanese (ja)
Inventor
Toru Amano
徹 天野
Naoyuki Shimada
尚幸 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8228955A priority Critical patent/JPH1068962A/en
Publication of JPH1068962A publication Critical patent/JPH1068962A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 簡略化された製造工程により液晶表示パネル
を作製し、完成した液晶表示パネルを用いた組立工程に
おける静電気対策を可能とする。 【解決手段】 走査配線1の端部および信号配線2の端
部に絶縁膜を介して短絡バスライン51、52を重畳
し、MIM素子61a、62a、61b、62bを形成
する。静電気による電圧が入力されると、MIM素子6
1a、62a、61b、62bの絶縁膜部分が絶縁破壊
され、静電気による電荷が短絡バスライン51または5
2に拡散される。
(57) [Summary] [PROBLEMS] To manufacture a liquid crystal display panel by a simplified manufacturing process, and to enable a countermeasure against static electricity in an assembling process using the completed liquid crystal display panel. SOLUTION: Short-circuit bus lines 51 and 52 are superposed on an end of a scanning wiring 1 and an end of a signal wiring 2 via an insulating film to form MIM elements 61a, 62a, 61b and 62b. When a voltage due to static electricity is input, the MIM element 6
The insulating film portions 1a, 62a, 61b, and 62b are broken down, and charges due to static electricity are transferred to the short-circuit bus lines 51 or 5.
Spread to 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、テレビジ
ョンセット、パーソナルコンピュータ、ワードプロセッ
サまたはOA(Office Automation)
機器などに用いられる液晶表示パネルに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television set, a personal computer, a word processor or OA (Office Automation).
The present invention relates to a liquid crystal display panel used for equipment and the like.

【0002】[0002]

【従来の技術】図3は、従来の液晶表示パネルの等価回
路を示す図である。この液晶表示パネルは、複数の画素
電極26がマトリックス状に設けられたアクティブマト
リックス基板と、基板表面のほぼ全面に対向電極27が
設けられた対向基板とが液晶層を挟んで対向配置され、
コンデンサとして機能する液晶セル24が構成されてい
る。アクティブマトリックス基板には各画素電極26に
接続されて薄膜トランジスタ(以下、TFTと称する)
23が設けられ、各画素電極26の周辺近傍を通ってゲ
ートバスライン21およびソースバスライン22が互い
に交差して設けられている。各TFT23はゲートバス
ライン21およびソースバスライン22に接続されてい
る。各ゲートバスライン21にはゲート電極端子28が
設けられ、このゲート電極端子28からゲートバスライ
ン21に印加されるゲート信号により、TFT23のオ
ン・オフが制御される。また、各ソースバスライン22
にはソース電極端子29が設けられ、各TFT23がオ
ン状態の時に、このソース電極端子29からソースバス
ライン22を介して入力されるソース信号が画素電極2
6に供給される。
2. Description of the Related Art FIG. 3 is a diagram showing an equivalent circuit of a conventional liquid crystal display panel. In this liquid crystal display panel, an active matrix substrate in which a plurality of pixel electrodes 26 are provided in a matrix and a counter substrate in which a counter electrode 27 is provided over substantially the entire surface of the substrate are arranged to face each other with a liquid crystal layer interposed therebetween.
A liquid crystal cell 24 functioning as a capacitor is configured. A thin film transistor (hereinafter referred to as TFT) connected to each pixel electrode 26 on the active matrix substrate
23, and a gate bus line 21 and a source bus line 22 are provided so as to intersect with each other passing around the periphery of each pixel electrode 26. Each TFT 23 is connected to a gate bus line 21 and a source bus line 22. Each gate bus line 21 is provided with a gate electrode terminal 28, and on / off of the TFT 23 is controlled by a gate signal applied from the gate electrode terminal 28 to the gate bus line 21. In addition, each source bus line 22
Is provided with a source electrode terminal 29. When each TFT 23 is turned on, a source signal input from the source electrode terminal 29 via the source bus line 22 is supplied to the pixel electrode 2.
6.

【0003】上記ゲートバスライン21の端部およびソ
ースバスライン22の端部には、全て、短絡バスライン
25が接続されている。この短絡バスライン25は、液
晶表示パネルの製造工程において発生する静電気により
TFT23が破壊されるのを防ぐために設けられてい
る。短絡バスライン25とゲートバスライン21との間
には非線形素子10aが設けられ、この非線形素子10
aが基準電位となるように配線された短絡バスライン2
5に非線形抵抗として接続されているので、ゲートバス
ライン21に静電気による電荷が生じた場合に、ゲート
バスライン21とソースバスライン22との間の電圧を
制御することができる。また、短絡バスライン25とソ
ースバスライン22との間には非線形素子10bが設け
られ、この非線形素子10bが短絡バスライン25に非
線形抵抗として接続されているので、ソースバスライン
22に静電気による電荷が生じた場合に、ゲートバスラ
イン21とソースバスライン22との間の電圧を制御す
ることができる。この非線形素子10a、10bとして
は、従来、TFT等の3端子素子が用いられている。
[0003] Short-circuit bus lines 25 are all connected to the ends of the gate bus lines 21 and the ends of the source bus lines 22. The short-circuit bus line 25 is provided to prevent the TFT 23 from being destroyed by static electricity generated in a manufacturing process of the liquid crystal display panel. A non-linear element 10a is provided between the short-circuit bus line 25 and the gate bus line 21.
Short-circuit bus line 2 wired so that a becomes the reference potential
5, the voltage between the gate bus line 21 and the source bus line 22 can be controlled when a charge due to static electricity is generated in the gate bus line 21. The nonlinear element 10b is provided between the short-circuit bus line 25 and the source bus line 22, and the nonlinear element 10b is connected to the short-circuit bus line 25 as a nonlinear resistor. Occurs, the voltage between the gate bus line 21 and the source bus line 22 can be controlled. Conventionally, three-terminal elements such as TFTs are used as the nonlinear elements 10a and 10b.

【0004】上記従来の液晶表示パネルにおいて、非線
形素子10a、10bを設ける理由は、以下の通りであ
る。即ち、通常の液晶表示パネルの製造において、液晶
表示パネルが完成すると、短絡バスラインはアクティブ
マトリックス基板の端部を欠落させることにより除去さ
れるのが一般的である。しかし、短絡バスラインを除去
した場合、完成した液晶表示パネルを用いて行われる表
示装置等の組立工程において静電気が発生しても、ゲー
トバスライン21とソースバスライン22との間の電圧
を制御することができない。このためゲートバスライン
21とソースバスライン22との間の絶縁膜やTFT2
3のゲート絶縁膜等が静電破壊されて、TFTアレーが
破壊される。これに対して、図3に示した従来の液晶表
示パネルでは、非線形素子10a、10bが設けられて
いるので、完成した液晶表示パネルに短絡バスライン2
5を残しておくことができ、完成した液晶表示パネルを
用いたその後の組立工程における静電気対策が可能とな
る。
The reason for providing the non-linear elements 10a and 10b in the above-mentioned conventional liquid crystal display panel is as follows. That is, in the manufacture of a normal liquid crystal display panel, when the liquid crystal display panel is completed, the short-circuit bus line is generally removed by dropping an end of the active matrix substrate. However, if the short-circuit bus line is removed, the voltage between the gate bus line 21 and the source bus line 22 is controlled even if static electricity is generated in an assembly process of a display device or the like performed using the completed liquid crystal display panel. Can not do it. Therefore, the insulating film between the gate bus line 21 and the source bus line 22 and the TFT 2
The gate insulating film 3 and the like are electrostatically destroyed, and the TFT array is destroyed. On the other hand, in the conventional liquid crystal display panel shown in FIG. 3, since the non-linear elements 10a and 10b are provided, the short-circuit bus line 2 is connected to the completed liquid crystal display panel.
5 can be left, and a countermeasure against static electricity can be taken in a subsequent assembly process using the completed liquid crystal display panel.

【0005】[0005]

【発明が解決しようとする課題】上述の図3に示した従
来の液晶表示パネルにおいては、短絡バスライン25が
残されており、その短絡バスライン25に非線形素子1
0aを介してゲートバスライン21が接続されると共に
非線形素子10bを介してソースバスライン22が接続
されているので、完成した液晶表示パネルを用いて行わ
れるその後の組立工程において静電気対策が可能とな
る。しかし、上記非線形素子10a、10bとしては、
従来、TFT等の3端子素子が用いられているため、そ
の3端子素子をダイオードのような2端子素子として用
いようとすると、ゲートとソースとを接続させるか、ま
たはゲートとドレインとを接続させるべく、スルーホー
ルを設ける必要があり、製造工程が複雑化するという問
題があった。
In the conventional liquid crystal display panel shown in FIG. 3, the short-circuit bus line 25 is left, and the short-circuit bus line 25 is connected to the non-linear element 1.
Since the gate bus line 21 is connected via Oa and the source bus line 22 is connected via the non-linear element 10b, it is possible to take measures against static electricity in a subsequent assembly process performed using the completed liquid crystal display panel. Become. However, as the nonlinear elements 10a and 10b,
Conventionally, a three-terminal element such as a TFT is used. If the three-terminal element is used as a two-terminal element such as a diode, the gate and the source are connected or the gate and the drain are connected. Therefore, it is necessary to provide through holes, and there is a problem that the manufacturing process is complicated.

【0006】本発明はこのような従来技術の課題を解決
するためになされたものであり、完成した液晶表示パネ
ルを用いて行われるその後の組立工程において静電気対
策が可能であり、しかも製造工程が複雑化しない液晶表
示パネルを提供することを目的とする。
The present invention has been made to solve such problems of the prior art, and it is possible to take measures against static electricity in a subsequent assembling process performed using a completed liquid crystal display panel. It is an object to provide a liquid crystal display panel that does not become complicated.

【0007】[0007]

【課題を解決するための手段】本発明の液晶表示パネル
は、液晶層を挟んで対向配置された一対の基板のうちの
一方の基板に、複数の画素電極および該画素電極に接続
されたスイッチング素子がマトリックス状に設けられる
と共に、該画素電極の周辺近傍を通って走査配線と信号
配線とが互いに交差して設けられ、該走査配線および該
信号配線のうちの少なくとも一方の配線端部上に1本ま
たは2本以上の短絡バスラインが絶縁膜を介して重畳形
成され、該配線端部と該絶縁膜と該短絡バスラインとの
重畳部で構成されるMIM素子が、基準値以上の電圧を
入力した場合にその絶縁膜部分が絶縁破壊して電荷を該
短絡バスラインに拡散させる構成となっており、そのこ
とにより上記目的が達成される。
According to the liquid crystal display panel of the present invention, a plurality of pixel electrodes and a switching device connected to the pixel electrodes are provided on one of a pair of substrates opposed to each other with a liquid crystal layer interposed therebetween. The elements are provided in a matrix, and a scanning wiring and a signal wiring are provided so as to cross each other through the vicinity of the periphery of the pixel electrode, and are provided on at least one wiring end of the scanning wiring and the signal wiring. One or two or more short-circuit bus lines are formed so as to overlap with each other via an insulating film, and the MIM element constituted by the overlapping portion of the wiring end and the insulating film and the short-circuit bus line has a voltage higher than a reference value. Is input, the insulating film portion is broken down and the electric charge is diffused to the short-circuit bus line, thereby achieving the above object.

【0008】前記短絡バスラインが、絶縁破壊されたM
IM素子部分の両側で切断されていてもよい。
[0008] The short-circuit bus line may
It may be cut on both sides of the IM element portion.

【0009】前記絶縁膜が、陽極酸化膜またはSiNX
膜からなっていてもよい。
The insulating film is an anodic oxide film or SiN x
It may consist of a membrane.

【0010】以下、本発明の作用について説明する。The operation of the present invention will be described below.

【0011】本発明において、走査配線の端部と絶縁膜
と短絡バスラインの一部との重畳部に形成されるMIM
(金属層−絶縁膜−金属層)素子、および信号配線の端
部と絶縁膜と短絡バスラインの一部との重畳部に形成さ
れるMIM素子はヒューズ素子として機能し、基準値未
満の電圧が入力された場合にはその絶縁膜部分が絶縁破
壊されないが、基準値以上の電圧が入力されるとその絶
縁膜部分が絶縁破壊される。
In the present invention, an MIM formed at an overlapping portion of an end portion of a scanning wiring, an insulating film and a part of a short-circuit bus line is provided.
(Metal layer-insulating film-metal layer) The element and the MIM element formed at the overlapping portion of the end of the signal wiring, the insulating film, and a part of the short-circuit bus line function as a fuse element, and have a voltage lower than a reference value. Is input, the insulating film portion is not broken down, but if a voltage higher than the reference value is input, the insulating film portion is broken down.

【0012】例えば、このMIM素子に液晶表示パネル
の通常駆動電圧である30V程度以下の電圧が入力され
た場合には、MIM素子の絶縁膜部分が絶縁破壊され
ず、駆動信号には影響が生じない。
For example, when a voltage of about 30 V or less, which is a normal driving voltage of a liquid crystal display panel, is input to the MIM element, the insulating film portion of the MIM element is not broken down, and the driving signal is affected. Absent.

【0013】一方、上記MIM素子に静電気により発生
する100V程度以上の高電圧が入力された場合には、
MIM素子の絶縁膜部分が絶縁破壊されて、静電気によ
る電荷が短絡バスラインに拡散される。
On the other hand, when a high voltage of about 100 V or more generated by static electricity is input to the MIM element,
The insulation of the insulating film portion of the MIM element is broken, and the charge due to static electricity is diffused to the short-circuit bus line.

【0014】このように上記構成のMIM素子がヒュー
ズ素子として機能するため、液晶表示パネルが完成して
も短絡バスラインを残しておくことができ、液晶表示パ
ネルの製造工程および完成した液晶表示パネルを用いた
それ以降の組立工程における静電気対策が可能となる。
また、上記構成のMIM素子は構造が簡単であるため、
製造工程を簡略化できる。
As described above, since the MIM element having the above structure functions as a fuse element, even when the liquid crystal display panel is completed, the short-circuit bus line can be left, and the manufacturing process of the liquid crystal display panel and the completed liquid crystal display panel This makes it possible to take countermeasures against static electricity in the subsequent assembling process using the.
Further, since the MIM element having the above structure has a simple structure,
The manufacturing process can be simplified.

【0015】上記MIM素子の絶縁膜部分が絶縁破壊さ
れると、そのMIM素子に接続された走査配線と短絡バ
スラインとが接続され、またはそのMIM素子に接続さ
れた信号配線と短絡バスラインとが接続されるため、そ
の走査配線や信号配線に対応する画素がライン状欠陥を
呈する。この場合、絶縁破壊されたMIM素子部分の両
側で短絡バスラインをレーザー等を用いて切断すること
により、ライン状欠陥を修正することが可能となる。
When the insulating film portion of the MIM element is broken down, the scanning wiring connected to the MIM element and the short-circuit bus line are connected, or the signal wiring and the short-circuit bus line connected to the MIM element are connected. Are connected, the pixel corresponding to the scanning wiring or signal wiring presents a linear defect. In this case, it is possible to correct the line-shaped defect by cutting the short-circuit bus line using a laser or the like on both sides of the MIM element portion where the dielectric breakdown has occurred.

【0016】上記絶縁膜としては陽極酸化膜を用いるの
が好ましい。この陽極酸化膜は、走査配線側にMIM素
子を設ける場合には、絶縁膜を挟んで重畳する走査配線
と短絡バスラインとのうちの一方を陽極酸化して形成す
ることができ、信号配線側にMIM素子を設ける場合に
は、絶縁膜を挟んで重畳する信号配線と短絡バスライン
とのうちの一方を陽極酸化して形成することができる。
陽極酸化膜は、ピンホールが少なく、均一性の高い膜と
することができる。しかも、陽極酸化膜は、走査配線と
信号配線との交差部で発生する短絡不良やTFTで発生
する短絡不良を防ぐためにも用いられるので、それらの
陽極酸化膜と上記MIM素子の絶縁膜とを同時に形成す
ることにより製造工程を簡略化できる。また、上記絶縁
膜としてSiNX膜を用いてもよい。SiNX膜は、TF
Tのゲート絶縁膜やその他の絶縁膜としても用いられる
ので、それらのSiNX膜と上記MIM素子の絶縁膜と
を同時に形成することにより製造工程を簡略化できる。
It is preferable to use an anodic oxide film as the insulating film. When the MIM element is provided on the scanning wiring side, this anodic oxide film can be formed by anodizing one of the scanning wiring and the short-circuit bus line which overlap each other with the insulating film interposed therebetween. In the case where the MIM element is provided, one of the signal wiring and the short-circuit bus line which are overlapped with an insulating film interposed therebetween can be formed by anodizing.
The anodic oxide film can be a film having few pinholes and high uniformity. Moreover, since the anodic oxide film is also used to prevent short-circuit failure occurring at the intersection of the scanning wiring and the signal wiring and short-circuit failure occurring at the TFT, the anodic oxide film and the insulating film of the MIM element are used. Simultaneous formation can simplify the manufacturing process. Further, a SiN x film may be used as the insulating film. The SiN X film is TF
Since it is also used as a T gate insulating film and other insulating films, the manufacturing process can be simplified by forming the SiN x film and the insulating film of the MIM element at the same time.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】図1に、本発明の一実施形態である液晶表
示パネルの等価回路を示す。この液晶表示パネルは、複
数の画素電極7がマトリックス状に設けられたアクティ
ブマトリックス基板と、基板表面のほぼ全面に対向電極
8が設けられた対向基板とが液晶層を挟んで対向配置さ
れ、コンデンサとして機能する液晶セル4が構成されて
いる。アクティブマトリックス基板には各画素電極6に
接続されてTFT3がマトリックス状に設けられ、各画
素電極7の周辺近傍を通って走査配線としてのゲートバ
スライン1および信号配線としてのソースバスライン2
が互いに交差して設けられている。各TFT3はゲート
バスライン1およびソースバスライン2に接続されてい
る。各ゲートバスライン1にはゲート電極端子11が設
けられ、このゲート電極端子11からゲートバスライン
1に印加されるゲート信号により、TFT3のオン・オ
フが制御される。また、各ソースバスライン2にはソー
ス電極端子12が設けられ、各TFT3がオン状態の時
に、このソース電極端子12からソースバスライン2を
介して入力されるソース信号が画素電極7に供給され
る。
FIG. 1 shows an equivalent circuit of a liquid crystal display panel according to an embodiment of the present invention. In this liquid crystal display panel, an active matrix substrate in which a plurality of pixel electrodes 7 are provided in a matrix and a counter substrate in which a counter electrode 8 is provided over substantially the entire surface of the substrate are opposed to each other with a liquid crystal layer interposed therebetween. The liquid crystal cell 4 functioning as a liquid crystal cell is configured. On the active matrix substrate, TFTs 3 are provided in a matrix and connected to the respective pixel electrodes 6, and pass through the vicinity of each of the pixel electrodes 7 and pass through the vicinity of the gate electrode 1 as a scanning line and the source bus line 2 as a signal line.
Are provided to cross each other. Each TFT 3 is connected to a gate bus line 1 and a source bus line 2. Each gate bus line 1 is provided with a gate electrode terminal 11, and on / off of the TFT 3 is controlled by a gate signal applied from the gate electrode terminal 11 to the gate bus line 1. Each source bus line 2 is provided with a source electrode terminal 12. When each TFT 3 is turned on, a source signal input from the source electrode terminal 12 via the source bus line 2 is supplied to the pixel electrode 7. You.

【0019】上記ゲートバスライン1の端部およびソー
スバスライン2の端部は、2重に設けられた矩形状の短
絡バスライン51、52に接続されている。これらの短
絡バスライン51、52は、液晶表示パネルの製造工程
において発生する静電気によりTFT3が破壊されるの
を防ぐために設けられている。短絡バスライン51とゲ
ートバスライン1との間にはMIM素子61aが設けら
れ、短絡バスライン52とゲートバスライン1との間に
はMIM素子62aが設けられている。また、短絡バス
ライン51とソースバスライン2との間にはMIM素子
61bが設けられ、短絡バスライン52とソースバスラ
イン2との間にはMIM素子62bが設けられている。
この短絡バスライン51、52は、コモン電位等に設置
されている。
An end of the gate bus line 1 and an end of the source bus line 2 are connected to double short-circuited bus lines 51 and 52 which are provided in double. These short-circuit bus lines 51 and 52 are provided in order to prevent the TFT 3 from being destroyed by static electricity generated in the manufacturing process of the liquid crystal display panel. An MIM element 61a is provided between the short-circuit bus line 51 and the gate bus line 1, and an MIM element 62a is provided between the short-circuit bus line 52 and the gate bus line 1. An MIM element 61b is provided between the short-circuit bus line 51 and the source bus line 2, and an MIM element 62b is provided between the short-circuit bus line 52 and the source bus line 2.
The short-circuit bus lines 51 and 52 are set at a common potential or the like.

【0020】図2(a)はMIM素子61a、62aを
示す断面図であり、図2(b)はMIM素子61b、6
2bを示す断面図である。MIM素子61aは、アクテ
ィブマトリックス基板を構成する絶縁性基板16上に配
線されたゲートバスライン1の端部と短絡バスライン5
1との間に絶縁膜9が挟まれた構成の二端子素子であ
り、MIM素子62aは、絶縁性基板16上に配線され
たゲートバスライン1の端部と短絡バスライン52との
間に絶縁膜9が挟まれた構成の二端子素子である。ま
た、MIM素子61bは、絶縁性基板16上に配線され
たソースバスライン2の端部と短絡バスライン51との
間に絶縁膜9が挟まれた構成の二端子素子であり、MI
M素子62bは、絶縁性基板16上に配線されたソース
バスライン2の端部と短絡バスライン52との間に絶縁
膜9が挟まれた構成の二端子素子である。
FIG. 2A is a sectional view showing MIM elements 61a and 62a, and FIG. 2B is a sectional view showing MIM elements 61b and 6a.
It is sectional drawing which shows 2b. The MIM element 61a is connected to the end of the gate bus line 1 and the shorted bus line 5 wired on the insulating substrate 16 forming the active matrix substrate.
The MIM element 62a is provided between the end of the gate bus line 1 wired on the insulating substrate 16 and the short-circuit bus line 52. This is a two-terminal element having a configuration in which the insulating film 9 is interposed. The MIM element 61b is a two-terminal element having a configuration in which the insulating film 9 is interposed between the end of the source bus line 2 wired on the insulating substrate 16 and the short-circuit bus line 51.
The M element 62 b is a two-terminal element having a configuration in which the insulating film 9 is interposed between the end of the source bus line 2 wired on the insulating substrate 16 and the short-circuit bus line 52.

【0021】このMIM素子61a、62aは、以下の
ようにして作製することができる。絶縁性基板16上に
Ta等の陽極酸化可能な材料を用いてゲートバスライン
1を形成し、短絡バスライン51、52と重畳する部分
の表面に対して陽極酸化法により陽極酸化を行う。これ
により、短絡バスライン51、52と重畳するゲートバ
スライン1部分の上に、Ta酸化膜等からなる絶縁膜9
が形成される。その上に一部重畳するようにTi等から
なる短絡バスライン51、52を形成する。以上によ
り、ゲートバスライン1、絶縁膜9および短絡バスライ
ン51からなる非線形素子61aと、ゲートバスライン
1、絶縁膜9および短絡バスライン52からなる非線形
素子62aとが形成される。
The MIM elements 61a and 62a can be manufactured as follows. The gate bus line 1 is formed on the insulating substrate 16 using an anodic oxidizable material such as Ta, and the surface of the portion overlapping with the short-circuit bus lines 51 and 52 is anodized by the anodic oxidation method. As a result, the insulating film 9 made of a Ta oxide film or the like is
Is formed. Short-circuit bus lines 51 and 52 made of Ti or the like are formed thereon so as to partially overlap. As described above, a nonlinear element 61a including the gate bus line 1, the insulating film 9, and the short-circuit bus line 51, and a nonlinear element 62a including the gate bus line 1, the insulating film 9, and the short-circuit bus line 52 are formed.

【0022】また、非線形素子61b、62bは、ゲー
トバスライン1の代わりにソースバスライン2を陽極酸
化して絶縁膜を形成し、その上に短絡バスライン51、
52を形成することにより、上記非線形素子61a、6
1bと同様にして作製することができる。
The non-linear elements 61b and 62b are formed by forming an insulating film by anodizing the source bus line 2 instead of the gate bus line 1 and forming a short-circuit bus line 51 thereon.
52, the nonlinear elements 61a, 6a
1b.

【0023】次に、本実施形態の液晶表示パネルの動作
について説明する。この液晶表示パネルにおいて、上記
MIM素子61a、61b、62a、62bはヒューズ
素子として機能する。即ち、液晶表示パネルの通常駆動
電圧である30V程度以下の電圧印加ではMIM素子6
1a、61b、62a、62bの絶縁膜部分が絶縁破壊
されず、駆動信号に影響を与えることはないが、静電気
により100V程度以上の高電圧が印加されるとMIM
素子61a、61b、62a、62bの絶縁膜部分が絶
縁破壊されるため、電荷が短絡バスライン51、52に
拡散される。このようにMIM素子61a、61b、6
2a、62bがヒューズ素子として機能するため、ゲー
トバスライン1とソースバスライン2との間の絶縁膜や
TFT3のゲート絶縁膜等が静電破壊されることはな
く、TFTアレーの静電破壊を防ぐことができる。
Next, the operation of the liquid crystal display panel of this embodiment will be described. In this liquid crystal display panel, the MIM elements 61a, 61b, 62a, 62b function as fuse elements. That is, when a voltage of about 30 V or less, which is a normal driving voltage of the liquid crystal display panel, is applied, the MIM element 6
The insulating film portions 1a, 61b, 62a and 62b are not broken down and do not affect the drive signal. However, when a high voltage of about 100 V or more is applied by static electricity, the MIM
Since the insulating film portions of the elements 61a, 61b, 62a, 62b are broken down, charges are diffused to the short-circuit bus lines 51, 52. Thus, the MIM elements 61a, 61b, 6
Since the fuses 2a and 62b function as fuse elements, the insulating film between the gate bus line 1 and the source bus line 2 and the gate insulating film of the TFT 3 are not electrostatically damaged. Can be prevented.

【0024】例えば、上記ソースバスライン2にソース
電極端子12から静電気による100V以上の電圧が入
力された場合、MIM素子61bを構成する絶縁膜9部
分が絶縁破壊されて、静電気による電荷が短絡バスライ
ン51に拡散される。この短絡バスライン51は接地さ
れているので、ソースバスライン2に対応する画素部分
がライン状欠陥を呈するが、図1に示すように、短絡バ
スライン51をMIM素子61b部分の両側14b、1
5bでレーザー等を用いて切断することにより、このラ
イン状欠陥を修正することができる。また、MIM素子
61bを構成する絶縁膜9部分の代わりに、MIM素子
62bを構成する絶縁膜9部分が絶縁破壊されて、静電
気による電荷が短絡バスライン52に拡散されることも
ある。この場合にも同様のライン状欠陥が生じるが、図
1に示すように、短絡バスライン52をMIM素子62
b部分の両側16b、17bでレーザー等を用いて切断
することにより、このライン状欠陥を修正することがで
きる。
For example, when a voltage of 100 V or more due to static electricity is input from the source electrode terminal 12 to the source bus line 2, the insulation film 9 constituting the MIM element 61b is broken down, and the charges due to the static electricity are short-circuited. Diffused to line 51. Since the short-circuit bus line 51 is grounded, the pixel portion corresponding to the source bus line 2 presents a linear defect. However, as shown in FIG. 1, the short-circuit bus line 51 is connected to both sides 14b, 1b of the MIM element 61b.
By cutting with a laser or the like in 5b, this linear defect can be corrected. In addition, instead of the insulating film 9 constituting the MIM element 61b, the insulating film 9 constituting the MIM element 62b may be broken down, and the charge due to static electricity may be diffused to the short-circuit bus line 52. In this case, similar line-like defects also occur, but as shown in FIG.
This line-shaped defect can be corrected by cutting using laser or the like on both sides 16b and 17b of the portion b.

【0025】また、上記ゲートバスライン1にゲート電
極端子11から静電気による100V以上の電圧が入力
された場合、MIM素子61aを構成する絶縁膜9部分
が絶縁破壊されて、静電気による電荷が短絡バスライン
51に拡散される。この短絡バスライン51は接地され
ているので、ゲートバスライン1にライン欠陥が生じる
が、図1に示すように、短絡バスライン51をMIM素
子61b部分の両側14b、15bでレーザー等を用い
て切断することにより、このライン状欠陥を修正するこ
とができる。また、MIM素子61aを構成する絶縁膜
9部分の代わりに、MIM素子62aを構成する絶縁膜
9部分が絶縁破壊されて、静電気による電荷が短絡バス
ライン52に拡散されることもある。この場合にも同様
のライン状欠陥が生じるが、図1に示すように、短絡バ
スライン52をMIM素子62b部分の両側16b、1
7bでレーザー等を用いて切断すると、このライン状欠
陥を修正することができる。
When a voltage of 100 V or more due to static electricity is input from the gate electrode terminal 11 to the gate bus line 1, the insulation film 9 constituting the MIM element 61a is broken down, and the charges due to the static electricity are short-circuited. Diffused to line 51. Since the short-circuit bus line 51 is grounded, a line defect occurs in the gate bus line 1. However, as shown in FIG. 1, the short-circuit bus line 51 is formed by using a laser or the like on both sides 14b and 15b of the MIM element 61b. By cutting, this linear defect can be corrected. In addition, instead of the insulating film 9 forming the MIM element 61a, the insulating film 9 forming the MIM element 62a may be broken down, and the charge due to static electricity may be diffused to the short-circuit bus line 52. In this case as well, similar line-like defects occur, but as shown in FIG. 1, the short-circuit bus line 52 is connected to both sides 16b, 1b of the MIM element 62b.
By cutting with a laser or the like at 7b, this linear defect can be corrected.

【0026】このように本実施形態の液晶表示パネルに
おいては、上記MIM素子61a、61b、62a、6
2bがヒューズ素子として機能するので、通常駆動時の
表示特性は良好に保ったままで、この液晶表示パネルを
用いたその後の組立工程における静電気対策が可能であ
る。また、上記MIM素子61a、61b、62a、6
2bはMIM素子であり、構造が簡単であるため、製造
工程を簡略化して低コスト化が可能である。さらに、本
実施形態の液晶表示パネルにおいては、2重に短絡バス
ライン51、52が設けられているため、一方の短絡バ
スラインに接続されたMIM素子の絶縁膜部分が絶縁破
壊されても、他方の短絡バスラインに接続されたMIM
素子がその後で発生する静電気に対応できるので、より
確実に静電気対策を行うことができる。
As described above, in the liquid crystal display panel of the present embodiment, the MIM elements 61a, 61b, 62a, 6
Since 2b functions as a fuse element, it is possible to take countermeasures against static electricity in a subsequent assembling process using this liquid crystal display panel while maintaining good display characteristics during normal driving. Further, the MIM elements 61a, 61b, 62a, 6
Reference numeral 2b denotes an MIM element, which has a simple structure, so that the manufacturing process can be simplified and the cost can be reduced. Further, in the liquid crystal display panel of the present embodiment, since the short-circuit bus lines 51 and 52 are provided twice, even if the insulating film portion of the MIM element connected to one of the short-circuit bus lines is broken down, MIM connected to the other short-circuit bus line
Since the element can cope with static electricity generated later, static electricity countermeasures can be taken more reliably.

【0027】なお、上記実施形態では、ゲートバスライ
ン1の端部上に絶縁膜9を介して短絡バスライン51、
52を重畳してMIM素子を構成したが、短絡バスライ
ン51、52上に絶縁膜を介してゲートバスライン1の
端部を重畳したMIM素子としてもよい。また、ソース
バスライン2の端部上に絶縁膜9を介して短絡バスライ
ン51、52を重畳してMIM素子を構成したが、短絡
バスライン51、52上に絶縁膜を介してソースバスラ
イン2の端部を重畳したMIM素子としてもよい。この
場合、短絡バスライン51、52を陽極酸化して絶縁膜
9を形成することができる。陽極酸化はMIM素子を構
成する部分に対してのみ行っても良く、ゲートバスライ
ン1、ソースバスライン2または短絡バスライン51、
52の全面に対して陽極酸化を行っても良い。また、絶
縁膜9としては、陽極酸化膜に限らず、SiNX等の他
の材料からなる絶縁膜を用いても良い。ゲートバスライ
ン1およびソースバスライン2の材料としてはTaを用
いているが、他の材料を用いてもよく、ゲートバスライ
ン1とソースバスライン2とで異なる材料を用いても良
い。また、短絡バスライン51、52の材料としてはT
iを用いているが、他の材料を用いてもよい。但し、ゲ
ートバスライン1、ソースバスライン2および短絡バス
ライン51、52の材料は、MIM素子としての機能を
有効に確保できるもの同士を組み合わせて用いるのが好
ましい。
In the above-described embodiment, the short-circuited bus line 51 is formed on the end of the gate bus line 1 via the insulating film 9.
Although the MIM element is configured by superimposing 52, the MIM element may be configured by superimposing the end of the gate bus line 1 on the short-circuit bus lines 51 and 52 via an insulating film. Further, the MIM element is formed by superimposing the short-circuit bus lines 51 and 52 on the end of the source bus line 2 via the insulating film 9. However, the MIM element is formed on the short-circuit bus lines 51 and 52 via the insulating film. An MIM element in which two end portions are overlapped may be used. In this case, the insulating film 9 can be formed by anodizing the short-circuit bus lines 51 and 52. The anodic oxidation may be performed only on the portion constituting the MIM element, and the gate bus line 1, the source bus line 2, or the short-circuit bus line 51,
Anodization may be performed on the entire surface of the substrate 52. Further, as the insulating film 9 is not limited to the anodic oxide film may be an insulating film made of other materials such as SiN X. Although Ta is used as a material for the gate bus line 1 and the source bus line 2, another material may be used, and different materials may be used for the gate bus line 1 and the source bus line 2. The material of the short-circuit bus lines 51 and 52 is T
Although i is used, other materials may be used. However, as the material of the gate bus line 1, the source bus line 2, and the short-circuit bus lines 51 and 52, it is preferable to use a combination of materials that can effectively secure the function as the MIM element.

【0028】また、各ゲートバスライン1および各ソー
スバスライン2に絶縁膜を介して2本の短絡バスライン
51、52を重畳させたが、1本の短絡バスラインを重
畳させるのみでもよく、あるいは3本以上の短絡バスラ
インを重畳させてもよい。
Although the two short-circuit bus lines 51 and 52 are superimposed on each gate bus line 1 and each source bus line 2 via an insulating film, only one short bus line may be superposed. Alternatively, three or more short-circuit bus lines may be superimposed.

【0029】[0029]

【発明の効果】以上の説明から明らかなように、本発明
によれば、走査配線の端部と絶縁膜と短絡バスラインの
一部との重畳部に形成されるMIM素子および信号配線
の端部と絶縁膜と短絡バスラインの一部との重畳部に形
成されるMIM素子がヒューズ素子として機能するの
で、TFTアレーを保護することができる。従って、本
発明によれば、液晶表示パネルの製造工程のみならず、
完成した液晶表示パネルを用いたそれ以降の組立工程に
おいても静電気対策が可能となる。また、このMIM素
子は構造が簡単であるため、製造工程が簡略化できる。
従って、歩留りおよび生産性に優れた液晶表示パネルを
低コストで作製することができる。
As is apparent from the above description, according to the present invention, the MIM element and the end of the signal wiring formed at the overlapping portion of the end of the scanning wiring, the insulating film and a part of the short-circuit bus line. Since the MIM element formed at the overlapping portion of the portion, the insulating film, and a part of the short-circuit bus line functions as a fuse element, the TFT array can be protected. Therefore, according to the present invention, not only the manufacturing process of the liquid crystal display panel,
In the subsequent assembling process using the completed liquid crystal display panel, it is possible to take measures against static electricity. Further, since the MIM element has a simple structure, the manufacturing process can be simplified.
Therefore, a liquid crystal display panel excellent in yield and productivity can be manufactured at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態1の液晶表示パネルの等価回路を示す
図である。
FIG. 1 is a diagram illustrating an equivalent circuit of a liquid crystal display panel according to a first embodiment.

【図2】(a)は実施形態1の液晶表示パネルにおける
MIM素子61a、62aを示す断面図であり、(b)
はMIM素子61b、62bを示す断面図である。
FIG. 2A is a cross-sectional view showing MIM elements 61a and 62a in the liquid crystal display panel according to the first embodiment, and FIG.
Is a sectional view showing MIM elements 61b and 62b.

【図3】従来の液晶表示パネルの等価回路を示す図であ
る。
FIG. 3 is a diagram showing an equivalent circuit of a conventional liquid crystal display panel.

【符号の説明】[Explanation of symbols]

1 ゲートバスライン 2 ソースバスライン 3 TFT 4 液晶セル 7 画素電極 8 対向電極 11 ゲート電極端子 12 ソース電極端子 14a、14b、15a、15b、16a、16b、1
7a、17b 切断部 51、52 短絡バスライン 61a、61b、62a、62b MIM素子
DESCRIPTION OF SYMBOLS 1 Gate bus line 2 Source bus line 3 TFT 4 Liquid crystal cell 7 Pixel electrode 8 Counter electrode 11 Gate electrode terminal 12 Source electrode terminal 14a, 14b, 15a, 15b, 16a, 16b, 1
7a, 17b Cutting section 51, 52 Short-circuit bus line 61a, 61b, 62a, 62b MIM element

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 液晶層を挟んで対向配置された一対の基
板のうちの一方の基板に、複数の画素電極および該画素
電極に接続されたスイッチング素子がマトリックス状に
設けられると共に、該画素電極の周辺近傍を通って走査
配線と信号配線とが互いに交差して設けられ、 該走査配線および該信号配線のうちの少なくとも一方の
配線端部上に1本または2本以上の短絡バスラインが絶
縁膜を介して重畳形成され、該配線端部と該絶縁膜と該
短絡バスラインとの重畳部で構成されるMIM素子が、
基準値以上の電圧を入力した場合にその絶縁膜部分が絶
縁破壊して電荷を該短絡バスラインに拡散させる構成と
なっている液晶表示パネル。
1. A plurality of pixel electrodes and switching elements connected to the pixel electrodes are provided in a matrix on one of a pair of substrates opposed to each other with a liquid crystal layer interposed therebetween. Scanning lines and signal lines are provided so as to intersect each other through the vicinity of one of the lines, and one or more short-circuit bus lines are insulated on at least one of the wiring ends of the scanning lines and the signal lines. An MIM element formed by overlapping with a film, and configured by an overlapping portion of the wiring end, the insulating film, and the short-circuit bus line,
A liquid crystal display panel having a configuration in which, when a voltage equal to or higher than a reference value is input, the insulating film portion breaks down and charges are diffused to the short-circuit bus line.
【請求項2】 前記短絡バスラインが、絶縁破壊された
MIM素子部分の両側で切断されている請求項1に記載
の液晶表示パネル。
2. The liquid crystal display panel according to claim 1, wherein the short-circuit bus line is cut off on both sides of a portion of the MIM element whose insulation has been broken.
【請求項3】 前記絶縁膜が、陽極酸化膜またはSiN
X膜からなる請求項1または2に記載の液晶表示パネ
ル。
3. The method according to claim 1, wherein the insulating film is an anodic oxide film or SiN.
3. The liquid crystal display panel according to claim 1, comprising an X film.
JP8228955A 1996-08-29 1996-08-29 LCD panel Withdrawn JPH1068962A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8228955A JPH1068962A (en) 1996-08-29 1996-08-29 LCD panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8228955A JPH1068962A (en) 1996-08-29 1996-08-29 LCD panel

Publications (1)

Publication Number Publication Date
JPH1068962A true JPH1068962A (en) 1998-03-10

Family

ID=16884487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8228955A Withdrawn JPH1068962A (en) 1996-08-29 1996-08-29 LCD panel

Country Status (1)

Country Link
JP (1) JPH1068962A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003167A (en) * 1998-06-26 2000-01-15 김영환 Lcd(liquid crystal display)
KR100926434B1 (en) * 2002-11-27 2009-11-12 엘지디스플레이 주식회사 LCD and repair method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003167A (en) * 1998-06-26 2000-01-15 김영환 Lcd(liquid crystal display)
KR100926434B1 (en) * 2002-11-27 2009-11-12 엘지디스플레이 주식회사 LCD and repair method

Similar Documents

Publication Publication Date Title
JP3418653B2 (en) Active matrix type liquid crystal display
US6411348B2 (en) Active matrix substrate and producing method of the same
JPH03134628A (en) Active matrix liquid crystal display element
US5434686A (en) Active matrix display device
JP3272625B2 (en) Active matrix type liquid crystal display device and pixel defect repair method
US5471329A (en) Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity
JP3031664B2 (en) TFT array substrate and liquid crystal display device using the same
JP3209652B2 (en) Liquid crystal display
JP3343739B2 (en) Liquid crystal display device and active element substrate
JPH1068962A (en) LCD panel
JPH09281525A (en) Liquid crystal display substrate and manufacturing method thereof
JPH11174970A (en) Thin film device
JP2760459B2 (en) Active matrix type substrate
JPH1062808A (en) Liquid crystal display
JPH07175075A (en) Active matrix type liquid crystal panel
JP3418684B2 (en) Active matrix type liquid crystal display
JP2687967B2 (en) Liquid crystal display
KR100719916B1 (en) Thin film transistor liquid crystal display with means for line open and interlayer short repair
KR100228427B1 (en) Liquid crystal display device
JPH10282518A (en) Liquid crystal display
JP3418683B2 (en) Active matrix type liquid crystal display
JP2000187251A (en) Liquid crystal display
JPH08122814A (en) Thin film electronic device
JPH06301058A (en) Active matrix type liquid crystal display element
JPH06313877A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031104