JPH1069465A - Connection structure and connection method for data processor - Google Patents

Connection structure and connection method for data processor

Info

Publication number
JPH1069465A
JPH1069465A JP8225672A JP22567296A JPH1069465A JP H1069465 A JPH1069465 A JP H1069465A JP 8225672 A JP8225672 A JP 8225672A JP 22567296 A JP22567296 A JP 22567296A JP H1069465 A JPH1069465 A JP H1069465A
Authority
JP
Japan
Prior art keywords
data processing
processing devices
column
row
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8225672A
Other languages
Japanese (ja)
Inventor
Shuji Fukuda
修二 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASCII Corp
Original Assignee
ASCII Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASCII Corp filed Critical ASCII Corp
Priority to JP8225672A priority Critical patent/JPH1069465A/en
Publication of JPH1069465A publication Critical patent/JPH1069465A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PROBLEM TO BE SOLVED: To perform connection while avoiding the crossing of connection cables without increasing the layer number of a substrate to which data processors are mounted and without enlarging an area in connecting the data processors of a plurality of columns with each other. SOLUTION: For a data processor group comprising the two columns of a first column whose elements are the (n) pieces of the data processors A1-An and a second column (B colunm in the figure) whose elements are the (m) pieces of the data processors B1-Bm, this structure connects the respective data processors A1-An of the first column to the data processors B1-Bm of the second column by using (n×m) connection means C (A1B1-AnBm) respectively provided with the connection of one or more lines. The data processors A1-An of the first column and the data processors B1-Bm of the second column are arranged on planes different from each other.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はデータ処理装置の接
続構造および接続方法に関するものである。
The present invention relates to a connection structure and a connection method for a data processing device.

【0002】[0002]

【従来の技術】図4はデータ処理装置の接続構造の一従
来例を示すものである。この接続構造では、第1群のデ
ータ処理装置A1〜An(n=4) を要素とするA列および
データ処理装置B1〜B4(m=4) を要素とするB列を多
層プリント基板上に並べ、C(A1、B1)〜C(An、
Bm)からなるn×m(n=m=4)の接続手段によ
り、多層プリント基板の多層配線領域を用いて接続して
いる。
2. Description of the Related Art FIG. 4 shows a conventional connection structure of a data processing device. In this connection structure, a row A having elements of the first group of data processing devices A1 to An (n = 4) and a row B having elements of data processing devices B1 to B4 (m = 4) are arranged on a multilayer printed circuit board. Side by side, C (A1, B1) to C (An,
Bm) by means of n × m (n = m = 4) connection means using the multilayer wiring area of the multilayer printed circuit board.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の接続構造あるいは方法では、A列およびB列
を構成する要素であるデータ処理装置の数が多い場合、
その各々の接続が交差関係となるため、その要素数に応
じてプリント基板の層数を増やさない限り接続が困難に
なるとい問題がある。また、プリント基板の層数を増や
すには技術的な課題が多く、このため、A列およびB列
を構成する要素の数を多くすることが困難であった。ま
た、プリント基板の層数を抑制すべくプリント基板の面
積が大きくすることも考えられるが、この場合、各要素
間の距離が大きくなるため、接続長が長くなるという欠
点があった。
However, in such a conventional connection structure or method, when the number of data processing devices constituting the rows A and B is large,
Since each connection has an intersecting relationship, there is a problem that the connection becomes difficult unless the number of layers of the printed circuit board is increased according to the number of elements. Further, there are many technical problems in increasing the number of layers of the printed circuit board, and therefore, it has been difficult to increase the number of elements constituting the row A and the row B. Further, it is conceivable to increase the area of the printed circuit board in order to suppress the number of layers of the printed circuit board. However, in this case, there is a disadvantage that the connection length is increased because the distance between the elements is increased.

【0004】本発明は上記事情に鑑みてなされたもの
で、A列およびB列の要素数が多い場合であってもプリ
ント基板の層数を多くすることなく、あるいは、プリン
ト基板の面積の拡大によって接続長を長くすることなく
多数の要素間の接続を実現することを目的とする。
The present invention has been made in view of the above circumstances, and does not increase the number of printed circuit board layers or increases the area of the printed circuit board even when the number of elements in row A and row B is large. To realize connection between a number of elements without increasing the connection length.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、請求項1の接続構造は、図1に示すように、n個の
データ処理装置A1〜Anを要素とする第1列(図中のA
列)と、m個のデータ処理装置B1〜Bmを要素とする第
2列(図中のB列)との2列からなるデータ処理装置群
を、それぞれ1本以上の接続を有するn×m(n=m=
4)の接続手段C(A1B1〜AnBm)を用いて前記第1
列のデータ処理装置A1〜Anの各々を前記第2列のデー
タ処理装置B1〜Bmに接続する構造であって、前記第1
列のデータ処理装置A1〜Anと前記第2列のデータ処理
装置B1〜Bmとは互いに異なる平面に配置されたことを
特徴とする。ここにA列のデータ処理装置を含む平面1
と、B列のデータ処理装置を含む平面2とは、図示のよ
うに互いに垂直に配置されており、各接続手段C(A1
B1〜AnBm)が互いに交錯することなく配置される。
請求項2の接続方法は、n個のデータ処理装置A1〜An
を要素とする第1列と、m個のデータ処理装置B1〜Bm
を要素とする第2列との2列からなるデータ処理装置群
を、それぞれ1本以上の接続を有するn×mの接続手段
C(A1B1〜AnBm)を用いて前記第1列のデータ処理
装置A1〜Anの各々を前記第2列のデータ処理装置B1
〜Bmに接続する方法であって、前記第1列のデータ処
理装置A1〜Anと前記第2列のデータ処理装置B1〜Bm
とが互いに異なる平面に配置されたことを特徴とする。
請求項3の接続構造は、請求項1において、前記データ
処理装置は、前記第1列のデータ処理装置A1〜Anを搭
載する基板と、前記第2列のデータ処理装置B1〜Bmを
と搭載する基板とは互いに異なる平面に含まれることを
特徴とする。請求項4の接続方法は、請求項2におい
て、前記データ処理装置は、前記第1列のデータ処理装
置A1〜Anを搭載する基板と、前記第2列のデータ処理
装置B1〜Bmを搭載する基板とが互いに異なる平面に配
置されたことを特徴とする。請求項5の接続構造は、請
求項3において、前記第1列のデータ処理装置A1〜An
を搭載する基板は、該基板と交差する方向へ重ねられ
て、全体として六面体状なす第1の空間内に配置され、
前記第2列のデータ処理装置B1〜Bmを搭載する基板
は、該基板と交差する方向へ重ねられて、全体として六
面体状をなす第2の空間内に配置され、これら第1およ
び第2の空間がなす六面体は、互いにいずれかの面を対
向させて配置されたことを特徴とする。
In order to achieve the above object, a connection structure according to the first aspect of the present invention comprises, as shown in FIG. 1, a first column having n data processing devices A1 to An as elements. A
Row) and a second row (column B in the figure) of m data processing apparatuses B1 to Bm as elements. (N = m =
Using the connection means C (A1B1 to AnBm) of 4), the first
A structure in which each of the column data processing devices A1 to An is connected to the second column data processing devices B1 to Bm;
The data processing devices A1 to An in the column and the data processing devices B1 to Bm in the second column are arranged on different planes. Here, the plane 1 including the data processing device in column A
And the plane 2 including the data processing devices in column B are arranged perpendicular to each other as shown in the figure, and each connecting means C (A1
B1 to AnBm) are arranged without intersecting each other.
The connection method according to claim 2 is characterized in that n data processing devices A1 to An
And m data processing devices B1 to Bm
A data processing device group consisting of two columns, a second column and an n × m connection means C (A1B1 to AnBm) each having one or more connections, is connected to the data processing device group in the first column. A1 to An are respectively used as the data processing devices B1 in the second column.
To the data processing devices A1 to An in the first column and the data processing devices B1 to Bm in the second column.
Are arranged on different planes from each other.
According to a third aspect of the present invention, in the connection structure according to the first aspect, the data processing apparatus includes a board on which the first row of data processing apparatuses A1 to An is mounted, and a second row of data processing apparatuses B1 to Bm. Is included in planes different from each other. In a connection method according to a fourth aspect, in the second aspect, the data processing device includes a substrate on which the first row of data processing devices A1 to An is mounted and a second row of the data processing devices B1 to Bm. The substrate and the substrate are arranged on different planes. According to a fifth aspect of the present invention, in the third aspect, the data processing devices A1 to An in the first column are provided.
Is mounted in a first space having a hexahedral shape as a whole, being superposed in a direction intersecting with the substrate,
Substrates on which the data processing devices B1 to Bm in the second row are mounted are superposed in a direction intersecting with the substrates and arranged in a second space having a hexahedral shape as a whole. The hexahedron formed by the space is characterized in that any one of the surfaces faces each other.

【0006】[0006]

【発明の実施の形態】図2は本発明にかかるデータ処理
装置の立体的接続構造ないしは方法を複数のデータ処理
装置から構成される大規模データ処理装置に適用した場
合にかかる第1実施形態を示すものである。この実施形
態にあっては、各データ処理装置A1〜An(図示の場合
n=4)は、装置組み立て後に回路機能をゲートレベル
で変更可能なゲートアレイであるところのフィールド・
プログラマブル・ゲートアレイであって、それぞれ両面
プリント基板PA1〜PAnに搭載されて、半田付け等の
手段により接続されている。また各データ処理装置B1
〜Bm(図示の場合m=4)は、装置組み立て後に接続
機能を変更することが可能なスイッチであるところのフ
ィールド・プログラマブル・インターコネクト・デバイ
スであって、それぞれ両面プリント基板PB1〜PBmに
搭載されて、半田付け等の手段により接続されている。
また、各データ処理装置A1〜AnおよびB1〜Bmは、接
続手段としての配線ケーブルC(A1,B1)〜C(A
n,Bm)によって互いに接続されている。
FIG. 2 shows a first embodiment in which the three-dimensional connection structure or method of a data processing apparatus according to the present invention is applied to a large-scale data processing apparatus composed of a plurality of data processing apparatuses. It is shown. In this embodiment, each of the data processing devices A1 to An (n = 4 in the figure) has a field array which is a gate array whose circuit function can be changed at the gate level after the device is assembled.
Programmable gate arrays are mounted on double-sided printed boards PA1 to PAn, respectively, and connected by means such as soldering. Each data processing device B1
Bm (m = 4 in the figure) are field programmable interconnect devices which are switches capable of changing the connection function after assembling the device, and are mounted on the double-sided printed circuit boards PB1 to PBm, respectively. And are connected by means such as soldering.
Each of the data processing devices A1 to An and B1 to Bm is connected to a wiring cable C (A1, B1) to C (A
n, Bm).

【0007】そして、図2の例では、前記データ処理装
置A1〜Anは横方向へ配列され、また、データ処理装置
B1〜Bmは縦方向へ配列されている。すなわち、A列の
データ処理装置A1〜AnとB列のデータ処理装置B1〜
Bmとは互いに異なる方向へ向けて配列されている。
In the example shown in FIG. 2, the data processing devices A1 to An are arranged in the horizontal direction, and the data processing devices B1 to Bm are arranged in the vertical direction. That is, the data processing devices A1 to An in column A and the data processing devices B1 to B in column B
Bm are arranged in directions different from each other.

【0008】このような配置とすることにより、プリン
ト基板の面積あるいは層数を大きくすることなく、A列
のデータ処理装置A1〜AnとB列のデータ処理装置B1
〜Bmとを接続手段としての配線ケーブルC(A1,B
1)〜C(An,Bm)によって最短距離で接続すること
ができる。
With this arrangement, the data processing units A1 to An in row A and the data processing units B1 in row B can be used without increasing the area or the number of layers of the printed circuit board.
To Bm as a connection means.
1) Connection can be made at the shortest distance by using C (An, Bm).

【0009】図3は第2実施形態を示すものである。こ
の実施形態では、各データ処理装置A1〜AnおよびB1
〜Bmは、両面プリント基板PA1〜PAnおよびPB1〜
PBmに複数個ずつ搭載されている。前記B列の両面プ
リント基板PB1〜PBmは、面と直交する方向へ重ねて
配置され、これら両面プリント基板PB1〜PBmを含む
空間は、図示のように六面体状をなしている。また、前
記A列の両面プリント基板PA1〜PAnは、同様に面と
直交する方向へ重ねて配置され、これら両面プリント基
板PA1〜PA4,PA5〜PA8,PA9〜PA12,PA1
3〜PA16を含む空間は、それぞれ図示のように六面体
状をなしている。
FIG. 3 shows a second embodiment. In this embodiment, each of the data processing devices A1 to An and B1
Bm are double-sided printed circuit boards PA1 to PAn and PB1
PBm is mounted in plurals. The double-sided printed boards PB1 to PBm in the B row are arranged so as to overlap in a direction orthogonal to the plane, and the space including these double-sided printed boards PB1 to PBm has a hexahedral shape as shown. Similarly, the double-sided printed circuit boards PA1 to PAn in the row A are arranged so as to overlap in a direction orthogonal to the plane, and these double-sided printed circuit boards PA1 to PA4, PA5 to PA8, PA9 to PA12, PA1
The spaces including 3 to PA16 each have a hexahedral shape as illustrated.

【0010】また、前記両面プリント基板PA1〜PAn
を含む四つの六面体状の空間は、前記B列の両面プリン
ト基板B1〜Bmを含む空間がなす六面体における両面プ
リント基板B1〜Bmと平行でない面(図示の場合、四つ
の側面)に、前記A列の両面プリント基板PA1〜PA
4,PA5〜PA8,PA9〜PA12,PA13〜PA16を含
む六面体状の空間がそれぞれ配置されている。
Further, the double-sided printed circuit boards PA1 to PAn
Are formed on the surfaces (four side surfaces in the illustrated case) of the hexahedron formed by the space including the double-sided printed circuit boards B1 to Bm in the row B, which are not parallel to the double-sided printed circuit boards B1 to Bm. Row of double-sided printed circuit boards PA1 to PA
4, hexahedral spaces including PA5 to PA8, PA9 to PA12, and PA13 to PA16 are arranged respectively.

【0011】このような配置においても、A列のデータ
処理装置A1〜AnとB列のデータ処理装置B1〜Bmとが
互いに異なる方向へ並べられているから、前記第1実施
形態の場合と同様の効果を得ることができる。また、必
要に応じて、前記B列の両面プリント基板B1〜Bmを含
む空間がなす六面体の四つの側面の一部にのみA列の両
面プリント基板A1〜Anを配置してもよいのはもちろん
である。
In such an arrangement, the data processing devices A1 to An in column A and the data processing devices B1 to Bm in column B are arranged in different directions from each other. The effect of can be obtained. If necessary, the double-sided printed circuit boards A1 to An in row A may be arranged only on a part of the four side surfaces of the hexahedron formed by the space including the double-sided printed boards B1 to Bm in row B. It is.

【0012】なお、各列のデータ処理装置の個数、配列
方向が実施形態に限定されるものでないのはもちろんで
ある。また、各プリント基板PA1〜PAn、およびPB
1〜PBmに各々搭載されるデータ処理装置の数を任意に
設定することができるのはもちろんである。
The number and arrangement direction of the data processing devices in each column are not limited to the embodiment. Further, each of the printed circuit boards PA1 to PAn and PB
Needless to say, the number of data processing devices mounted on each of 1 to PBm can be arbitrarily set.

【0013】[0013]

【発明の効果】以上の説明で明かなように、本発明は、
n個のデータ処理装置を要素とする第1列と、m個のデ
ータ処理装置を要素とする第2列との2列からなるデー
タ処理装置群を、それぞれ1本以上の接続を有するn×
mの接続手段Cを介して接続する構造あるいは方法であ
って、第1列のデータ処理装置と第2列のデータ処理装
置とは互いに異なる平面に含まれるから、プリント基板
の層数を増やしたり、あるいは面積を大きくすることな
く、データ処理装置が搭載されたプリント基板を接続手
段を介して最短距離で接続することができるという効果
を奏する。また、また、前記第1列のデータ処理装置A
1〜Anを搭載する基板を該基板と交差する方向へ重ねて
全体として六面体状なす第1の空間内に配置し、前記第
2列のデータ処理装置B1〜Bmを搭載する基板を該基板
と交差する方向へ重ねて全体として六面体状をなす第2
の空間内に配置し、これら第1および第2の空間がなす
六面体は、互いにいずれかの面を対向させて配置するこ
とにより、多数のデータ処理装置を限られた空間内に密
に配置し、しかも互いの接続を交錯させることがないと
いう効果を奏する。
As is apparent from the above description, the present invention provides:
A data processing device group consisting of two columns, a first column having n data processing devices as elements and a second column having m data processing devices as elements, is provided by an nx having at least one connection.
A structure or a method of connecting through m connection means C. Since the data processing devices in the first row and the data processing apparatus in the second row are included in different planes, it is possible to increase the number of layers of the printed circuit board. Alternatively, it is possible to connect the printed circuit board on which the data processing device is mounted with the shortest distance via the connecting means without increasing the area. Further, the data processing device A in the first column
Substrates mounting 1 to An are stacked in a direction intersecting the substrate and arranged in a first space which is a hexahedral shape as a whole, and the substrates mounting the data processing devices B1 to Bm in the second row are referred to as the substrates. The second that forms a hexahedral shape as a whole by overlapping in the intersecting direction
The hexahedron formed by the first and second spaces is arranged such that any one of the surfaces faces each other, so that a large number of data processing devices are densely arranged in a limited space. In addition, there is an effect that the mutual connection is not crossed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 請求項1にかかる発明の配置図である。FIG. 1 is a layout diagram of the invention according to claim 1;

【図2】 第1実施形態の配置図である。FIG. 2 is a layout diagram of the first embodiment.

【図3】 第2実施形態の配置図である。FIG. 3 is a layout diagram of a second embodiment.

【図4】 従来例の配置図である。FIG. 4 is a layout diagram of a conventional example.

【符号の説明】[Explanation of symbols]

A1〜An,B1〜Bm データ処理装置 PA1〜PAnP,PB1〜PBm プリント基板 C(A1,B1)〜C(An,Bm) 配線ケーブル(接続
手段)
A1 to An, B1 to Bm Data processing device PA1 to PAnP, PB1 to PBm Printed circuit board C (A1, B1) to C (An, Bm) Wiring cable (connection means)

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 n個のデータ処理装置A1〜Anを要素と
する第1列と、m個のデータ処理装置B1〜Bmを要素と
する第2列との2列からなるデータ処理装置群を、それ
ぞれ1本以上の接続を有するn×mの接続手段C(A1
B1〜AnBm)を用いて前記第1列のデータ処理装置A1
〜Anの各々を前記第2列のデータ処理装置B1〜Bmに
接続する構造であって、前記第1列のデータ処理装置A
1〜Anと前記第2列のデータ処理装置B1〜Bmとが互い
に異なる平面に配置されたことを特徴とするデータ処理
装置の接続構造。
1. A data processing device group comprising two columns, a first column having n data processing devices A1 to An as elements and a second column having m data processing devices B1 to Bm as elements. , N × m connection means C (A1
B1 to AnBm), and the data processing device A1 of the first row is used.
To An are connected to the data processing devices B1 to Bm in the second column, and the data processing devices A in the first column are connected to each other.
A connection structure for data processing devices, wherein 1 to An and the data processing devices B1 to Bm in the second row are arranged on different planes.
【請求項2】 n個のデータ処理装置A1〜Anを要素と
する第1列と、m個のデータ処理装置B1〜Bmを要素と
する第2列との2列からなるデータ処理装置群を、それ
ぞれ1本以上の接続を有するn×mの接続手段C(A1
B1〜AnBm)を用いて前記第1列のデータ処理装置A1
〜Anの各々を前記第2列のデータ処理装置B1〜Bmに
接続する方法であって、前記第1列のデータ処理装置A
1〜Anと前記第2列のデータ処理装置B1〜Bmとが互い
に異なる平面に配置されたことを特徴とするデータ処理
装置の接続方法。
2. A data processing device group consisting of two columns, a first column having n data processing devices A1 to An as elements and a second column having m data processing devices B1 to Bm as elements. , N × m connection means C (A1
B1 to AnBm), and the data processing device A1 of the first row is used.
To An to each of the data processing devices B1 to Bm in the second column, wherein the data processing devices A in the first column are connected to each other.
A method of connecting data processing devices, wherein 1 to An and the data processing devices B1 to Bm in the second row are arranged on different planes.
【請求項3】 前記各データ処理装置は基板に搭載さ
れ、前記第1列のデータ処理装置A1〜Anが搭載された
基板と、前記第2列のデータ処理装置B1〜Bmが搭載さ
れた基板とが互いに異なる平面に配置されたことを特徴
とする請求項1に記載のデータ処理装置の接続構造。
3. The data processing device is mounted on a substrate, and a substrate on which the first row of data processing devices A1 to An is mounted and a substrate on which the second row of data processing devices B1 to Bm are mounted. The connection structure of the data processing device according to claim 1, wherein the data processing devices are arranged on different planes.
【請求項4】 前記データ処理装置は基板に搭載され、
前記第1列のデータ処理装置A1〜Anが搭載された基板
と、前記第2列のデータ処理装置B1〜Bmが搭載された
基板とが互いに異なる平面に配置されたことを特徴とす
る請求項2に記載のデータ処理装置の接続方法。
4. The data processing device is mounted on a substrate,
The substrate on which the first row of data processing devices A1 to An is mounted and the substrate on which the second row of data processing devices B1 to Bm are mounted are arranged on different planes. 3. The method for connecting a data processing device according to item 2.
【請求項5】 前記第1列のデータ処理装置A1〜Anを
搭載する基板は、該基板と交差する方向へ重ねられて、
全体として六面体状なす第1の空間内に配置され、前記
第2列のデータ処理装置B1〜Bmを搭載する基板は、該
基板と交差する方向へ重ねられて、全体として六面体状
をなす第2の空間内に配置され、これら第1および第2
の空間がなす六面体は、互いにいずれかの面を対向させ
て配置されたことを特徴とする請求項3に記載のデータ
処理装置の接続構造。
5. The substrate on which the data processing devices A1 to An in the first row are mounted is superimposed in a direction intersecting the substrate.
Substrates which are arranged in a first space having a hexahedral shape as a whole and on which the data processing devices B1 to Bm in the second row are mounted are stacked in a direction intersecting with the substrate to form a second hexahedral shape. And the first and second
The connection structure for a data processing device according to claim 3, wherein the hexahedrons defined by the spaces (1) and (2) are arranged with one of the surfaces facing each other.
JP8225672A 1996-08-27 1996-08-27 Connection structure and connection method for data processor Pending JPH1069465A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8225672A JPH1069465A (en) 1996-08-27 1996-08-27 Connection structure and connection method for data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8225672A JPH1069465A (en) 1996-08-27 1996-08-27 Connection structure and connection method for data processor

Publications (1)

Publication Number Publication Date
JPH1069465A true JPH1069465A (en) 1998-03-10

Family

ID=16832980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8225672A Pending JPH1069465A (en) 1996-08-27 1996-08-27 Connection structure and connection method for data processor

Country Status (1)

Country Link
JP (1) JPH1069465A (en)

Similar Documents

Publication Publication Date Title
JP3263705B2 (en) Printed wiring board and flat panel display driving circuit printed wiring board and flat panel display device
JPS6242261A (en) Method and apparatus for mutually connecting processors in super-dimensional array
JPH06290157A (en) Net
JPH06302759A (en) Integrated circuit carrier and altering method for its circuit configuration
JPH0527871A (en) Wiring board stack configuration Multi-processor computer
JPH1069465A (en) Connection structure and connection method for data processor
JPH1124097A (en) Liquid crystal display device
JP5792083B2 (en) Component mounting board
JP5006640B2 (en) Manufacturing method of semiconductor device
US5161980A (en) Electrical interconnection of circuit devices
JPH06326214A (en) Multilayer wiring structure and method of forming the same
JPH0231490A (en) Printed-circuit board aggregate
CN117457689B (en) Display panel and display device
JPH0276293A (en) Wiring board and computer mounting module
JPH08298049A (en) Matrix board
JPS5910767Y2 (en) Multilayer printed wiring structure
JPH0241779B2 (en)
JPS60127797A (en) Multilayer printed circuit board
JPH01253791A (en) Liquid crystal display panel
JPS6034039A (en) Semiconductor device
CN117992395A (en) Chip, board and electronic device
KR950004300B1 (en) Method of arranging an unit board in two dimensional parrallel structure computer system
JPH02236976A (en) Printed circuit board for operation/display
JPH0462674A (en) Automatic arranging device
JP2002280675A (en) Flexible printed circuit board having cables of different phases