JPH1070087A - Metal wiring for semiconductor device and method of forming the same - Google Patents
Metal wiring for semiconductor device and method of forming the sameInfo
- Publication number
- JPH1070087A JPH1070087A JP9159288A JP15928897A JPH1070087A JP H1070087 A JPH1070087 A JP H1070087A JP 9159288 A JP9159288 A JP 9159288A JP 15928897 A JP15928897 A JP 15928897A JP H1070087 A JPH1070087 A JP H1070087A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum alloy
- alloy layer
- metal wiring
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、優れたＥＭ特性と段差被覆性を有
するようにし、半導体素子の高集積化に適した半導体素
子の金属配線及び形成方法を提供することにある。
【解決手段】 本発明に従う半導体素子の金属配線及び
その形成方法は導電層基板を提供する工程と、前記導電
層基板上部にコンタクトホールを有する層間絶縁膜を形
成する工程と、前記コンタクトホールを含む層間絶縁膜
上部に金属障壁層と接着層を順次形成する工程と、前記
接合層上部にゲルマニウム、シリコン及び銅が固溶した
アルミニウム合金層を形成する工程を含んでなる。
An object of the present invention is to provide a metal wiring and a method of forming a semiconductor element which have excellent EM characteristics and step coverage and are suitable for high integration of the semiconductor element. According to the present invention, a metal wiring of a semiconductor device and a method of forming the same include providing a conductive layer substrate, forming an interlayer insulating film having a contact hole on the conductive layer substrate, and including the contact hole. Forming a metal barrier layer and an adhesive layer sequentially on the interlayer insulating film; and forming an aluminum alloy layer containing germanium, silicon and copper as a solid solution on the bonding layer.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体素子の製造
方法に関し、特に半導体素子の高集積化に適した半導体
素子の金属配線及びその形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a metal wiring of a semiconductor device suitable for high integration of a semiconductor device and a method of forming the same.
【０００２】[0002]
【従来の技術】一般に、半導体素子を製造するに際し、
素子間や素子と外部回路の間を電気的に接続させるため
の半導体素子の配線は、配線のためのコンタクトホール
及びビアホールを配線材料に埋込み配線層を形成し、後
続工程を経て形成される。2. Description of the Related Art Generally, in manufacturing a semiconductor device,
Wiring of a semiconductor element for electrically connecting between elements or between an element and an external circuit is formed by burying a contact hole and a via hole for wiring in a wiring material, forming a wiring layer, and performing a subsequent process.
【０００３】尚、低い抵抗を要する所には金属配線を用
いる。前記金属配線はアルミニウム（Ａｌ）に少量のシ
リコンや銅が含まれたり、シリコン及び銅が全て含まれ
抵抗率が低いながら加工性が優れたアルミニウム合金を
配線材料に用いる。Incidentally, metal wiring is used where a low resistance is required. For the metal wiring, aluminum (Al) contains a small amount of silicon or copper, or an aluminum alloy containing both silicon and copper and having low resistivity and excellent workability is used as a wiring material.
【０００４】そして、前記配線材料を物理気相蒸着（Ph
ysical Vapor Deposition ；ＰＶＤ）方法のスパッタリ
ング方法で蒸着し、前記コンタクトホール及びビアホー
ルを埋込む方法が一番広く利用されている。[0004] Then, the wiring material is subjected to physical vapor deposition (Ph).
A method in which the contact holes and via holes are buried by vapor deposition using a ysical Vapor Deposition (PVD) method is most widely used.
【０００５】しかし、前記金属配線形成時に前者が金属
配線層のアルミニウム合金を介して移動するに際し、ア
ルミニウムイオンと衝突して前者の運動量がアルミニウ
ムイオンに伝えられる。However, when the former moves through the aluminum alloy of the metal wiring layer during the formation of the metal wiring, the former collides with aluminum ions and the momentum of the former is transmitted to the aluminum ions.
【０００６】この際、前者の流れ方向にアルミニウムの
質量流れ（mass flux ）が生じるＥＭ（Electro-Migrat
ion ）現象が発生する。At this time, an EM (Electro-Migrat) in which mass flux of aluminum occurs in the former flow direction.
ion) phenomenon occurs.
【０００７】さらに、このような現象は多数の結晶粒系
を有する結晶構造、即ちアルミニウム等の金属原子から
発生する可能性が大きいと共に常温付近の温度で発生し
やすい。Further, such a phenomenon is highly likely to be generated from a crystal structure having a large number of crystal grain systems, that is, metal atoms such as aluminum, and is likely to occur at a temperature near room temperature.
【０００８】これに係り、従来技術に従う半導体素子の
金属配線形成方法を添付の図を参照して説明すれば以下
の通りである。A method of forming a metal wiring of a semiconductor device according to the prior art will be described below with reference to the accompanying drawings.
【０００９】図１乃至図３は、従来技術に従う半導体素
子の金属配線形成方法を示す断面図である。FIGS. 1 to 3 are sectional views showing a method of forming a metal wiring of a semiconductor device according to the prior art.
【００１０】従来技術に従う半導体素子の金属配線形成
方法は、図１に示すように、先ず半導体基板や金属層の
導電層（１）上部に層間絶縁膜（３）を形成する。In a method for forming a metal wiring of a semiconductor device according to the prior art, as shown in FIG. 1, first, an interlayer insulating film (3) is formed on a semiconductor substrate or a conductive layer (1) of a metal layer.
【００１１】次いで、コンタクトマスク（図示せず）で
前記導電層（１）を選択的に除去し、予定された部分を
露出させるコンタクトホール（５）を形成する。その次
に、図２に示すように、前記コンタクトホール（５）を
含む前記導電層（１）の露出した表面上に前記導電層
（１）に接続する金属障壁層（７）を所定厚さほど形成
する。Next, the conductive layer (1) is selectively removed with a contact mask (not shown) to form a contact hole (5) exposing a predetermined portion. Then, as shown in FIG. 2, a metal barrier layer (7) connected to the conductive layer (1) is formed on the exposed surface of the conductive layer (1) including the contact hole (5) by a predetermined thickness. Form.
【００１２】次いで、前記金属障壁層（７）上部に接合
層（９）を所定の厚さほど形成する。この際、前記金属
障壁層（７）はチタニウム／チタニウム窒化膜の積層構
造に形成する。Next, a bonding layer (9) is formed on the metal barrier layer (7) to a predetermined thickness. At this time, the metal barrier layer (7) is formed in a laminated structure of titanium / titanium nitride film.
【００１３】さらに、前記チタニウム膜はコンタクトホ
ール（５）の抵抗を低減させる役割を果す。この際、前
記チタニウム窒化膜は接続工程で形成される金属配線層
（図示せず）と、下部の導電層間の拡散による接合不良
を防ぐための拡散防止膜の役割を果す。Further, the titanium film plays a role of reducing the resistance of the contact hole (5). At this time, the titanium nitride film plays a role of a diffusion preventing film for preventing a bonding failure due to diffusion between a metal wiring layer (not shown) formed in the connection step and a lower conductive layer.
【００１４】その次に、前記接合層（９）は前記金属障
壁層（７）や前記金属配線層（図示せず）より高い表面
エネルギーを有するため、金属配線層に用いられるアル
ミニウム合金の接着性（Wetting ）を向上させる。Next, since the bonding layer (9) has a higher surface energy than the metal barrier layer (7) and the metal wiring layer (not shown), the adhesiveness of the aluminum alloy used for the metal wiring layer is reduced. (Wetting).
【００１５】次いで、図３に示すように、前記全体表面
上部に金属配線層（１１）をＰＶＤ方法で形成する。こ
の際、前記金属配線層（１１）はＰＶＤ方法によるアル
ミニウム合金で形成する。Next, as shown in FIG. 3, a metal wiring layer (11) is formed on the entire surface by a PVD method. At this time, the metal wiring layer (11) is formed of an aluminum alloy by a PVD method.
【００１６】しかし、前記ＰＶＤによるアルミニウム合
金形成方法は、段差被覆特性が弱いため前記コンタクト
ホール（５）やビアホールの完全埋込みが難しく、ボイ
ド（Void）（１３）を誘発するオーバハング（over han
g ）現象が発生しやすい。この際、前記ボイド（１３）
は接合抵抗を増加させ不均一な接合抵抗が現われるのは
勿論、断線を誘発させることがある。However, in the method of forming an aluminum alloy by PVD, it is difficult to completely bury the contact hole (5) and the via hole because the step coverage characteristic is weak, and an overhang which induces a void (13) is caused.
g) The phenomenon is likely to occur. At this time, the void (13)
This may increase the junction resistance and cause non-uniform junction resistance, and may also cause disconnection.
【００１７】一方、前記金属配線層（１１）に用いられ
るアルミニウム合金は、ＥＭに対する耐性を強化させる
ためアルミニウムにシリコンや銅を添加するとか、シリ
コン及び銅を添加して形成する。この際、前記アルミニ
ウム合金は低温状態で多数の結晶粒が存在し、ＥＭに対
する耐性が弱いため約５５０℃程度の温度下で熱処理す
る。On the other hand, the aluminum alloy used for the metal wiring layer (11) is formed by adding silicon or copper to aluminum or by adding silicon and copper to enhance the resistance to EM. At this time, since the aluminum alloy has many crystal grains in a low temperature state and has low resistance to EM, it is heat-treated at a temperature of about 550 ° C.
【００１８】それにより、前記低温状態での結晶粒を成
長させ結晶粒系の数を低減させることでＥＭに対する耐
性を強化させる。Thus, the EM resistance is enhanced by growing the crystal grains in the low temperature state and reducing the number of crystal grain systems.
【００１９】[0019]
【発明が解決しようとする課題】しかし、従来技術に従
う半導体素子の金属配線形成方法においては次のような
問題点を有する。However, the method for forming a metal wiring of a semiconductor device according to the prior art has the following problems.
【００２０】従来技術に従う半導体素子の金属配線形成
方法においては、前記結晶粒を成長させるための高温熱
処理工程はアルミニウム合金が下部の導電層、例えば半
導体基板に電気的に接続している接合領域を介し相互浸
透して接合を破壊する接合破壊（junction spiking）現
象が発生する。In a conventional method of forming a metal wiring of a semiconductor device according to the prior art, the high-temperature heat treatment step for growing the crystal grains includes the step of forming a bonding region where the aluminum alloy is electrically connected to a lower conductive layer, for example, a semiconductor substrate. Junction spiking phenomenon, which breaks down the junction by interpenetrating through each other, occurs.
【００２１】これにより、前記高温熱処理工程を利用し
た結晶粒系数の低減が難しくなるため、ＥＭに対する耐
性が弱いアルミニウム合金を使用するしかない問題点を
有する。As a result, it is difficult to reduce the number of crystal grains using the high-temperature heat treatment step, so that there is no other choice but to use an aluminum alloy having low EM resistance.
【００２２】従って、従来技術に従う半導体素子の金属
配線及びその形成方法は、半導体素子の動作特性及び信
頼性を低下させることにより半導体素子の高集積化を困
難にする問題点を有する。Therefore, the metal wiring of a semiconductor device and the method of forming the same according to the prior art have a problem that it is difficult to highly integrate the semiconductor device by lowering the operating characteristics and reliability of the semiconductor device.
【００２３】ここに本発明は、前記従来の種々な問題点
を解決するために考案されたものであり、優れたＥＭ特
性を有する半導体素子の金属配線及びその形成方法を提
供することにその目的がある。The present invention has been devised to solve the above-mentioned various problems, and an object of the present invention is to provide a metal wiring of a semiconductor device having excellent EM characteristics and a method of forming the same. There is.
【００２４】さらに、本発明の他の目的は優れた段差被
覆性を有する半導体素子の金属配線及び、その形成方法
を提供することにある。尚、本発明のさらに他の目的は
半導体素子の高集積化に適した半導体素子の金属配線及
び形成方法を提供することにある。Still another object of the present invention is to provide a metal wiring of a semiconductor device having excellent step coverage and a method for forming the same. Still another object of the present invention is to provide a metal wiring and a method of forming a semiconductor device suitable for high integration of the semiconductor device.
【００２５】[0025]
【課題を解決するための手段】前記目的を達成するため
の本発明に従う半導体素子の金属配線は導電層基板と、
前記導電層基板上部に形成されコンタクトホールを有す
る層間絶縁膜と、前記コンタクトホールを含む層間絶縁
膜上部に順次形成された金属障壁層と接着層と、前記接
着層上部に形成されゲルマニウム、シリコン及び銅が固
溶したアルミニウム合金層を含んで構成されることを特
徴とする。According to the present invention, there is provided a semiconductor device, comprising: a conductive layer substrate;
An interlayer insulating film having a contact hole formed on the conductive layer substrate, a metal barrier layer and an adhesive layer sequentially formed on the interlayer insulating film including the contact hole, germanium, silicon and It is characterized by comprising an aluminum alloy layer in which copper is dissolved.
【００２６】さらに、本発明に従う半導体素子の金属配
線形成方法は導電層基板を提供する工程と、前記導電層
基板上部にコンタクトホールを有する層間絶縁膜を形成
する工程と、前記コンタクトホールを含む層間絶縁膜上
部に金属障壁層と接着層を順次形成する工程と、前記接
着層上部にゲルマニウム、シリコン及び銅が固溶したア
ルミニウム合金層を形成する工程を含んでなることを特
徴とする。Further, according to the present invention, there is provided a method for forming a metal wiring of a semiconductor device, comprising: providing a conductive layer substrate; forming an interlayer insulating film having a contact hole on the conductive layer substrate; A step of sequentially forming a metal barrier layer and an adhesive layer on the insulating film; and a step of forming an aluminum alloy layer in which germanium, silicon and copper are dissolved as a solid solution on the adhesive layer.
【００２７】[0027]
【発明の実施の形態】以下、本発明に添付した図を参照
して詳細に説明する。図４乃至図６は、本発明に従う半
導体素子の金属配線形成方法を示す断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a first embodiment of the present invention; 4 to 6 are cross-sectional views illustrating a method for forming a metal wiring of a semiconductor device according to the present invention.
【００２８】本発明に従う半導体素子の金属配線形成方
法は、図４に示すように、先ず半導体基板や金属層の導
電層（２１）上部に層間絶縁膜（２３）を形成する。In the method of forming a metal wiring of a semiconductor device according to the present invention, as shown in FIG. 4, first, an interlayer insulating film (23) is formed on a semiconductor substrate or a conductive layer (21) of a metal layer.
【００２９】次いで、コンタクトマスク（図示せず）を
利用して前記層間絶縁膜（２３）を選択的に除去し、前
記導電層（２１）の予定された部分を露出させるコンタ
クトホール（２５）を形成する。Next, the interlayer insulating film (23) is selectively removed using a contact mask (not shown), and a contact hole (25) for exposing a predetermined portion of the conductive layer (21) is formed. Form.
【００３０】その次に、図５に示すように、前記コンタ
クトホール（２５）を含む前記層間絶縁膜（２３）の露
出した表面上に前記導電層（２１）に接続する金属障壁
層（２７）を所定厚さほど形成する。次いで、前記金属
障壁層（２７）上部に接着層（wetting layer ）（２
９）を所定厚さほど形成する。Next, as shown in FIG. 5, on the exposed surface of the interlayer insulating film (23) including the contact hole (25), a metal barrier layer (27) connected to the conductive layer (21). Is formed to a predetermined thickness. Next, a bonding layer (2) is formed on the metal barrier layer (27).
9) is formed to a predetermined thickness.
【００３１】この際、前記金属障壁層（２７）はチタニ
ウム／チタニウム窒化膜の積層構造に形成する。At this time, the metal barrier layer 27 is formed in a laminated structure of a titanium / titanium nitride film.
【００３２】前記チタニウム膜はコンタクトホール（２
５）の抵抗を低減させる役割を果す。さらに、前記チタ
ニウム窒化膜は後続工程で形成される金属配線層（図示
せず）と、下部導電層間の拡散による接合不良を防ぐた
めの拡散防止膜の役割を果す。The titanium film has a contact hole (2
It plays the role of reducing the resistance of 5). Further, the titanium nitride film plays a role of a diffusion preventing film for preventing a bonding failure due to diffusion between a metal wiring layer (not shown) formed in a subsequent process and a lower conductive layer.
【００３３】尚、前記接合層（２９）は前記金属障壁層
（２７）や前記金属配線層より高い表面エネルギーを有
するため、前記金属配線層に用いられるアルミニウム合
金の接着性（Wetting ）を向上させる。Since the bonding layer (29) has a higher surface energy than the metal barrier layer (27) and the metal wiring layer, the adhesiveness (Wetting) of the aluminum alloy used for the metal wiring layer is improved. .
【００３４】その次に、図６に示すように前記全体構造
上部にシリコン、銅及びゲルマニウムが含まれたアルミ
ニウム合金を所定厚さに蒸着して金属配線層（３１）を
形成する。Next, as shown in FIG. 6, an aluminum alloy containing silicon, copper and germanium is deposited on the entire structure to a predetermined thickness to form a metal wiring layer (31).
【００３５】この際、ゲルマニウムが固溶されたアルミ
ニウム合金でなる前記金属配線層（３１）の形成工程は
次の通りである。At this time, the step of forming the metal wiring layer (31) made of an aluminum alloy in which germanium is dissolved is as follows.
【００３６】先ず、常温〜５００℃程度の温度、１〜２
０ｍＴｏｒｒ程度の圧力の反応炉にアルゴンガスをフロ
ーさせプラズマを発生させる。First, a temperature of normal temperature to about 500 ° C.,
Argon gas is caused to flow in a reaction furnace having a pressure of about 0 mTorr to generate plasma.
【００３７】その次に、約１〜１５ｋＷ程度の電力で通
常のスパッタリングを行い、シリコンと銅が約０. １〜
２％程度の重量比でそれぞれ含まれた第１アルミニウム
合金層を約１００乃至９００Å程度に蒸着する。Next, normal sputtering is performed at a power of about 1 to 15 kW, and silicon and copper are reduced to about 0.1 to 15 kW.
The first aluminum alloy layers, each of which is contained at a weight ratio of about 2%, are deposited to about 100 to 900 °.
【００３８】次いで、連続的に前記反応炉にゲルマニウ
ムが含まれた物質を追加的に所定量注入し、スパッタリ
ング工程を行い第２アルミニウム合金層を形成すること
により第１アルミニウム合金層と第２アルミニウム合金
層を形成する。Next, a predetermined amount of a substance containing germanium is continuously injected into the reaction furnace, and a sputtering process is performed to form a second aluminum alloy layer, thereby forming a first aluminum alloy layer and a second aluminum alloy layer. An alloy layer is formed.
【００３９】この際、前記所定量のゲルマニウムが含ま
れた物質であるＧｅＨ4 ガスを約５〜４０ＳＣＣＭの流
量で注入する場合には、ゲルマニウムが約０. １〜２％
程度の重量比で含まれた約２０００〜１００００Å厚さ
程度の金属配線層（３１）が得られる。At this time, when GeH 4 gas, which is a substance containing the predetermined amount of germanium, is injected at a flow rate of about 5 to 40 SCCM, the germanium content is about 0.1 to 2%.
As a result, a metal wiring layer (31) having a thickness of about 2,000 to 10,000 ° included in a weight ratio of about 31 is obtained.
【００４０】一方、前記反応炉に注入するＧｅＨ4 ガス
は前記反応炉内の温度とアルゴンプラズマにより一部が
ゲルマニウムと水素に分解される。On the other hand, the GeH 4 gas injected into the reactor is partially decomposed into germanium and hydrogen by the temperature in the reactor and argon plasma.
【００４１】この際、ゲルマニウムはスパッタリングし
た第１アルミニウム合金層と結合して前記下部層上にシ
リコンと銅が含まれて蒸着した第１アルミニウム合金層
上部に蒸着される。At this time, germanium is combined with the sputtered first aluminum alloy layer and is deposited on the first aluminum alloy layer on which silicon and copper are deposited on the lower layer.
【００４２】さらに、第１アルミニウム合金層上部にス
パッタリングした第２アルミニウム合金層が再び蒸着さ
れる。従って、前記下部層全面に蒸着される蒸着物はア
ルミニウム合金にゲルマニウムが固溶した形体の組成を
有するアルミニウム合金が形成される。Further, a second aluminum alloy layer sputtered on the first aluminum alloy layer is deposited again. Therefore, an aluminum alloy having a composition of a form in which germanium is dissolved in an aluminum alloy is formed as a deposit deposited on the entire surface of the lower layer.
【００４３】この際、前記ゲルマニウムが含まれたアル
ミニウム合金は従来のアルミニウム合金に比べ溶融点が
低く流動性が優れる。さらに、前記下部層に蒸着される
過程でアルミニウム合金表面に到ったゲルマニウムが、
アルミニウム合金と反応しながらアルミニウム合金を引
張力が作用するため、蒸着時にその段差被覆比が大きく
改良される。In this case, the aluminum alloy containing germanium has a lower melting point and better fluidity than the conventional aluminum alloy. Further, germanium that has reached the aluminum alloy surface in the process of being deposited on the lower layer,
Since a tensile force acts on the aluminum alloy while reacting with the aluminum alloy, the step coverage at the time of vapor deposition is greatly improved.
【００４４】これにより、配線形成時にコンタクトホー
ル及びビアホールの埋込みを容易にさせる。さらに、ボ
イドを大きく低減することができ半導体素子の信頼性を
大きく向上させることができる。This facilitates the filling of the contact holes and via holes during the formation of the wiring. Further, voids can be greatly reduced, and the reliability of the semiconductor element can be greatly improved.
【００４５】尚、前記ゲルマニウムが固溶したアルミニ
ウム合金は、従来のアルミニウム合金よりＥＭに対し強
い耐性を有する。The aluminum alloy in which germanium is dissolved has a higher resistance to EM than a conventional aluminum alloy.
【００４６】一方、本発明の他の実施例を説明すれば次
の通りである。図には示していないが、先ず金属障壁層
と接着層等の下部層を形成せず金属配線を形成すること
もできる。On the other hand, another embodiment of the present invention will be described as follows. Although not shown in the figure, a metal wiring can be formed without first forming a lower layer such as a metal barrier layer and an adhesive layer.
【００４７】さらに、最初からゲルマニウムを含む物質
を反応炉に注入し、アルミニウム合金を蒸着して金属配
線層全体をゲルマニウムが固溶したアルミニウム合金に
形成することができる。Further, a substance containing germanium is poured into the reaction furnace from the beginning, and an aluminum alloy is deposited to form the entire metal wiring layer into an aluminum alloy in which germanium is dissolved.
【００４８】そして、前記アルミニウム合金の組成を異
ならせるか、又はアルミニウム合金以外の他の配線材料
を用いるか、さらに前記反応炉に注入する物質を他の物
質に代えて本発明を行うこともできる。The present invention can be carried out by changing the composition of the aluminum alloy, using a wiring material other than the aluminum alloy, and replacing the substance to be injected into the reaction furnace with another substance. .
【００４９】[0049]
【発明の効果】前記のように、本発明に従う半導体素子
の金属配線形成方法においては次のような効果を有す
る。As described above, the method for forming a metal wiring of a semiconductor device according to the present invention has the following effects.
【００５０】本発明に従う半導体素子の金属配線形成方
法においては、前記ゲルマニウムが含まれたアルミニウ
ム合金は従来のアルミニウム合金に比べ溶融点が低く流
動性が優れる。In the method for forming a metal wiring of a semiconductor device according to the present invention, the aluminum alloy containing germanium has a lower melting point and better fluidity than a conventional aluminum alloy.
【００５１】さらに、前記下部層に蒸着される過程でア
ルミニウム合金表面に到ったゲルマニウムが、アルミニ
ウム合金と反応しながらアルミニウム合金を引張力が作
用するため段差被覆比が大きく改良される。Further, germanium which reaches the surface of the aluminum alloy in the process of being deposited on the lower layer reacts with the aluminum alloy to exert a tensile force on the aluminum alloy, thereby greatly improving the step coverage.
【００５２】これにより、金属配線形成時にコンタクト
ホール及びビアホールの埋込みを容易にさせる。This facilitates the filling of the contact holes and via holes during the formation of the metal wiring.
【００５３】尚、本発明に従う半導体素子の金属配線形
成方法においては、従来のＰＶＤ方法に化学物質を添加
する方法を用いてゲルマニウムが含まれたアルミニウム
合金で金属配線層を形成することにより、ＥＭ特性を向
上させることができる。In the method for forming a metal wiring of a semiconductor device according to the present invention, the metal wiring layer is formed of an aluminum alloy containing germanium by using a method of adding a chemical substance to a conventional PVD method. The characteristics can be improved.
【００５４】さらに、ボイド（Void）の誘発を防ぐこと
により半導体素子の動作特性及び信頼性を向上させるこ
とができるため、半導体素子の高集積化を可能にする利
点を有する。Furthermore, since the operation characteristics and reliability of the semiconductor device can be improved by preventing the induction of voids, there is an advantage that the semiconductor device can be highly integrated.
【図面の簡単な説明】[Brief description of the drawings]
【図１】従来の技術に従う半導体素子の金属配線の形成
工程図である。FIG. 1 is a view showing a process of forming a metal wiring of a semiconductor device according to a conventional technique.
【図２】従来の技術に従う半導体素子の金属配線の形成
工程図である。FIG. 2 is a view illustrating a process of forming a metal wiring of a semiconductor device according to the related art.
【図３】従来の技術に従う半導体素子の金属配線の形成
工程図である。FIG. 3 is a view showing a process of forming a metal wiring of a semiconductor device according to a conventional technique.
【図４】本発明の実施例に従う半導体素子の金属配線の
形成工程図である。FIG. 4 is a view illustrating a process of forming a metal wiring of a semiconductor device according to an embodiment of the present invention;
【図５】本発明の実施例に従う半導体素子の金属配線の
形成工程図である。FIG. 5 is a view illustrating a process of forming a metal wiring of a semiconductor device according to an embodiment of the present invention;
【図６】本発明の実施例に従う半導体素子の金属配線の
形成工程図である。FIG. 6 is a view illustrating a process of forming a metal wiring of a semiconductor device according to an embodiment of the present invention;
２１ 半導体基板 ２３ 層間絶縁膜 ２５ 第１コンタクトホール ２７ 金属障壁層 ２９ 接合層 ３１ 金属配線層 Reference Signs List 21 semiconductor substrate 23 interlayer insulating film 25 first contact hole 27 metal barrier layer 29 bonding layer 31 metal wiring layer
Claims (20)
され、コンタクトホールを有する層間絶縁膜；前記コン
タクトホールを含む層間絶縁膜上部に順次形成された金
属障壁層と接着層；前記接着層上部に形成されゲルマニ
ウム、シリコン及び銅が固溶されたアルミニウム合金層
を含んで構成される半導体素子の金属配線。A conductive layer substrate; an interlayer insulating film formed on the conductive layer substrate and having a contact hole; a metal barrier layer and an adhesive layer sequentially formed on the interlayer insulating film including the contact hole; A metal wiring of a semiconductor device including an aluminum alloy layer formed on the upper surface and having a solid solution of germanium, silicon and copper.
銅がそれぞれ約０.１〜２％の重量比を有する第１アル
ミニウム合金層とゲルマニウムが約０. １〜２％の重量
比を有する第２アルミニウム合金層でなることを特徴と
する請求項１記載の半導体素子の金属配線。2. The aluminum alloy layer, wherein the first aluminum alloy layer having a weight ratio of silicon and copper of about 0.1 to 2% and the second aluminum alloy layer having a weight ratio of germanium of about 0.1 to 2%. 2. The metal wiring according to claim 1, wherein the metal wiring is made of an aluminum alloy layer.
銅、さらにゲルマニウムがそれぞれ約０. １〜２％の重
量でなることを特徴とする請求項１記載の半導体素子の
金属配線。3. The metal wiring according to claim 1, wherein the aluminum alloy layer comprises silicon, copper, and germanium in a weight of about 0.1 to 2%, respectively.
基板上部にコンタクトホールを有する層間絶縁膜を形成
する工程；前記コンタクトホールを含む層間絶縁膜上部
に金属障壁層と接着層を順次形成する工程；前記接着層
上部にゲルマニウム、シリコン及び銅が固溶されたアル
ミニウム合金層を形成する工程を含んでなることを特徴
とする半導体素子の金属配線。Providing a conductive layer substrate; forming an interlayer insulating film having a contact hole on the conductive layer substrate; sequentially forming a metal barrier layer and an adhesive layer on the interlayer insulating film including the contact hole. Forming an aluminum alloy layer in which germanium, silicon and copper are dissolved as a solid solution on the adhesive layer.
は、反応炉で第１アルミニウム合金層と第２アルミニウ
ム合金層を順次形成してなることを特徴とする請求項４
記載の半導体素子の金属配線形成方法。5. The method according to claim 4, wherein the step of forming the aluminum alloy layer comprises sequentially forming a first aluminum alloy layer and a second aluminum alloy layer in a reaction furnace.
A method for forming a metal wiring of a semiconductor device according to the above.
１〜２％程度の重量比でシリコン又は銅をそれぞれ含む
ことを特徴とする請求項５記載の半導体素子の金属配線
形成方法。6. The method according to claim 1, wherein the first aluminum alloy layer has a thickness of about 0.5 mm.
6. The method according to claim 5, wherein silicon or copper is contained at a weight ratio of about 1 to 2%.
工程により形成することを特徴とする請求項５記載の半
導体素子の金属配線形成方法。7. The method according to claim 1, wherein the first aluminum alloy layer is formed by CVD.
6. The method according to claim 5, wherein the metal wiring is formed by a process.
て実施することを特徴とする請求項７記載の半導体素子
の金属配線形成方法。8. The method according to claim 7, wherein the CVD process is performed in parallel with a PVD process.
工程により形成することを特徴とする請求項５記載の半
導体素子の金属配線形成方法。9. The method according to claim 9, wherein the second aluminum alloy layer is formed of PVD.
6. The method according to claim 5, wherein the metal wiring is formed by a process.
炉にアルゴンガスをフローさせプラズマを発生させてス
パッタリング工程を行い、シリコン及び銅をそれぞれ含
むアルミニウム合金層を蒸着して形成することを特徴と
する請求項５記載の半導体素子の金属配線形成方法。10. The method according to claim 1, wherein the first aluminum alloy layer is formed by flowing an argon gas into a reaction furnace to generate plasma, performing a sputtering process, and depositing an aluminum alloy layer containing silicon and copper, respectively. The method for forming a metal wiring of a semiconductor device according to claim 5.
度、１〜２０ｍＴｏｒｒ程度の圧力で保持することを特
徴とする請求項１０記載の半導体素子の金属配線形成方
法。11. The method according to claim 10, wherein the reaction furnace is maintained at a temperature of normal temperature to about 500 ° C. and a pressure of about 1 to 20 mTorr.
５ｋＷの電力下で行うことを特徴とする請求項１０記載
の半導体素子の金属配線形成方法。12. The sputtering process according to claim 1, wherein
The method according to claim 10, wherein the method is performed under a power of 5 kW.
炉にゲルマニウムが含まれた物質を注入して前記スパッ
タリング工程を連続的に行い、ゲルマニウムが固溶され
た第２アルミニウム合金層を蒸着して形成することを特
徴とする請求項５記載の半導体素子の金属配線形成方
法。13. The second aluminum alloy layer is formed by injecting a material containing germanium into a reaction furnace and continuously performing the sputtering process to deposit a second aluminum alloy layer in which germanium is dissolved. 6. The method according to claim 5, wherein the metal wiring is formed.
度、１〜２０ｍＴｏｒｒ程度の圧力で保持することを特
徴とする請求項１３記載の半導体素子の金属配線形成方
法。14. The method according to claim 13, wherein the reaction furnace is maintained at a temperature of normal temperature to about 500 ° C. and a pressure of about 1 to 20 mTorr.
５ｋＷの電力下で行うことを特徴とする請求項１３記載
の半導体素子の金属配線形成方法。15. The method according to claim 1, wherein the sputtering step is performed by
14. The method according to claim 13, wherein the method is performed under a power of 5 kW.
１〜２％程度の重量比でゲルマニウムを含むことを特徴
とする請求項５記載の半導体素子の金属配線形成方法。16. The method according to claim 16, wherein the second aluminum alloy layer has a thickness of 0.1 mm.
6. The method according to claim 5, wherein germanium is contained at a weight ratio of about 1 to 2%.
ＧｅＨ4 ガスであることを特徴とする請求項１３記載の
半導体素子の金属配線形成方法。17. The substance containing germanium,
Method of forming a metal line in a semiconductor device according to claim 13, wherein the GeH a 4 gas.
ＣＭ流量で注入することを特徴とする請求項１７記載の
半導体素子の金属配線形成方法。18. The method according to claim 1, wherein the GeH 4 gas is about 5 to 40 SC.
18. The method according to claim 17, wherein the implantation is performed at a CM flow rate.
ン、銅、さらにゲルマニウムをそれぞれ約０. １〜２％
程度の重量比を含むことを特徴とする請求項５記載の半
導体素子の金属配線形成方法。19. The aluminum alloy layer contains silicon, copper, and germanium each in an amount of about 0.1 to 2%.
6. The method according to claim 5, wherein the weight ratio of the metal wires is about the same.
０〜１００００Å程度の厚さに形成することを特徴とす
る請求項５記載の半導体素子の金属配線形成方法。20. The method according to claim 19, wherein the aluminum alloy layer has a thickness of about 200.
6. The method according to claim 5, wherein the metal wiring is formed to a thickness of about 0 to 10,000 degrees.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR21815/1996 | 1996-06-17 | ||
| KR1019960021815A KR100223332B1 (en) | 1996-06-17 | 1996-06-17 | Forming method for metalization of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070087A true JPH1070087A (en) | 1998-03-10 |
| JP2867996B2 JP2867996B2 (en) | 1999-03-10 |
Family
ID=19462127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9159288A Expired - Fee Related JP2867996B2 (en) | 1996-06-17 | 1997-06-03 | Method for forming metal wiring of semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2867996B2 (en) |
| KR (1) | KR100223332B1 (en) |
| DE (1) | DE19722113A1 (en) |
| GB (1) | GB2314457A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040019170A (en) * | 2002-08-26 | 2004-03-05 | 삼성전자주식회사 | Method of forming Al contact |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158916A (en) * | 1982-03-16 | 1983-09-21 | Fujitsu Ltd | Preparation of semiconductor device |
| KR960001601B1 (en) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | Contact hole embedding method and structure of semiconductor device |
| JPH04209572A (en) * | 1990-12-07 | 1992-07-30 | Nec Corp | Semiconductor device |
| US5358616A (en) * | 1993-02-17 | 1994-10-25 | Ward Michael G | Filling of vias and contacts employing an aluminum-germanium alloy |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| KR0179827B1 (en) * | 1995-05-27 | 1999-04-15 | 문정환 | Method of forming metal interconnector in semiconductor device |
-
1996
- 1996-06-17 KR KR1019960021815A patent/KR100223332B1/en not_active Expired - Fee Related
-
1997
- 1997-05-27 DE DE19722113A patent/DE19722113A1/en not_active Ceased
- 1997-06-03 JP JP9159288A patent/JP2867996B2/en not_active Expired - Fee Related
- 1997-06-17 GB GB9712754A patent/GB2314457A/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005447A (en) | 1998-03-30 |
| DE19722113A1 (en) | 1997-12-18 |
| JP2867996B2 (en) | 1999-03-10 |
| GB2314457A (en) | 1997-12-24 |
| GB9712754D0 (en) | 1997-08-20 |
| KR100223332B1 (en) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339179B1 (en) | Copper interconnection structure incorporating a metal seed layer | |
| JP3955386B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6066892A (en) | Copper alloy seed layer for copper metallization in an integrated circuit | |
| KR940016626A (en) | Semiconductor device and manufacturing method | |
| KR100403063B1 (en) | Method for forming dual-layer low dielectric barrier for interconnects and device formed | |
| US5994775A (en) | Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same | |
| US5395795A (en) | Method for fabricating a semiconductor device | |
| JPH0936228A (en) | Wiring formation method | |
| JPH05152450A (en) | Method of forming conductive region to silicon semiconductor device and silicon semiconductor device with conductive region | |
| JP2789332B2 (en) | Structure of metal wiring and method of forming the same | |
| CN1360346B (en) | Electronic structure and forming method thereof | |
| JP3252397B2 (en) | Wiring formation method | |
| JP2616402B2 (en) | Method for manufacturing semiconductor device | |
| JP2867996B2 (en) | Method for forming metal wiring of semiconductor device | |
| JPH07130854A (en) | Wiring structure and method for forming the same | |
| JPH1041386A (en) | Method for manufacturing semiconductor device | |
| KR100919378B1 (en) | Metal wiring of semiconductor device and forming method thereof | |
| JPH065674B2 (en) | Method for manufacturing semiconductor device | |
| JP2660072B2 (en) | Contact formation method | |
| JP2559829B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH1187508A (en) | Method for forming metal wiring of semiconductor device | |
| KR100289685B1 (en) | Metallization of semeconductor device | |
| JPH07153841A (en) | Semiconductor device and its manufacture | |
| KR0168162B1 (en) | Metal wiring formation method of semiconductor device | |
| JP2706388B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981124 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |