JPH1070087A - 半導体素子の金属配線及びその形成方法 - Google Patents

半導体素子の金属配線及びその形成方法

Info

Publication number
JPH1070087A
JPH1070087A JP9159288A JP15928897A JPH1070087A JP H1070087 A JPH1070087 A JP H1070087A JP 9159288 A JP9159288 A JP 9159288A JP 15928897 A JP15928897 A JP 15928897A JP H1070087 A JPH1070087 A JP H1070087A
Authority
JP
Japan
Prior art keywords
aluminum alloy
alloy layer
metal wiring
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9159288A
Other languages
English (en)
Other versions
JP2867996B2 (ja
Inventor
Eiju Kin
英重 金
Heung Lak Park
興樂 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH1070087A publication Critical patent/JPH1070087A/ja
Application granted granted Critical
Publication of JP2867996B2 publication Critical patent/JP2867996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、優れたＥＭ特性と段差被覆性を有
するようにし、半導体素子の高集積化に適した半導体素
子の金属配線及び形成方法を提供することにある。 【解決手段】 本発明に従う半導体素子の金属配線及び
その形成方法は導電層基板を提供する工程と、前記導電
層基板上部にコンタクトホールを有する層間絶縁膜を形
成する工程と、前記コンタクトホールを含む層間絶縁膜
上部に金属障壁層と接着層を順次形成する工程と、前記
接合層上部にゲルマニウム、シリコン及び銅が固溶した
アルミニウム合金層を形成する工程を含んでなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に関し、特に半導体素子の高集積化に適した半導体
素子の金属配線及びその形成方法に関する。
【０００２】
【従来の技術】一般に、半導体素子を製造するに際し、
素子間や素子と外部回路の間を電気的に接続させるため
の半導体素子の配線は、配線のためのコンタクトホール
及びビアホールを配線材料に埋込み配線層を形成し、後
続工程を経て形成される。
【０００３】尚、低い抵抗を要する所には金属配線を用
いる。前記金属配線はアルミニウム（Ａｌ）に少量のシ
リコンや銅が含まれたり、シリコン及び銅が全て含まれ
抵抗率が低いながら加工性が優れたアルミニウム合金を
配線材料に用いる。
【０００４】そして、前記配線材料を物理気相蒸着（Ph
ysical Vapor Deposition ；ＰＶＤ）方法のスパッタリ
ング方法で蒸着し、前記コンタクトホール及びビアホー
ルを埋込む方法が一番広く利用されている。
【０００５】しかし、前記金属配線形成時に前者が金属
配線層のアルミニウム合金を介して移動するに際し、ア
ルミニウムイオンと衝突して前者の運動量がアルミニウ
ムイオンに伝えられる。
【０００６】この際、前者の流れ方向にアルミニウムの
質量流れ（mass flux ）が生じるＥＭ（Electro-Migrat
ion ）現象が発生する。
【０００７】さらに、このような現象は多数の結晶粒系
を有する結晶構造、即ちアルミニウム等の金属原子から
発生する可能性が大きいと共に常温付近の温度で発生し
やすい。
【０００８】これに係り、従来技術に従う半導体素子の
金属配線形成方法を添付の図を参照して説明すれば以下
の通りである。
【０００９】図１乃至図３は、従来技術に従う半導体素
子の金属配線形成方法を示す断面図である。
【００１０】従来技術に従う半導体素子の金属配線形成
方法は、図１に示すように、先ず半導体基板や金属層の
導電層（１）上部に層間絶縁膜（３）を形成する。
【００１１】次いで、コンタクトマスク（図示せず）で
前記導電層（１）を選択的に除去し、予定された部分を
露出させるコンタクトホール（５）を形成する。その次
に、図２に示すように、前記コンタクトホール（５）を
含む前記導電層（１）の露出した表面上に前記導電層
（１）に接続する金属障壁層（７）を所定厚さほど形成
する。
【００１２】次いで、前記金属障壁層（７）上部に接合
層（９）を所定の厚さほど形成する。この際、前記金属
障壁層（７）はチタニウム／チタニウム窒化膜の積層構
造に形成する。
【００１３】さらに、前記チタニウム膜はコンタクトホ
ール（５）の抵抗を低減させる役割を果す。この際、前
記チタニウム窒化膜は接続工程で形成される金属配線層
（図示せず）と、下部の導電層間の拡散による接合不良
を防ぐための拡散防止膜の役割を果す。
【００１４】その次に、前記接合層（９）は前記金属障
壁層（７）や前記金属配線層（図示せず）より高い表面
エネルギーを有するため、金属配線層に用いられるアル
ミニウム合金の接着性（Wetting ）を向上させる。
【００１５】次いで、図３に示すように、前記全体表面
上部に金属配線層（１１）をＰＶＤ方法で形成する。こ
の際、前記金属配線層（１１）はＰＶＤ方法によるアル
ミニウム合金で形成する。
【００１６】しかし、前記ＰＶＤによるアルミニウム合
金形成方法は、段差被覆特性が弱いため前記コンタクト
ホール（５）やビアホールの完全埋込みが難しく、ボイ
ド（Void）（１３）を誘発するオーバハング（over han
g ）現象が発生しやすい。この際、前記ボイド（１３）
は接合抵抗を増加させ不均一な接合抵抗が現われるのは
勿論、断線を誘発させることがある。
【００１７】一方、前記金属配線層（１１）に用いられ
るアルミニウム合金は、ＥＭに対する耐性を強化させる
ためアルミニウムにシリコンや銅を添加するとか、シリ
コン及び銅を添加して形成する。この際、前記アルミニ
ウム合金は低温状態で多数の結晶粒が存在し、ＥＭに対
する耐性が弱いため約５５０℃程度の温度下で熱処理す
る。
【００１８】それにより、前記低温状態での結晶粒を成
長させ結晶粒系の数を低減させることでＥＭに対する耐
性を強化させる。
【００１９】
【発明が解決しようとする課題】しかし、従来技術に従
う半導体素子の金属配線形成方法においては次のような
問題点を有する。
【００２０】従来技術に従う半導体素子の金属配線形成
方法においては、前記結晶粒を成長させるための高温熱
処理工程はアルミニウム合金が下部の導電層、例えば半
導体基板に電気的に接続している接合領域を介し相互浸
透して接合を破壊する接合破壊（junction spiking）現
象が発生する。
【００２１】これにより、前記高温熱処理工程を利用し
た結晶粒系数の低減が難しくなるため、ＥＭに対する耐
性が弱いアルミニウム合金を使用するしかない問題点を
有する。
【００２２】従って、従来技術に従う半導体素子の金属
配線及びその形成方法は、半導体素子の動作特性及び信
頼性を低下させることにより半導体素子の高集積化を困
難にする問題点を有する。
【００２３】ここに本発明は、前記従来の種々な問題点
を解決するために考案されたものであり、優れたＥＭ特
性を有する半導体素子の金属配線及びその形成方法を提
供することにその目的がある。
【００２４】さらに、本発明の他の目的は優れた段差被
覆性を有する半導体素子の金属配線及び、その形成方法
を提供することにある。尚、本発明のさらに他の目的は
半導体素子の高集積化に適した半導体素子の金属配線及
び形成方法を提供することにある。
【００２５】
【課題を解決するための手段】前記目的を達成するため
の本発明に従う半導体素子の金属配線は導電層基板と、
前記導電層基板上部に形成されコンタクトホールを有す
る層間絶縁膜と、前記コンタクトホールを含む層間絶縁
膜上部に順次形成された金属障壁層と接着層と、前記接
着層上部に形成されゲルマニウム、シリコン及び銅が固
溶したアルミニウム合金層を含んで構成されることを特
徴とする。
【００２６】さらに、本発明に従う半導体素子の金属配
線形成方法は導電層基板を提供する工程と、前記導電層
基板上部にコンタクトホールを有する層間絶縁膜を形成
する工程と、前記コンタクトホールを含む層間絶縁膜上
部に金属障壁層と接着層を順次形成する工程と、前記接
着層上部にゲルマニウム、シリコン及び銅が固溶したア
ルミニウム合金層を形成する工程を含んでなることを特
徴とする。
【００２７】
【発明の実施の形態】以下、本発明に添付した図を参照
して詳細に説明する。図４乃至図６は、本発明に従う半
導体素子の金属配線形成方法を示す断面図である。
【００２８】本発明に従う半導体素子の金属配線形成方
法は、図４に示すように、先ず半導体基板や金属層の導
電層（２１）上部に層間絶縁膜（２３）を形成する。
【００２９】次いで、コンタクトマスク（図示せず）を
利用して前記層間絶縁膜（２３）を選択的に除去し、前
記導電層（２１）の予定された部分を露出させるコンタ
クトホール（２５）を形成する。
【００３０】その次に、図５に示すように、前記コンタ
クトホール（２５）を含む前記層間絶縁膜（２３）の露
出した表面上に前記導電層（２１）に接続する金属障壁
層（２７）を所定厚さほど形成する。次いで、前記金属
障壁層（２７）上部に接着層（wetting layer ）（２
９）を所定厚さほど形成する。
【００３１】この際、前記金属障壁層（２７）はチタニ
ウム／チタニウム窒化膜の積層構造に形成する。
【００３２】前記チタニウム膜はコンタクトホール（２
５）の抵抗を低減させる役割を果す。さらに、前記チタ
ニウム窒化膜は後続工程で形成される金属配線層（図示
せず）と、下部導電層間の拡散による接合不良を防ぐた
めの拡散防止膜の役割を果す。
【００３３】尚、前記接合層（２９）は前記金属障壁層
（２７）や前記金属配線層より高い表面エネルギーを有
するため、前記金属配線層に用いられるアルミニウム合
金の接着性（Wetting ）を向上させる。
【００３４】その次に、図６に示すように前記全体構造
上部にシリコン、銅及びゲルマニウムが含まれたアルミ
ニウム合金を所定厚さに蒸着して金属配線層（３１）を
形成する。
【００３５】この際、ゲルマニウムが固溶されたアルミ
ニウム合金でなる前記金属配線層（３１）の形成工程は
次の通りである。
【００３６】先ず、常温〜５００℃程度の温度、１〜２
０ｍＴｏｒｒ程度の圧力の反応炉にアルゴンガスをフロ
ーさせプラズマを発生させる。
【００３７】その次に、約１〜１５ｋＷ程度の電力で通
常のスパッタリングを行い、シリコンと銅が約０. １〜
２％程度の重量比でそれぞれ含まれた第１アルミニウム
合金層を約１００乃至９００Å程度に蒸着する。
【００３８】次いで、連続的に前記反応炉にゲルマニウ
ムが含まれた物質を追加的に所定量注入し、スパッタリ
ング工程を行い第２アルミニウム合金層を形成すること
により第１アルミニウム合金層と第２アルミニウム合金
層を形成する。
【００３９】この際、前記所定量のゲルマニウムが含ま
れた物質であるＧｅＨ4 ガスを約５〜４０ＳＣＣＭの流
量で注入する場合には、ゲルマニウムが約０. １〜２％
程度の重量比で含まれた約２０００〜１００００Å厚さ
程度の金属配線層（３１）が得られる。
【００４０】一方、前記反応炉に注入するＧｅＨ4 ガス
は前記反応炉内の温度とアルゴンプラズマにより一部が
ゲルマニウムと水素に分解される。
【００４１】この際、ゲルマニウムはスパッタリングし
た第１アルミニウム合金層と結合して前記下部層上にシ
リコンと銅が含まれて蒸着した第１アルミニウム合金層
上部に蒸着される。
【００４２】さらに、第１アルミニウム合金層上部にス
パッタリングした第２アルミニウム合金層が再び蒸着さ
れる。従って、前記下部層全面に蒸着される蒸着物はア
ルミニウム合金にゲルマニウムが固溶した形体の組成を
有するアルミニウム合金が形成される。
【００４３】この際、前記ゲルマニウムが含まれたアル
ミニウム合金は従来のアルミニウム合金に比べ溶融点が
低く流動性が優れる。さらに、前記下部層に蒸着される
過程でアルミニウム合金表面に到ったゲルマニウムが、
アルミニウム合金と反応しながらアルミニウム合金を引
張力が作用するため、蒸着時にその段差被覆比が大きく
改良される。
【００４４】これにより、配線形成時にコンタクトホー
ル及びビアホールの埋込みを容易にさせる。さらに、ボ
イドを大きく低減することができ半導体素子の信頼性を
大きく向上させることができる。
【００４５】尚、前記ゲルマニウムが固溶したアルミニ
ウム合金は、従来のアルミニウム合金よりＥＭに対し強
い耐性を有する。
【００４６】一方、本発明の他の実施例を説明すれば次
の通りである。図には示していないが、先ず金属障壁層
と接着層等の下部層を形成せず金属配線を形成すること
もできる。
【００４７】さらに、最初からゲルマニウムを含む物質
を反応炉に注入し、アルミニウム合金を蒸着して金属配
線層全体をゲルマニウムが固溶したアルミニウム合金に
形成することができる。
【００４８】そして、前記アルミニウム合金の組成を異
ならせるか、又はアルミニウム合金以外の他の配線材料
を用いるか、さらに前記反応炉に注入する物質を他の物
質に代えて本発明を行うこともできる。
【００４９】
【発明の効果】前記のように、本発明に従う半導体素子
の金属配線形成方法においては次のような効果を有す
る。
【００５０】本発明に従う半導体素子の金属配線形成方
法においては、前記ゲルマニウムが含まれたアルミニウ
ム合金は従来のアルミニウム合金に比べ溶融点が低く流
動性が優れる。
【００５１】さらに、前記下部層に蒸着される過程でア
ルミニウム合金表面に到ったゲルマニウムが、アルミニ
ウム合金と反応しながらアルミニウム合金を引張力が作
用するため段差被覆比が大きく改良される。
【００５２】これにより、金属配線形成時にコンタクト
ホール及びビアホールの埋込みを容易にさせる。
【００５３】尚、本発明に従う半導体素子の金属配線形
成方法においては、従来のＰＶＤ方法に化学物質を添加
する方法を用いてゲルマニウムが含まれたアルミニウム
合金で金属配線層を形成することにより、ＥＭ特性を向
上させることができる。
【００５４】さらに、ボイド（Void）の誘発を防ぐこと
により半導体素子の動作特性及び信頼性を向上させるこ
とができるため、半導体素子の高集積化を可能にする利
点を有する。
【図面の簡単な説明】
【図１】従来の技術に従う半導体素子の金属配線の形成
工程図である。
【図２】従来の技術に従う半導体素子の金属配線の形成
工程図である。
【図３】従来の技術に従う半導体素子の金属配線の形成
工程図である。
【図４】本発明の実施例に従う半導体素子の金属配線の
形成工程図である。
【図５】本発明の実施例に従う半導体素子の金属配線の
形成工程図である。
【図６】本発明の実施例に従う半導体素子の金属配線の
形成工程図である。
【符号の説明】
２１ 半導体基板 ２３ 層間絶縁膜 ２５ 第１コンタクトホール ２７ 金属障壁層 ２９ 接合層 ３１ 金属配線層

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 導電層基板；前記導電層基板上部に形成
    され、コンタクトホールを有する層間絶縁膜；前記コン
    タクトホールを含む層間絶縁膜上部に順次形成された金
    属障壁層と接着層；前記接着層上部に形成されゲルマニ
    ウム、シリコン及び銅が固溶されたアルミニウム合金層
    を含んで構成される半導体素子の金属配線。
  2. 【請求項２】 前記アルミニウム合金層は、シリコンと
    銅がそれぞれ約０.１〜２％の重量比を有する第１アル
    ミニウム合金層とゲルマニウムが約０. １〜２％の重量
    比を有する第２アルミニウム合金層でなることを特徴と
    する請求項１記載の半導体素子の金属配線。
  3. 【請求項３】 前記アルミニウム合金層はシリコン及び
    銅、さらにゲルマニウムがそれぞれ約０. １〜２％の重
    量でなることを特徴とする請求項１記載の半導体素子の
    金属配線。
  4. 【請求項４】 導電層基板を提供する工程；前記導電層
    基板上部にコンタクトホールを有する層間絶縁膜を形成
    する工程；前記コンタクトホールを含む層間絶縁膜上部
    に金属障壁層と接着層を順次形成する工程；前記接着層
    上部にゲルマニウム、シリコン及び銅が固溶されたアル
    ミニウム合金層を形成する工程を含んでなることを特徴
    とする半導体素子の金属配線。
  5. 【請求項５】 前記アルミニウム合金層を形成する工程
    は、反応炉で第１アルミニウム合金層と第２アルミニウ
    ム合金層を順次形成してなることを特徴とする請求項４
    記載の半導体素子の金属配線形成方法。
  6. 【請求項６】 前記第１アルミニウム合金層は、約０.
    １〜２％程度の重量比でシリコン又は銅をそれぞれ含む
    ことを特徴とする請求項５記載の半導体素子の金属配線
    形成方法。
  7. 【請求項７】 前記第１アルミニウム合金層は、ＣＶＤ
    工程により形成することを特徴とする請求項５記載の半
    導体素子の金属配線形成方法。
  8. 【請求項８】 前記ＣＶＤ工程は、ＰＶＤ工程と並行し
    て実施することを特徴とする請求項７記載の半導体素子
    の金属配線形成方法。
  9. 【請求項９】 前記第２アルミニウム合金層は、ＰＶＤ
    工程により形成することを特徴とする請求項５記載の半
    導体素子の金属配線形成方法。
  10. 【請求項１０】 前記第１アルミニウム合金層は、反応
    炉にアルゴンガスをフローさせプラズマを発生させてス
    パッタリング工程を行い、シリコン及び銅をそれぞれ含
    むアルミニウム合金層を蒸着して形成することを特徴と
    する請求項５記載の半導体素子の金属配線形成方法。
  11. 【請求項１１】 前記反応炉は常温〜５００℃程度の温
    度、１〜２０ｍＴｏｒｒ程度の圧力で保持することを特
    徴とする請求項１０記載の半導体素子の金属配線形成方
    法。
  12. 【請求項１２】 前記スパッタリング工程は、約１〜１
    ５ｋＷの電力下で行うことを特徴とする請求項１０記載
    の半導体素子の金属配線形成方法。
  13. 【請求項１３】 前記第２アルミニウム合金層は、反応
    炉にゲルマニウムが含まれた物質を注入して前記スパッ
    タリング工程を連続的に行い、ゲルマニウムが固溶され
    た第２アルミニウム合金層を蒸着して形成することを特
    徴とする請求項５記載の半導体素子の金属配線形成方
    法。
  14. 【請求項１４】 前記反応炉は常温〜５００℃程度の温
    度、１〜２０ｍＴｏｒｒ程度の圧力で保持することを特
    徴とする請求項１３記載の半導体素子の金属配線形成方
    法。
  15. 【請求項１５】 前記スパッタリング工程は、約１〜１
    ５ｋＷの電力下で行うことを特徴とする請求項１３記載
    の半導体素子の金属配線形成方法。
  16. 【請求項１６】 前記第２アルミニウム合金層は、０.
    １〜２％程度の重量比でゲルマニウムを含むことを特徴
    とする請求項５記載の半導体素子の金属配線形成方法。
  17. 【請求項１７】 前記ゲルマニウムが含まれた物質は、
    ＧｅＨ4 ガスであることを特徴とする請求項１３記載の
    半導体素子の金属配線形成方法。
  18. 【請求項１８】 前記ＧｅＨ4 ガスは、約５〜４０ＳＣ
    ＣＭ流量で注入することを特徴とする請求項１７記載の
    半導体素子の金属配線形成方法。
  19. 【請求項１９】 前記アルミニウム合金層は、シリコ
    ン、銅、さらにゲルマニウムをそれぞれ約０. １〜２％
    程度の重量比を含むことを特徴とする請求項５記載の半
    導体素子の金属配線形成方法。
  20. 【請求項２０】 前記アルミニウム合金層は、約２００
    ０〜１００００Å程度の厚さに形成することを特徴とす
    る請求項５記載の半導体素子の金属配線形成方法。
JP9159288A 1996-06-17 1997-06-03 半導体素子の金属配線形成方法 Expired - Fee Related JP2867996B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR21815/1996 1996-06-17
KR1019960021815A KR100223332B1 (ko) 1996-06-17 1996-06-17 반도체 소자의 금속배선 및 그 형성방법

Publications (2)

Publication Number Publication Date
JPH1070087A true JPH1070087A (ja) 1998-03-10
JP2867996B2 JP2867996B2 (ja) 1999-03-10

Family

ID=19462127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9159288A Expired - Fee Related JP2867996B2 (ja) 1996-06-17 1997-06-03 半導体素子の金属配線形成方法

Country Status (4)

Country Link
JP (1) JP2867996B2 (ja)
KR (1) KR100223332B1 (ja)
DE (1) DE19722113A1 (ja)
GB (1) GB2314457A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040019170A (ko) * 2002-08-26 2004-03-05 삼성전자주식회사 알루미늄 콘택의 형성 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158916A (ja) * 1982-03-16 1983-09-21 Fujitsu Ltd 半導体装置の製造方法
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JPH04209572A (ja) * 1990-12-07 1992-07-30 Nec Corp 半導体装置
US5358616A (en) * 1993-02-17 1994-10-25 Ward Michael G Filling of vias and contacts employing an aluminum-germanium alloy
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer
KR0179827B1 (ko) * 1995-05-27 1999-04-15 문정환 반도체 소자의 배선 형성방법

Also Published As

Publication number Publication date
KR980005447A (ko) 1998-03-30
DE19722113A1 (de) 1997-12-18
JP2867996B2 (ja) 1999-03-10
GB2314457A (en) 1997-12-24
GB9712754D0 (en) 1997-08-20
KR100223332B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR100339179B1 (ko) 상호 접속 구조 및 그 형성 방법
JP3955386B2 (ja) 半導体装置及びその製造方法
US6066892A (en) Copper alloy seed layer for copper metallization in an integrated circuit
KR940016626A (ko) 반도체장치 및 그 제조방법
KR100403063B1 (ko) 상호접속부를 위한 이중층의 저유전체 배리어의 제조방법및 상기 방법에 의해 제조된 디바이스
US5994775A (en) Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same
US5395795A (en) Method for fabricating a semiconductor device
JPH0936228A (ja) 配線形成方法
JPH05152450A (ja) シリコン半導体装置に導電領域を形成する方法および導電領域を有するシリコン半導体装置
JP2789332B2 (ja) 金属配線の構造及びその形成方法
CN1360346B (zh) 电子结构及其形成方法
JP3252397B2 (ja) 配線形成方法
JP2616402B2 (ja) 半導体装置の製造方法
JP2867996B2 (ja) 半導体素子の金属配線形成方法
JPH07130854A (ja) 配線構造体及びその形成方法
JPH1041386A (ja) 半導体装置の製造方法
KR100919378B1 (ko) 반도체 소자의 금속 배선 및 이의 형성 방법
JPH065674B2 (ja) 半導体装置の製造方法
JP2660072B2 (ja) コンタクトの形成方法
JP2559829B2 (ja) 半導体装置および半導体装置の製造方法
JPH1187508A (ja) 半導体素子の金属配線形成方法
KR100289685B1 (ko) 반도체디바이스의금속배선방법
JPH07153841A (ja) 半導体装置およびその製造方法
KR0168162B1 (ko) 반도체 소자의 금속배선 형성방법
JP2706388B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981124

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081225

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091225

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees