JPH1070098A - 平坦化方法 - Google Patents
平坦化方法Info
- Publication number
- JPH1070098A JPH1070098A JP22699296A JP22699296A JPH1070098A JP H1070098 A JPH1070098 A JP H1070098A JP 22699296 A JP22699296 A JP 22699296A JP 22699296 A JP22699296 A JP 22699296A JP H1070098 A JPH1070098 A JP H1070098A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- layer
- substrate
- concave portion
- easy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】広い面積の凹部と狭い面積の凹部とが混在する
基体に対して均一に研磨できる平坦化方法を提供する。 【解決手段】３層の研磨停止層と２層の易研磨層とを用
い、第１の研磨で一旦速い速度で平坦化を達成した後、
続いて第２の研磨で均一な研磨を行って、平坦化を達成
する。
基体に対して均一に研磨できる平坦化方法を提供する。 【解決手段】３層の研磨停止層と２層の易研磨層とを用
い、第１の研磨で一旦速い速度で平坦化を達成した後、
続いて第２の研磨で均一な研磨を行って、平坦化を達成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のいわ
ゆるトレンチ素子分離領域の平坦化、層間絶縁膜の平坦
化に適用できる平坦化方法に関する。
ゆるトレンチ素子分離領域の平坦化、層間絶縁膜の平坦
化に適用できる平坦化方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来よ
り、半導体装置の素子分離としていわゆるＬＯＣＯＳ法
が用いられているが、このＬＯＣＯＳ法は、製造の際に
窒化シリコン膜で覆われている部分の末端にも酸化膜が
食い込み、バーズビークが生じるため、バーズビークの
面積が不要な面積となり、微細化や大容量化に不利であ
る。
り、半導体装置の素子分離としていわゆるＬＯＣＯＳ法
が用いられているが、このＬＯＣＯＳ法は、製造の際に
窒化シリコン膜で覆われている部分の末端にも酸化膜が
食い込み、バーズビークが生じるため、バーズビークの
面積が不要な面積となり、微細化や大容量化に不利であ
る。
【０００３】そのため、半導体基板に反応性イオンエッ
チングなどで垂直に溝部を形成し、この溝部内を含んで
絶縁膜を堆積し、その後溝部以外の部分をＣＭＰ（化学
的機械研磨法）等の研磨方法で削り取り、溝部内に絶縁
膜を残し、これにより溝部を絶縁膜で埋め込むいわゆる
トレンチ素子分離方法がある。この方法によれば、バー
ズビークがなく、集積度を向上させるには有利である。
チングなどで垂直に溝部を形成し、この溝部内を含んで
絶縁膜を堆積し、その後溝部以外の部分をＣＭＰ（化学
的機械研磨法）等の研磨方法で削り取り、溝部内に絶縁
膜を残し、これにより溝部を絶縁膜で埋め込むいわゆる
トレンチ素子分離方法がある。この方法によれば、バー
ズビークがなく、集積度を向上させるには有利である。
【０００４】しかしながら、このトレンチ素子分離法
は、図３に示すように、基板１０にトレンチ幅が広い部
分ＷＴと狭い部分ＮＴが混在する場合、基板の凹凸部を
埋める絶縁層ＩＬをＣＭＰ等で研磨する際、同図の破線
に示すように、トレンチ幅の広い溝部ＷＴの絶縁膜が過
剰に研削されてしまい、半導体装置全体での平坦化が不
十分になるという問題がある。
は、図３に示すように、基板１０にトレンチ幅が広い部
分ＷＴと狭い部分ＮＴが混在する場合、基板の凹凸部を
埋める絶縁層ＩＬをＣＭＰ等で研磨する際、同図の破線
に示すように、トレンチ幅の広い溝部ＷＴの絶縁膜が過
剰に研削されてしまい、半導体装置全体での平坦化が不
十分になるという問題がある。
【０００５】一方、半導体装置の層間絶縁膜に凹凸があ
ると、フォトリソグラフィーの露光深度を超え、レジス
トパターンの線幅などが変動して所定のパターンが得ら
れない場合が生じる。また、配線を乗せる層間絶縁膜に
凹凸があると、段差部でステップカバレッジが悪くな
り、歩留まりが低下したり、配線層の抵抗が上昇すると
いう問題がある。そのため、層間絶縁膜の平坦化技術は
重要であり、その平坦化技術の中でも機械研磨や化学的
機械研磨法は、ＢＰＳＧのリフローなどより一層均一な
平坦化方法であるが、やはり上述した広い面積の凹部が
ある場合、その広い部分で研磨が進行して平坦化が不十
分になるという問題がある。
ると、フォトリソグラフィーの露光深度を超え、レジス
トパターンの線幅などが変動して所定のパターンが得ら
れない場合が生じる。また、配線を乗せる層間絶縁膜に
凹凸があると、段差部でステップカバレッジが悪くな
り、歩留まりが低下したり、配線層の抵抗が上昇すると
いう問題がある。そのため、層間絶縁膜の平坦化技術は
重要であり、その平坦化技術の中でも機械研磨や化学的
機械研磨法は、ＢＰＳＧのリフローなどより一層均一な
平坦化方法であるが、やはり上述した広い面積の凹部が
ある場合、その広い部分で研磨が進行して平坦化が不十
分になるという問題がある。
【０００６】本発明は、上記事情に鑑みなされたもの
で、広い面積の凹部と狭い面積の凹部とが混在する基体
に対して均一に研磨できる平坦化方法を提供することを
目的とする。
で、広い面積の凹部と狭い面積の凹部とが混在する基体
に対して均一に研磨できる平坦化方法を提供することを
目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、凹部と凸部を有する基体の少なくとも凸
部に第１の研磨停止層を形成し、該第１の研磨停止層よ
りも研磨速度が大きい第１の易研磨層で該第１の研磨停
止層を含む基体の凹凸部を被覆し、該第１の易研磨層の
上に第１の易研磨層より研磨速度が小さい第２の研磨停
止層を形成し、該第２の研磨停止層の上に該第２の研磨
停止層より研磨速度が大きい第２の易研磨層を形成し、
該第２の易研磨層の上に第２の易研磨層より研磨速度が
小さい第３の研磨停止層を形成し、上記基体の凹部に存
する第３の研磨停止層と基体の凸部に存する第２の研磨
停止層とに達するまで上記第３の研磨停止層と第２の易
研磨層とを研磨する第１の研磨工程と、該第１の研磨工
程後、上記基体の凹部に存する第２の研磨停止層と基体
の凸部に存する第１の研磨停止層とに達するまで上記第
３の研磨停止層と第２の易研磨層と第２の研磨停止層と
を研磨する第２の研磨工程とを有することを特徴とする
平坦化方法を提供する。
達成するため、凹部と凸部を有する基体の少なくとも凸
部に第１の研磨停止層を形成し、該第１の研磨停止層よ
りも研磨速度が大きい第１の易研磨層で該第１の研磨停
止層を含む基体の凹凸部を被覆し、該第１の易研磨層の
上に第１の易研磨層より研磨速度が小さい第２の研磨停
止層を形成し、該第２の研磨停止層の上に該第２の研磨
停止層より研磨速度が大きい第２の易研磨層を形成し、
該第２の易研磨層の上に第２の易研磨層より研磨速度が
小さい第３の研磨停止層を形成し、上記基体の凹部に存
する第３の研磨停止層と基体の凸部に存する第２の研磨
停止層とに達するまで上記第３の研磨停止層と第２の易
研磨層とを研磨する第１の研磨工程と、該第１の研磨工
程後、上記基体の凹部に存する第２の研磨停止層と基体
の凸部に存する第１の研磨停止層とに達するまで上記第
３の研磨停止層と第２の易研磨層と第２の研磨停止層と
を研磨する第２の研磨工程とを有することを特徴とする
平坦化方法を提供する。
【０００８】本発明の平坦化方法は、基体の凸部に第１
の研磨停止層を形成し、その後、基体の凹凸を覆って第
１の易研磨層、第２の研磨停止層、第２の易研磨層、第
３の研磨停止層を順次積層する。２層の易研磨層は、３
層の研磨停止層より研磨速度が大きい。この場合、基体
凹部における第３の研磨停止層の上面と、基体凸部にお
ける第２の研磨層上面の基体凹部底面からの高さをほぼ
等しくする。また、基体凹部における第２の研磨停止層
の上面と、基体凸部における第１の研磨停止層上面の基
体凹部底面からの高さをほぼ等しくする。
の研磨停止層を形成し、その後、基体の凹凸を覆って第
１の易研磨層、第２の研磨停止層、第２の易研磨層、第
３の研磨停止層を順次積層する。２層の易研磨層は、３
層の研磨停止層より研磨速度が大きい。この場合、基体
凹部における第３の研磨停止層の上面と、基体凸部にお
ける第２の研磨層上面の基体凹部底面からの高さをほぼ
等しくする。また、基体凹部における第２の研磨停止層
の上面と、基体凸部における第１の研磨停止層上面の基
体凹部底面からの高さをほぼ等しくする。
【０００９】このように基体に各層を形成した後、ま
ず、第１の研磨を行い、第３の研磨停止層と第２の易研
磨層とを研磨する。すると、基体の凸部においては、第
３の研磨停止層がまず削られ、続いて第２の易研磨層が
削られる。第２の易研磨層は、研磨されやすいので、研
磨は速く進行する。そして、凹部における第３の研磨停
止層と凸部における第２の研磨停止層の上面はほぼ同じ
高さであるので、基体の凸部においては第２の研磨停止
層が露出すると共に、基体の凹部においては第３の研磨
停止層の研磨が始まる。これらの第２の研磨停止層と第
３の研磨停止層とは研磨の速度が遅いので、ここで一旦
研磨の速度が遅くなる。そのため、第１の研磨の終了は
容易に判断できる。この第１の研磨が終了したときは、
基体の凹部、凸部両方に研磨停止層があるので、凹部の
面積が広くても、凹部の研磨が急速に行われることはな
く、全体に均一な厚さの研磨が達成される。
ず、第１の研磨を行い、第３の研磨停止層と第２の易研
磨層とを研磨する。すると、基体の凸部においては、第
３の研磨停止層がまず削られ、続いて第２の易研磨層が
削られる。第２の易研磨層は、研磨されやすいので、研
磨は速く進行する。そして、凹部における第３の研磨停
止層と凸部における第２の研磨停止層の上面はほぼ同じ
高さであるので、基体の凸部においては第２の研磨停止
層が露出すると共に、基体の凹部においては第３の研磨
停止層の研磨が始まる。これらの第２の研磨停止層と第
３の研磨停止層とは研磨の速度が遅いので、ここで一旦
研磨の速度が遅くなる。そのため、第１の研磨の終了は
容易に判断できる。この第１の研磨が終了したときは、
基体の凹部、凸部両方に研磨停止層があるので、凹部の
面積が広くても、凹部の研磨が急速に行われることはな
く、全体に均一な厚さの研磨が達成される。
【００１０】次に、第２の研磨を行う。第１の研磨で均
一な厚さの研磨が達成されているので、第２の研磨では
全体に均一な研磨となるように研磨を行うことが好まし
い。第２の研磨で、まず、基体の凹部に存する第３の研
磨停止層と基体の凸部に存する第２の研磨停止層が削ら
れる。そして、基体の凸部に存する第１の易研磨層と基
体の凹部における第２の易研磨層が主として削られてい
く。好ましくは、これらの第１の易研磨層と第２の易研
磨層の研磨速度を同じ程度にする。そして、凹部におけ
る第２の研磨停止層と凸部における第１の研磨停止層の
上面はほぼ同じ高さであるので、基体の凸部に存する第
１の研磨停止層が露出すると共に、基体の凹部における
第２の研磨停止層が露出する。これらの研磨停止層は研
磨速度が遅いので、ここで研磨を容易に停止することが
できる。
一な厚さの研磨が達成されているので、第２の研磨では
全体に均一な研磨となるように研磨を行うことが好まし
い。第２の研磨で、まず、基体の凹部に存する第３の研
磨停止層と基体の凸部に存する第２の研磨停止層が削ら
れる。そして、基体の凸部に存する第１の易研磨層と基
体の凹部における第２の易研磨層が主として削られてい
く。好ましくは、これらの第１の易研磨層と第２の易研
磨層の研磨速度を同じ程度にする。そして、凹部におけ
る第２の研磨停止層と凸部における第１の研磨停止層の
上面はほぼ同じ高さであるので、基体の凸部に存する第
１の研磨停止層が露出すると共に、基体の凹部における
第２の研磨停止層が露出する。これらの研磨停止層は研
磨速度が遅いので、ここで研磨を容易に停止することが
できる。
【００１１】その結果、基体の凹部においては、第２の
研磨停止層が凹部がそれ以上研磨されることを防止し、
基体の凸部においては、第１の研磨停止層がそれ以上の
研磨を防止するため、面積の広い凹部があっても、基体
の凹凸部全体での均一な研磨を達成することができる。
研磨停止層が凹部がそれ以上研磨されることを防止し、
基体の凸部においては、第１の研磨停止層がそれ以上の
研磨を防止するため、面積の広い凹部があっても、基体
の凹凸部全体での均一な研磨を達成することができる。
【００１２】この場合、１回目の研磨と２回目の研磨と
は、同一の条件で連続して行うことができ、必ずしも別
の研磨を意味するものではない。このように、本発明の
平坦化方法は、研磨の途中で一旦平坦化を達成（第１の
研磨）した後、更に研磨を続けて平坦化を達成（第２の
研磨）する手法を採用している。そのため、局所的な研
磨を防止し、被研磨面の均一な研磨が可能であり、被研
磨面全体での平坦化を達成することができる。
は、同一の条件で連続して行うことができ、必ずしも別
の研磨を意味するものではない。このように、本発明の
平坦化方法は、研磨の途中で一旦平坦化を達成（第１の
研磨）した後、更に研磨を続けて平坦化を達成（第２の
研磨）する手法を採用している。そのため、局所的な研
磨を防止し、被研磨面の均一な研磨が可能であり、被研
磨面全体での平坦化を達成することができる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明するが、本発明は、下記の実施の形態に限定され
るものではない。本発明の平坦化方法は、研磨停止層と
易研磨層とを組み合わせて、平坦化を達成するものであ
る。ここでいう研磨停止層と易研磨層とは、相対的な研
磨速度が、それぞれ小さい、大きいという意味であり、
研磨方法によっても変動する相対的なものである。例え
ばＣＭＰを用いると研磨速度が大きくなるが、通常の機
械研磨では研磨速度が小さくなるものもある。 ［第１実施形態］この実施形態では、いわゆるトレンチ
素子分離領域を形成するための平坦化方法を図１を参照
して説明する。
て説明するが、本発明は、下記の実施の形態に限定され
るものではない。本発明の平坦化方法は、研磨停止層と
易研磨層とを組み合わせて、平坦化を達成するものであ
る。ここでいう研磨停止層と易研磨層とは、相対的な研
磨速度が、それぞれ小さい、大きいという意味であり、
研磨方法によっても変動する相対的なものである。例え
ばＣＭＰを用いると研磨速度が大きくなるが、通常の機
械研磨では研磨速度が小さくなるものもある。 ［第１実施形態］この実施形態では、いわゆるトレンチ
素子分離領域を形成するための平坦化方法を図１を参照
して説明する。
【００１４】まず、図１（ａ）に示すように、基体とし
ての半導体基板１０に例えば後に形成するシリコン窒化
膜の応力を緩和するために、従来法によるＣＶＤ法によ
りシリコン酸化膜２０を例えば５０ｎｍ程度堆積し、続
いて従来法によるＣＶＤにより、第１の研磨停止層とし
てのシリコン窒化膜２１を例えば１００ｎｍ程度堆積す
る。この後、幅の狭い分離領域ＮＴと幅の広い分離領域
ＷＴを形成するようにフォトリソグラフィにより素子分
離領域のみレジストＲ１を開口する。次に、従来法によ
る反応性イオンエッチング等で異方性エッチングを行っ
てシリコン窒化膜２１、シリコン酸化膜２０、更にシリ
コン基板１０をエッチングする。このときのシリコン基
板エッチング量（トレンチ深さ）Ｈ0 は、例えば５００
ｎｍである。これにより、図１（ａ）に示すように、幅
の狭いトレンチＮＴと幅の広いトレンチＷＴを有する基
板の凸部（基板表面）に第１の研磨停止層２１が存する
構造となる。このとき、第１の研磨停止層２１の上面の
高さ凸Ｈ1 は、基板凹部面１１を基準とすると（基準点
は以下同様）５００＋５０＋１００＝６５０ｎｍであ
る。
ての半導体基板１０に例えば後に形成するシリコン窒化
膜の応力を緩和するために、従来法によるＣＶＤ法によ
りシリコン酸化膜２０を例えば５０ｎｍ程度堆積し、続
いて従来法によるＣＶＤにより、第１の研磨停止層とし
てのシリコン窒化膜２１を例えば１００ｎｍ程度堆積す
る。この後、幅の狭い分離領域ＮＴと幅の広い分離領域
ＷＴを形成するようにフォトリソグラフィにより素子分
離領域のみレジストＲ１を開口する。次に、従来法によ
る反応性イオンエッチング等で異方性エッチングを行っ
てシリコン窒化膜２１、シリコン酸化膜２０、更にシリ
コン基板１０をエッチングする。このときのシリコン基
板エッチング量（トレンチ深さ）Ｈ0 は、例えば５００
ｎｍである。これにより、図１（ａ）に示すように、幅
の狭いトレンチＮＴと幅の広いトレンチＷＴを有する基
板の凸部（基板表面）に第１の研磨停止層２１が存する
構造となる。このとき、第１の研磨停止層２１の上面の
高さ凸Ｈ1 は、基板凹部面１１を基準とすると（基準点
は以下同様）５００＋５０＋１００＝６５０ｎｍであ
る。
【００１５】基板にトレンチ用の溝ＮＴ、ＷＴを形成し
た後、図１（ｂ）に示すように、レジストＲ１を除去
し、第１の易研磨層としてのシリコン酸化膜３１を減圧
ＣＶＤ法や常圧ＣＶＤ法等で５００ｎｍ堆積する。この
シリコン酸化膜３１は、トレンチ溝ＮＴ、ＷＴを埋め込
んでトレンチ分離領域を構成する材料である。その後、
第２の研磨停止層としての例えばシリコン窒化膜２２を
ＣＶＤ法などで１５０ｎｍ堆積する。次いで、第２の易
研磨層としての例えばＢＰＳＧ膜３２を例えば低圧ＣＶ
Ｄ法により６００ｎｍ堆積し、更に第３の研磨停止層と
しての例えばシリコン酸化膜２３を１００ｎｍ堆積す
る。第３の研磨停止層２３として、窒化シリコンを堆積
しても良い。
た後、図１（ｂ）に示すように、レジストＲ１を除去
し、第１の易研磨層としてのシリコン酸化膜３１を減圧
ＣＶＤ法や常圧ＣＶＤ法等で５００ｎｍ堆積する。この
シリコン酸化膜３１は、トレンチ溝ＮＴ、ＷＴを埋め込
んでトレンチ分離領域を構成する材料である。その後、
第２の研磨停止層としての例えばシリコン窒化膜２２を
ＣＶＤ法などで１５０ｎｍ堆積する。次いで、第２の易
研磨層としての例えばＢＰＳＧ膜３２を例えば低圧ＣＶ
Ｄ法により６００ｎｍ堆積し、更に第３の研磨停止層と
しての例えばシリコン酸化膜２３を１００ｎｍ堆積す
る。第３の研磨停止層２３として、窒化シリコンを堆積
しても良い。
【００１６】この場合、第１の易研磨層としての酸化シ
リコン３１は、ＣＭＰの機械研磨性が大きい場合は窒化
シリコンより研磨速度が大きく、窒化シリコンとの関係
では易研磨層となる。しかし、ＣＭＰで化学的研磨性を
大きくして研磨する場合、例えばＢＰＳＧよりも研磨速
度は小さく、ＢＰＳＧとの関係では研磨停止層となりう
る。易研磨層と研磨停止層の研磨の条件などで変化する
相対的な概念である。研磨停止層として、上記窒化シリ
コン、酸化シリコンの他、例えばアルミナ、ＴｉＯ2 等
のセラミック、金属酸化物等を例示することができる。
また、易研磨層としては、ＢＰＳＧの他、例えば多結晶
シリコン、あるいはＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳ
Ｇ、ＳｂＳＧ等の不純物を含有する酸化シリコンを例示
することができる。
リコン３１は、ＣＭＰの機械研磨性が大きい場合は窒化
シリコンより研磨速度が大きく、窒化シリコンとの関係
では易研磨層となる。しかし、ＣＭＰで化学的研磨性を
大きくして研磨する場合、例えばＢＰＳＧよりも研磨速
度は小さく、ＢＰＳＧとの関係では研磨停止層となりう
る。易研磨層と研磨停止層の研磨の条件などで変化する
相対的な概念である。研磨停止層として、上記窒化シリ
コン、酸化シリコンの他、例えばアルミナ、ＴｉＯ2 等
のセラミック、金属酸化物等を例示することができる。
また、易研磨層としては、ＢＰＳＧの他、例えば多結晶
シリコン、あるいはＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳ
Ｇ、ＳｂＳＧ等の不純物を含有する酸化シリコンを例示
することができる。
【００１７】また、図１（ｂ）に示すように、第２の研
磨停止層２２の基板の凸部における上面の高さ凸Ｈ
2 は、５００＋１５０＋５００＋１５０＝１３００ｎ
ｍ、第２の研磨停止層２２の基板の凹部における上面の
高さ凹Ｈ2 は、５００＋１５０＝６５０ｎｍ、第３の研
磨停止層２３の基板の凹部における上面の高さ凹Ｈ
3 は、５００＋１５０＋６００＋１００＝１３５０ｎｍ
である。つまり、基板凸部における第１の研磨停止層２
１の上面の高さ凸Ｈ1 ＝基板凹部における第２の研磨停
止層２２の上面の高さ凹Ｈ2 ＝６５０ｎｍであり、ほぼ
等しい高さとなっている。また、基板凸部における第２
研磨停止層２２の上面の高さ凸Ｈ2 ＝１３００ｎｍ≒基
板凹部における第３の研磨停止層２３の上面の高さ凹Ｈ
3 ＝１３５０ｎｍでほぼ等しい高さとなっている。ここ
でいうほぼ等しいとは、測定誤差、測定個所による誤差
を含んで被研磨面の厚さのばらつきがばらつきの許容範
囲にあるまでを含み比較的広い概念である。なお、基板
凹部における第３の研磨停止層２３上面の高さ凹Ｈ
3 が、基板凸部における第３の研磨停止層２３の高さ凸
Ｈ3 よりやや高いのは、ＢＰＳＧ層３２が研磨されてい
る間に凹部の第３の研磨停止層２３が少し研磨を受ける
ため、マージンを与えるためである。
磨停止層２２の基板の凸部における上面の高さ凸Ｈ
2 は、５００＋１５０＋５００＋１５０＝１３００ｎ
ｍ、第２の研磨停止層２２の基板の凹部における上面の
高さ凹Ｈ2 は、５００＋１５０＝６５０ｎｍ、第３の研
磨停止層２３の基板の凹部における上面の高さ凹Ｈ
3 は、５００＋１５０＋６００＋１００＝１３５０ｎｍ
である。つまり、基板凸部における第１の研磨停止層２
１の上面の高さ凸Ｈ1 ＝基板凹部における第２の研磨停
止層２２の上面の高さ凹Ｈ2 ＝６５０ｎｍであり、ほぼ
等しい高さとなっている。また、基板凸部における第２
研磨停止層２２の上面の高さ凸Ｈ2 ＝１３００ｎｍ≒基
板凹部における第３の研磨停止層２３の上面の高さ凹Ｈ
3 ＝１３５０ｎｍでほぼ等しい高さとなっている。ここ
でいうほぼ等しいとは、測定誤差、測定個所による誤差
を含んで被研磨面の厚さのばらつきがばらつきの許容範
囲にあるまでを含み比較的広い概念である。なお、基板
凹部における第３の研磨停止層２３上面の高さ凹Ｈ
3 が、基板凸部における第３の研磨停止層２３の高さ凸
Ｈ3 よりやや高いのは、ＢＰＳＧ層３２が研磨されてい
る間に凹部の第３の研磨停止層２３が少し研磨を受ける
ため、マージンを与えるためである。
【００１８】図１（ｂ）に示すような多層研磨層を成膜
した後、図１（ｃ）に示すように、第１の研磨として、
例えば化学的機械研磨法により、第３の研磨停止層とし
てのシリコン酸化膜２３及び第２の易研磨層としてのＢ
ＰＳＧ層３２を研磨し、基板の凸部の第２の研磨停止層
としての窒化シリコン膜２２が露出するまで研磨する。
このとき、基板凸部の第３の研磨停止層としてのシリコ
ン酸化膜２２は、凹部のシリコン酸化膜より強い研磨力
を受けるため、基板凸部のシリコン酸化膜２３は消失
し、研磨速度の速いＢＰＳＧが急速に研磨されて凹部の
シリコン酸化膜２３が消失しないうちに凸部のシリコン
窒化膜２２が露出する。このとき、凸部のシリコン窒化
膜２２と凹部のシリコン酸化膜２３とは、ほぼ同じ高さ
であるため、表面は平坦になる。
した後、図１（ｃ）に示すように、第１の研磨として、
例えば化学的機械研磨法により、第３の研磨停止層とし
てのシリコン酸化膜２３及び第２の易研磨層としてのＢ
ＰＳＧ層３２を研磨し、基板の凸部の第２の研磨停止層
としての窒化シリコン膜２２が露出するまで研磨する。
このとき、基板凸部の第３の研磨停止層としてのシリコ
ン酸化膜２２は、凹部のシリコン酸化膜より強い研磨力
を受けるため、基板凸部のシリコン酸化膜２３は消失
し、研磨速度の速いＢＰＳＧが急速に研磨されて凹部の
シリコン酸化膜２３が消失しないうちに凸部のシリコン
窒化膜２２が露出する。このとき、凸部のシリコン窒化
膜２２と凹部のシリコン酸化膜２３とは、ほぼ同じ高さ
であるため、表面は平坦になる。
【００１９】この第１の研磨としては、化学的作用が大
きなＣＭＰを用いることが好ましい。ＢＰＳＧのような
不純物を含有するガラスは、不純物と研磨液との化学反
応によって研磨が進行するので、ＢＰＳＧ膜とシリコン
酸化膜との研磨速度に大きな差を生じさせて、基板凹部
の酸化シリコン２３を研磨させずにＢＰＳＧ３２だけを
研磨する工程が可能になる。
きなＣＭＰを用いることが好ましい。ＢＰＳＧのような
不純物を含有するガラスは、不純物と研磨液との化学反
応によって研磨が進行するので、ＢＰＳＧ膜とシリコン
酸化膜との研磨速度に大きな差を生じさせて、基板凹部
の酸化シリコン２３を研磨させずにＢＰＳＧ３２だけを
研磨する工程が可能になる。
【００２０】第１の研磨で一旦平坦化を達成した後、更
に、図１（ｄ）に示すように、第２の研磨を例えば化学
的機械研磨で行う。この研磨では、第２の研磨停止層と
してのシリコン窒化膜２２、第１の易研磨層としての酸
化シリコン３１、第２の易研磨層としてのＢＰＳＧ層３
２を研磨し、基板凸部の第１の研磨停止層としてのシリ
コン窒化膜２１及び基板凹部の第２の研磨停止層として
のシリコン窒化膜２２が露出するまで研磨を行う。第２
の研磨においては、化学的機械研磨の機械的研磨性を高
めた研磨法を採用することが好ましい。これにより、第
１の易研磨層としてのシリコン酸化膜３１と第２の易研
磨層としてのＢＰＳＧ層３２の研磨速度の差を第１の研
磨法によるものより小さくさせ、均一な研磨を行うこと
ができる。
に、図１（ｄ）に示すように、第２の研磨を例えば化学
的機械研磨で行う。この研磨では、第２の研磨停止層と
してのシリコン窒化膜２２、第１の易研磨層としての酸
化シリコン３１、第２の易研磨層としてのＢＰＳＧ層３
２を研磨し、基板凸部の第１の研磨停止層としてのシリ
コン窒化膜２１及び基板凹部の第２の研磨停止層として
のシリコン窒化膜２２が露出するまで研磨を行う。第２
の研磨においては、化学的機械研磨の機械的研磨性を高
めた研磨法を採用することが好ましい。これにより、第
１の易研磨層としてのシリコン酸化膜３１と第２の易研
磨層としてのＢＰＳＧ層３２の研磨速度の差を第１の研
磨法によるものより小さくさせ、均一な研磨を行うこと
ができる。
【００２１】第２の研磨が進行すると、基板凸部の第１
の研磨停止層２１及び基板凹部の第２の研磨停止層２２
がほぼ同時に露出するようになる。これらの研磨停止層
はほぼ同じ高さであり、かつ、シリコン窒化膜はシリコ
ン酸化膜より研磨速度が遅いため、これらのシリコン窒
化膜が消失するまでに研磨を停止すれば、図１（ｄ）に
示すように、平坦化を達成することができる。
の研磨停止層２１及び基板凹部の第２の研磨停止層２２
がほぼ同時に露出するようになる。これらの研磨停止層
はほぼ同じ高さであり、かつ、シリコン窒化膜はシリコ
ン酸化膜より研磨速度が遅いため、これらのシリコン窒
化膜が消失するまでに研磨を停止すれば、図１（ｄ）に
示すように、平坦化を達成することができる。
【００２２】平坦化した後、図１（ｅ）に示すように、
煮沸燐酸によりシリコン窒化膜２１を除去し、更に図１
（ｆ）に示すように、希フッ酸によりシリコン酸化膜２
０をエッチングして、幅の狭いトレンチ分離領域と、幅
の広いトレンチ分離領域とを有し、これらのトレンチ素
子分離領域の厚さが均一なウエハを完成することができ
る。
煮沸燐酸によりシリコン窒化膜２１を除去し、更に図１
（ｆ）に示すように、希フッ酸によりシリコン酸化膜２
０をエッチングして、幅の狭いトレンチ分離領域と、幅
の広いトレンチ分離領域とを有し、これらのトレンチ素
子分離領域の厚さが均一なウエハを完成することができ
る。
【００２３】そのため、本実施形態によれば、研磨を用
いたトレンチ素子分離形成において問題となっていた素
子分離膜の厚さのパターン依存性や、ウエハ面内依存性
が非常に小さい素子分離膜を形成することが可能とな
り、寄生容量の低減や信頼性の向上、歩留まり向上によ
るコストダウンなどを図ることができる。 ［第２実施形態］本実施形態では、半導体基板上に形成
されたトランジスタなどの素子が基体の凸部を構成し、
基板表面が基体の凹部を構成する場合である。この場合
の素子は、例えばＤＲＡＭのスタック型のキャパシタ等
のような層間絶縁膜を平坦化する際に埋め込む必要があ
る素子を含む。
いたトレンチ素子分離形成において問題となっていた素
子分離膜の厚さのパターン依存性や、ウエハ面内依存性
が非常に小さい素子分離膜を形成することが可能とな
り、寄生容量の低減や信頼性の向上、歩留まり向上によ
るコストダウンなどを図ることができる。 ［第２実施形態］本実施形態では、半導体基板上に形成
されたトランジスタなどの素子が基体の凸部を構成し、
基板表面が基体の凹部を構成する場合である。この場合
の素子は、例えばＤＲＡＭのスタック型のキャパシタ等
のような層間絶縁膜を平坦化する際に埋め込む必要があ
る素子を含む。
【００２４】この第２実施形態は、基本的に上記第１実
施形態と同じであり、３層の研磨停止層と２層の易研磨
層とを用い、第１の研磨で一旦速い速度で平坦化を達成
した後、続いて第２の研磨で均一な研磨を行って、平坦
化を達成する。まず、図２（ａ）に示すように、半導体
基板面に形成したトランジスタなどの素子１３、１４が
形成されて凹凸がある基体の全面に第１の研磨停止層と
して、シリコン酸化膜（図示せず）を例えばＣＶＤで５
０ｎｍ、シリコン窒化膜２１をＣＶＤで１００ｎｍ程度
堆積する。このとき、素子１３、１４の上のシリコン窒
化膜の上面の基板面からの高さ凸Ｈ1 は、６５０ｎｍで
ある。なお、第１実施形態と異なりシリコン窒化膜２１
の下の応力緩和のシリコン酸化膜は必ずしも必要ではな
く、素子上の例えばオフセット酸化膜で代用可能であ
る。
施形態と同じであり、３層の研磨停止層と２層の易研磨
層とを用い、第１の研磨で一旦速い速度で平坦化を達成
した後、続いて第２の研磨で均一な研磨を行って、平坦
化を達成する。まず、図２（ａ）に示すように、半導体
基板面に形成したトランジスタなどの素子１３、１４が
形成されて凹凸がある基体の全面に第１の研磨停止層と
して、シリコン酸化膜（図示せず）を例えばＣＶＤで５
０ｎｍ、シリコン窒化膜２１をＣＶＤで１００ｎｍ程度
堆積する。このとき、素子１３、１４の上のシリコン窒
化膜の上面の基板面からの高さ凸Ｈ1 は、６５０ｎｍで
ある。なお、第１実施形態と異なりシリコン窒化膜２１
の下の応力緩和のシリコン酸化膜は必ずしも必要ではな
く、素子上の例えばオフセット酸化膜で代用可能であ
る。
【００２５】次に、第１の易研磨層としてのシリコン酸
化膜３１を減圧ＣＶＤ法や常圧ＣＶＤ法等で５００ｎｍ
堆積する。その後、第２の研磨停止層としての例えばシ
リコン窒化膜２２をＣＶＤ法などで１５０ｎｍ堆積す
る。次いで、第２の易研磨層としての例えばＢＰＳＧ層
３２を例えば低圧ＣＶＤ法により６００ｎｍ堆積し、更
に第３の研磨停止層としての例えばシリコン酸化膜を１
００ｎｍ堆積する。
化膜３１を減圧ＣＶＤ法や常圧ＣＶＤ法等で５００ｎｍ
堆積する。その後、第２の研磨停止層としての例えばシ
リコン窒化膜２２をＣＶＤ法などで１５０ｎｍ堆積す
る。次いで、第２の易研磨層としての例えばＢＰＳＧ層
３２を例えば低圧ＣＶＤ法により６００ｎｍ堆積し、更
に第３の研磨停止層としての例えばシリコン酸化膜を１
００ｎｍ堆積する。
【００２６】この場合も、第２の研磨停止層２２の基板
の凸部における上面の高さ凸Ｈ2 は、５００＋１５０＋
５００＋１５０＝１３００ｎｍ、第２の研磨停止層の基
板の凹部における上面の高さ凹Ｈ2 は、５００＋１５０
＝６５０ｎｍ、第３の研磨停止層の基板の凹部における
上面の高さ凹Ｈ3 は、５００＋１５０＋６００＋１００
＝１３５０ｎｍである。つまり、基板凸部における第１
の研磨停止層２１の上面の高さ凸Ｈ1 ＝基板凹部におけ
る第２の研磨停止層２２の上面の高さ凹Ｈ2 ＝６５０ｎ
ｍであり、ほぼ等しい高さとなっている。また、基板凸
部における第２研磨停止層２２の上面の高さ凸Ｈ2 ＝１
３００ｎｍ≒基板凹部における第３の研磨停止層２３の
上面の高さ凹Ｈ3 ＝１３５０ｎｍでほぼ等しい高さとな
っている。
の凸部における上面の高さ凸Ｈ2 は、５００＋１５０＋
５００＋１５０＝１３００ｎｍ、第２の研磨停止層の基
板の凹部における上面の高さ凹Ｈ2 は、５００＋１５０
＝６５０ｎｍ、第３の研磨停止層の基板の凹部における
上面の高さ凹Ｈ3 は、５００＋１５０＋６００＋１００
＝１３５０ｎｍである。つまり、基板凸部における第１
の研磨停止層２１の上面の高さ凸Ｈ1 ＝基板凹部におけ
る第２の研磨停止層２２の上面の高さ凹Ｈ2 ＝６５０ｎ
ｍであり、ほぼ等しい高さとなっている。また、基板凸
部における第２研磨停止層２２の上面の高さ凸Ｈ2 ＝１
３００ｎｍ≒基板凹部における第３の研磨停止層２３の
上面の高さ凹Ｈ3 ＝１３５０ｎｍでほぼ等しい高さとな
っている。
【００２７】そして、第１実施形態と同様に、図２
（ｂ）に示すように、第１の研磨を、化学的作用を高め
たＣＭＰで行い、ＢＰＳＧ膜３２を急速に研磨し、基板
の凸部の第２の研磨停止層２２と基板の凹部の第３の研
磨停止層２３を研磨ストッパーとして、第１の研磨を停
止させて、一旦平坦化を達成する。
（ｂ）に示すように、第１の研磨を、化学的作用を高め
たＣＭＰで行い、ＢＰＳＧ膜３２を急速に研磨し、基板
の凸部の第２の研磨停止層２２と基板の凹部の第３の研
磨停止層２３を研磨ストッパーとして、第１の研磨を停
止させて、一旦平坦化を達成する。
【００２８】続いて、図２（ｃ）に示すように、第２の
研磨を行い、機械的研磨作用を高めたＣＭＰで行い、主
として基板の凸部においては第１の易研磨層３１、基板
の凹部においては第２の易研磨層３２を研磨し、基板の
凸部における第１の研磨停止層２１、基板の凹部の第２
の研磨停止層２２を研磨ストッパーとして第２の研磨を
停止することができる。これにより、図２（ｃ）に示す
ような層間絶縁膜の平坦化を達成した半導体装置を確実
に製造することができる。
研磨を行い、機械的研磨作用を高めたＣＭＰで行い、主
として基板の凸部においては第１の易研磨層３１、基板
の凹部においては第２の易研磨層３２を研磨し、基板の
凸部における第１の研磨停止層２１、基板の凹部の第２
の研磨停止層２２を研磨ストッパーとして第２の研磨を
停止することができる。これにより、図２（ｃ）に示す
ような層間絶縁膜の平坦化を達成した半導体装置を確実
に製造することができる。
【００２９】その後は、通常通り、コンタクト形成、コ
ンタクトの埋込、配線層の形成などの工程で半導体装置
を製造していく。この図２では、素子の直上まで研磨す
るように図示しているが、基体を素子を被覆する層間絶
縁膜とし、この凹凸を有する層間絶縁膜に本発明の平坦
化方法を適用して半導体装置の平坦化を行っても良い。
ンタクトの埋込、配線層の形成などの工程で半導体装置
を製造していく。この図２では、素子の直上まで研磨す
るように図示しているが、基体を素子を被覆する層間絶
縁膜とし、この凹凸を有する層間絶縁膜に本発明の平坦
化方法を適用して半導体装置の平坦化を行っても良い。
【００３０】このように、第２実施形態では、層間絶縁
膜の平坦化が達成されているので、フォトリソグラフィ
の焦点深度の点で有利であり、配線の微細加工が可能と
なる。また、段差部でステップカバレッジが悪くなり、
歩留まりが低下したり、配線層の抵抗が上昇することを
防止することができる。
膜の平坦化が達成されているので、フォトリソグラフィ
の焦点深度の点で有利であり、配線の微細加工が可能と
なる。また、段差部でステップカバレッジが悪くなり、
歩留まりが低下したり、配線層の抵抗が上昇することを
防止することができる。
【００３１】なお、上記例では、平坦化の対象を半導体
装置について説明しているが、本発明の平坦化方法は、
これに限定されるものではなく、その他本発明の要旨を
逸脱しない範囲で種々変更が可能である。
装置について説明しているが、本発明の平坦化方法は、
これに限定されるものではなく、その他本発明の要旨を
逸脱しない範囲で種々変更が可能である。
【００３２】
【発明の効果】本発明の平坦化方法によれば、面積の狭
い凹部と面積の広い凹部とを有する基体の平坦化を確実
に達成することができる。
い凹部と面積の広い凹部とを有する基体の平坦化を確実
に達成することができる。
【図１】本発明の平坦化方法を半導体装置のトレンチ素
子分離法に適用した形態を示すもので、（ａ）〜（ｆ）
は、その工程を示す断面図である。
子分離法に適用した形態を示すもので、（ａ）〜（ｆ）
は、その工程を示す断面図である。
【図２】本発明の平坦化方法を半導体装置の層間絶縁膜
に適用した形態を示すもので、（ａ）〜（ｃ）は、その
工程を示す断面図である。
に適用した形態を示すもので、（ａ）〜（ｃ）は、その
工程を示す断面図である。
【図３】従来の研磨の問題点を説明する断面図である。
１０…基板（基体）、２１…第１の研磨停止層、２２…
第２の研磨停止層、２３…第３の研磨停止層、３１…第
１の易研磨層、３２…第２の易研磨層
第２の研磨停止層、２３…第３の研磨停止層、３１…第
１の易研磨層、３２…第２の易研磨層
Claims (5)
- 【請求項１】凹部と凸部を有する基体の少なくとも凸部
に第１の研磨停止層を形成し、 該第１の研磨停止層よりも研磨速度が大きい第１の易研
磨層で該第１の研磨停止層を含む基体の凹凸部を被覆
し、 該第１の易研磨層の上に第１の易研磨層より研磨速度が
小さい第２の研磨停止層を形成し、 該第２の研磨停止層の上に該第２の研磨停止層より研磨
速度が大きい第２の易研磨層を形成し、 該第２の易研磨層の上に第２の易研磨層より研磨速度が
小さい第３の研磨停止層を形成し、 上記基体の凹部に存する第３の研磨停止層と基体の凸部
に存する第２の研磨停止層とに達するまで上記第３の研
磨停止層と第２の易研磨層とを研磨する第１の研磨工程
と、 該第１の研磨工程後、上記基体の凹部に存する第２の研
磨停止層と基体の凸部に存する第１の研磨停止層とに達
するまで上記第３の研磨停止層と第２の易研磨層と第２
の研磨停止層とを研磨する第２の研磨工程とを有するこ
とを特徴とする平坦化方法。 - 【請求項２】基体の凸部における第１の研磨停止層の上
面の基体凹部からの高さと基体の凹部における第２の研
磨停止層の上面の基体凹部からの高さとがほぼ等しく、
かつ、基体凸部における第２の研磨停止層の上面の基体
凹部からの高さと基体凹部における第３の研磨停止層の
上面の基体凹部からの高さとがほぼ等しい請求項１記載
の平坦化方法。 - 【請求項３】上記基体の凹部が半導体基板の素子分離領
域を構成し、基体の凸部が半導体基板の表面であり、上
記第１の易研磨層が該凹部を埋める絶縁層である請求項
１記載の平坦化方法。 - 【請求項４】上記基体の凸部が半導体装置を構成する素
子であり、基体の凹部が半導体基板の表面である請求項
１記載の平坦化方法。 - 【請求項５】第１の易研磨層が化学的研磨性が低く、第
２の易研磨層が化学的研磨性が高く、かつ、第１の研磨
工程が化学的研磨性が高く、第２の研磨工程が化学的研
磨性が低い請求項１記載の平坦化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22699296A JPH1070098A (ja) | 1996-08-28 | 1996-08-28 | 平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22699296A JPH1070098A (ja) | 1996-08-28 | 1996-08-28 | 平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1070098A true JPH1070098A (ja) | 1998-03-10 |
Family
ID=16853821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22699296A Pending JPH1070098A (ja) | 1996-08-28 | 1996-08-28 | 平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1070098A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1241705A1 (en) * | 2001-03-14 | 2002-09-18 | Sharp Kabushiki Kaisha | Process of manufacturing electron microscopic sample for analysing a semiconductor device |
| JP2003158264A (ja) * | 2001-09-24 | 2003-05-30 | Sharp Corp | 金属ゲートｃｍｏｓおよびその製造方法 |
| EP1688989A1 (de) * | 2005-02-02 | 2006-08-09 | ATMEL Germany GmbH | Verfahren zur Herstellung integrierter Schaltkreise mit mindestens einem Silizium-Germanium-Heterobipolartransistor |
-
1996
- 1996-08-28 JP JP22699296A patent/JPH1070098A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1241705A1 (en) * | 2001-03-14 | 2002-09-18 | Sharp Kabushiki Kaisha | Process of manufacturing electron microscopic sample for analysing a semiconductor device |
| US6593231B2 (en) | 2001-03-14 | 2003-07-15 | Fujio Masuoka | Process of manufacturing electron microscopic sample and process of analyzing semiconductor device |
| KR100451604B1 (ko) * | 2001-03-14 | 2004-10-08 | 샤프 가부시키가이샤 | 주사전자현미경 시료 제조 방법 및 반도체 장치 해석 방법 |
| JP2003158264A (ja) * | 2001-09-24 | 2003-05-30 | Sharp Corp | 金属ゲートｃｍｏｓおよびその製造方法 |
| EP1688989A1 (de) * | 2005-02-02 | 2006-08-09 | ATMEL Germany GmbH | Verfahren zur Herstellung integrierter Schaltkreise mit mindestens einem Silizium-Germanium-Heterobipolartransistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492858A (en) | Shallow trench isolation process for high aspect ratio trenches | |
| JP4090007B2 (ja) | 導電性コンタクトの形成方法 | |
| US6200897B1 (en) | Method for manufacturing even dielectric layer | |
| US6194283B1 (en) | High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers | |
| US6849919B2 (en) | Method of fabricating a semiconductor device with a trench isolation structure and resulting semiconductor device | |
| US5776808A (en) | Pad stack with a poly SI etch stop for TEOS mask removal with RIE | |
| US6897143B2 (en) | Method of manufacturing semiconductor device including two-step polishing operation for cap metal | |
| JPH0661342A (ja) | トレンチ素子分離膜製造方法 | |
| US5540811A (en) | Method of manufacturing semiconductor device | |
| JP2001358214A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6893937B1 (en) | Method for preventing borderless contact to well leakage | |
| US6682986B2 (en) | Method of forming shallow trench isolation and method of manufacturing a semiconductor device using the same | |
| KR19980018004A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4076131B2 (ja) | 半導体装置の製造方法 | |
| JPH1070098A (ja) | 平坦化方法 | |
| US6559030B1 (en) | Method of forming a recessed polysilicon filled trench | |
| US20040137680A1 (en) | Manufacturing method of semiconductor device | |
| JP3311486B2 (ja) | 集積回路平坦化方法 | |
| US7098515B1 (en) | Semiconductor chip with borderless contact that avoids well leakage | |
| US6613648B1 (en) | Shallow trench isolation using TEOS cap and polysilicon pullback | |
| JP2001284204A (ja) | 半導体装置及びその製造方法 | |
| JP2001110769A (ja) | 半導体装置の製造方法および半導体装置 | |
| US6423612B1 (en) | Method of fabricating a shallow trench isolation structure with reduced topography | |
| JPH08293493A (ja) | 平坦化絶縁膜の形成方法 | |
| KR100203138B1 (ko) | 반도체 소자의 소자분리막 제조방법 |