JPH1070288A - 全開放形ｐ−ｎ接合部をガラスによりパッシベーションを施されたシリコン半導体ダイオードチップとその製造方法 - Google Patents
全開放形ｐ−ｎ接合部をガラスによりパッシベーションを施されたシリコン半導体ダイオードチップとその製造方法Info
- Publication number
- JPH1070288A JPH1070288A JP21194096A JP21194096A JPH1070288A JP H1070288 A JPH1070288 A JP H1070288A JP 21194096 A JP21194096 A JP 21194096A JP 21194096 A JP21194096 A JP 21194096A JP H1070288 A JPH1070288 A JP H1070288A
- Authority
- JP
- Japan
- Prior art keywords
- diode chip
- silicon semiconductor
- semiconductor diode
- glass
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 全開放形Ｐ−Ｎ接合部をガラスによりパッシ
ベーションを施されたシリコン半導体ダイオードチップ
とその製造方法を提供すること。 【解決手段】 ダイオードの全開放形Ｐ−Ｎ接合部がパ
ッシベーション用のガラス層で被覆される。パッシベー
ション用のガラス層は各ダイオードチップの切断領域全
体に被覆され，製造工程中に別個に焼結される。又，ガ
ラスパッシベーションの施されたシリコン半導体ダイオ
ードチップの開放形Ｐ−Ｎ接合部は，面取り部が脹らん
だ切断面を有している。 【効果】 機械的な損傷や亀裂の発生をなくすことが出
来る。さらに，逆電圧抵抗が高まり，漏れの可能性が減
少する。
ベーションを施されたシリコン半導体ダイオードチップ
とその製造方法を提供すること。 【解決手段】 ダイオードの全開放形Ｐ−Ｎ接合部がパ
ッシベーション用のガラス層で被覆される。パッシベー
ション用のガラス層は各ダイオードチップの切断領域全
体に被覆され，製造工程中に別個に焼結される。又，ガ
ラスパッシベーションの施されたシリコン半導体ダイオ
ードチップの開放形Ｐ−Ｎ接合部は，面取り部が脹らん
だ切断面を有している。 【効果】 機械的な損傷や亀裂の発生をなくすことが出
来る。さらに，逆電圧抵抗が高まり，漏れの可能性が減
少する。
Description
【０００１】
【産業上の利用分野】この発明は，全開放形Ｐ−Ｎ接合
部をガラスによりパッシベーションを施されたシリコン
半導体ダイオードチップとその製造方法に関し，特に全
開放形Ｐ−Ｎ接合部をガラスによりパッシベーションを
施されたシリコン半導体整流子チップとその製造方法に
関するものである。
部をガラスによりパッシベーションを施されたシリコン
半導体ダイオードチップとその製造方法に関し，特に全
開放形Ｐ−Ｎ接合部をガラスによりパッシベーションを
施されたシリコン半導体整流子チップとその製造方法に
関するものである。
【０００２】この発明の製造方法には，標準の拡散プロ
セスによってシリコン整流子ダイオード・ウェーハを作
成するステップと，シリコン整流子ダイオード・ウェー
ハから個々のダイオードチップを分離するステップと，
ダイオードチップの開放されたＰ−Ｎ接合部を化学研磨
し，かつ酸化させるステップと，開放されたＰ−Ｎ接合
部にパッシベーション用のガラス粉末を被覆し，パッシ
ベーション用のガラスを焼結して，被覆ガラス層を形成
するステップとを含んでいる。
セスによってシリコン整流子ダイオード・ウェーハを作
成するステップと，シリコン整流子ダイオード・ウェー
ハから個々のダイオードチップを分離するステップと，
ダイオードチップの開放されたＰ−Ｎ接合部を化学研磨
し，かつ酸化させるステップと，開放されたＰ−Ｎ接合
部にパッシベーション用のガラス粉末を被覆し，パッシ
ベーション用のガラスを焼結して，被覆ガラス層を形成
するステップとを含んでいる。
【０００３】
【従来の技術】従来，シリコン半導体整流子ダイオード
の製造では，標準拡散プロセスが産業上広範囲に採用さ
れている。産業上利用されている拡散プロセスには，次
のステップが含まれている。すなわち，リン，ヒ素のよ
うな５価元素不純物，およびほう素，アルミニウム，ま
たはガリウムのような３価元素不純物をそれぞれ低密度
の不純物を含むシリコン・ウェーハのそれぞれの側に拡
散して，シリコン・ウェーハにＰ−Ｎ接合部と表面抵抗
がより低い正と負の電極表面とを設けるステップと，シ
リコン・ウェーハの表面とオーム接触するように（ニッ
ケルまたはアルミニウムのような）金属薄膜を形成する
ステップとが含まれている。後に続く所望のはんだ付け
プロセスでは，異なる金属が使用される。一般に，軟質
はんだ付けの場合は，ニッケルと金を使用できる。硬質
ブレージング（ろう付け）の場合はアルミニウムが使用
される。
の製造では，標準拡散プロセスが産業上広範囲に採用さ
れている。産業上利用されている拡散プロセスには，次
のステップが含まれている。すなわち，リン，ヒ素のよ
うな５価元素不純物，およびほう素，アルミニウム，ま
たはガリウムのような３価元素不純物をそれぞれ低密度
の不純物を含むシリコン・ウェーハのそれぞれの側に拡
散して，シリコン・ウェーハにＰ−Ｎ接合部と表面抵抗
がより低い正と負の電極表面とを設けるステップと，シ
リコン・ウェーハの表面とオーム接触するように（ニッ
ケルまたはアルミニウムのような）金属薄膜を形成する
ステップとが含まれている。後に続く所望のはんだ付け
プロセスでは，異なる金属が使用される。一般に，軟質
はんだ付けの場合は，ニッケルと金を使用できる。硬質
ブレージング（ろう付け）の場合はアルミニウムが使用
される。
【０００４】シリコン・ダイオードウェーハを製造した
後，ウェーハはダイオードの使用目的に応じて所定の形
状と大きさを有する小ダイスに切断される。次に，チッ
プの開放形Ｐ−Ｎ接合部は，別々の切断処理によって生
じた機械的な損傷および汚染が取り除かれるように化学
研磨で処理される。次いで，チップが良好な逆電気特性
を備えるように，二酸化シリコン薄膜が，シリコン・ダ
イオードチップ上に形成された後，チップのＰ−Ｎ接合
部にパッシベーションを施す処理と被覆が施される。こ
のようにして，チップが製造される。
後，ウェーハはダイオードの使用目的に応じて所定の形
状と大きさを有する小ダイスに切断される。次に，チッ
プの開放形Ｐ−Ｎ接合部は，別々の切断処理によって生
じた機械的な損傷および汚染が取り除かれるように化学
研磨で処理される。次いで，チップが良好な逆電気特性
を備えるように，二酸化シリコン薄膜が，シリコン・ダ
イオードチップ上に形成された後，チップのＰ−Ｎ接合
部にパッシベーションを施す処理と被覆が施される。こ
のようにして，チップが製造される。
【０００５】従来のダイオードチップの製造では，３つ
のカテゴリを有する方法が採用される場合が多い。以
下，これについて説明する。 １）導電性パーツとはんだ付けされたダイオードのサブ
アセンブリの場合：ダイオードウェーハはチップに切断
される。各ダイオードチップは，導電性パーツとはんだ
付けされ，はんだ付けされたサブアセンブリが形成され
る。次に，チップの開放形Ｐ−Ｎ接合部に化学処理，パ
ッシベーションおよび被覆処理を施す。この範疇に属す
る方法には，初期にウェステングハウスによって開発さ
れた“サンドイッチ・セル構造”および“軸方向リード
・プラスチック成形パッケージ”法，その他が含まれ
る。
のカテゴリを有する方法が採用される場合が多い。以
下，これについて説明する。 １）導電性パーツとはんだ付けされたダイオードのサブ
アセンブリの場合：ダイオードウェーハはチップに切断
される。各ダイオードチップは，導電性パーツとはんだ
付けされ，はんだ付けされたサブアセンブリが形成され
る。次に，チップの開放形Ｐ−Ｎ接合部に化学処理，パ
ッシベーションおよび被覆処理を施す。この範疇に属す
る方法には，初期にウェステングハウスによって開発さ
れた“サンドイッチ・セル構造”および“軸方向リード
・プラスチック成形パッケージ”法，その他が含まれ
る。
【０００６】２）ガラスによりパッシベーションを施さ
れたダイオードの場合：図１は従来例を示すもので，ガ
ラスによりパッシベーションを施されたダイオードの製
造方法のフローチャートを示している。この方法は米国
のゼネラルエレクトリック・カンパニーによって開発さ
れ，特許権を所有している。
れたダイオードの場合：図１は従来例を示すもので，ガ
ラスによりパッシベーションを施されたダイオードの製
造方法のフローチャートを示している。この方法は米国
のゼネラルエレクトリック・カンパニーによって開発さ
れ，特許権を所有している。
【０００７】図１に示すように，ステップ１０１におい
て，ダイオードウェーハが製造される。次いで，ステッ
プ１０２において，ダイオードウェーハにはアルミニウ
ムが蒸着され，ステップ１０３において，丸く面取りさ
れたチップになるようにサンドブラストされる。ステッ
プ１０４において，チップがフッ化水素酸および硝酸を
主成分とするエッチング液中で低温処理される。
て，ダイオードウェーハが製造される。次いで，ステッ
プ１０２において，ダイオードウェーハにはアルミニウ
ムが蒸着され，ステップ１０３において，丸く面取りさ
れたチップになるようにサンドブラストされる。ステッ
プ１０４において，チップがフッ化水素酸および硝酸を
主成分とするエッチング液中で低温処理される。
【０００８】研磨されたダイスは，ステップ１０５にお
いて，両側が導電性パーツとブレージングされる。電極
材料の熱膨張率がシリコンの熱膨張率に近い場合，アル
ミニウム接合の硬質ブレージングには，通常は導電性パ
ーツの結合にタングステンまたはモリブデンが使用され
る。その他の場合は，銅のリード線と電極の結合には銅
−銀−リン合金のようなブレージング材料が使用され
る。
いて，両側が導電性パーツとブレージングされる。電極
材料の熱膨張率がシリコンの熱膨張率に近い場合，アル
ミニウム接合の硬質ブレージングには，通常は導電性パ
ーツの結合にタングステンまたはモリブデンが使用され
る。その他の場合は，銅のリード線と電極の結合には銅
−銀−リン合金のようなブレージング材料が使用され
る。
【０００９】そして，ステップ１０６において，ブレー
ジングされたサブアセンブリのチップの開放形Ｐ−Ｎ接
合部に第２の化学処理が施される。ステップ１０７にお
いて，パッシベーション用のガラスが被覆され，ステッ
プ１０８において，焼結されてガラス固化された被覆層
にされる。この方法はダイオードチップの製造では比較
的漸進的な方法である。
ジングされたサブアセンブリのチップの開放形Ｐ−Ｎ接
合部に第２の化学処理が施される。ステップ１０７にお
いて，パッシベーション用のガラスが被覆され，ステッ
プ１０８において，焼結されてガラス固化された被覆層
にされる。この方法はダイオードチップの製造では比較
的漸進的な方法である。
【００１０】３）溝付き開放形Ｐ−Ｎ接合部をガラスに
よりパッシベーションを施されたダイオードの場合：図
２は溝付き開放形Ｐ−Ｎ接合部をガラスによりパッシベ
ーションを施されたダイオードの製造方法のフローチャ
ートを示している。図３は図２に示すフローチャートの
方法で製造されたシリコン半導体ダイオードチップの構
造を示している。
よりパッシベーションを施されたダイオードの場合：図
２は溝付き開放形Ｐ−Ｎ接合部をガラスによりパッシベ
ーションを施されたダイオードの製造方法のフローチャ
ートを示している。図３は図２に示すフローチャートの
方法で製造されたシリコン半導体ダイオードチップの構
造を示している。
【００１１】図２，図３に示すように，ステップ２０１
において，ダイオード・ウェーハが従来技術により製造
される。次いで，ステップ２０２において，ダイオード
・ウェーハが酸化され，ステップ２０３において，光抵
抗剤が被覆される。ステップ２０４において，ダイオー
ドウェーハのＰ側２１に溝２２を形成するように標準の
リトグラフ技術とエッチングが施される。溝２２は分離
されるダイオードチップのエッジ部を囲んでいる。溝２
２のパターンと溝２２の深さは，各々のダイオードチッ
プのＰ−Ｎ接合部２３は露出されるが，そのベース層２
４の一部とＮ層（Ｎ側）２５の接触が保たれるようにさ
れる。
において，ダイオード・ウェーハが従来技術により製造
される。次いで，ステップ２０２において，ダイオード
・ウェーハが酸化され，ステップ２０３において，光抵
抗剤が被覆される。ステップ２０４において，ダイオー
ドウェーハのＰ側２１に溝２２を形成するように標準の
リトグラフ技術とエッチングが施される。溝２２は分離
されるダイオードチップのエッジ部を囲んでいる。溝２
２のパターンと溝２２の深さは，各々のダイオードチッ
プのＰ−Ｎ接合部２３は露出されるが，そのベース層２
４の一部とＮ層（Ｎ側）２５の接触が保たれるようにさ
れる。
【００１２】ステップ２０５において，光抵抗剤が除去
され，ステップ２０６において，溝付きウェーハの溝２
２内にパッシベーション用のガラス２６が被覆される。
ステップ２０７において，パッシベーション用のガラス
２６が焼結される。ステップ２０８において，金属薄膜
をウェーハ上にメッキして電極が形成される。ステップ
２０９において，チップがウェーハから切断される。こ
の方法によって製造された整流チップはＧＰＰ，すなわ
ちガラスによりパッシベーションされたペレットと呼ば
れる。図３はＧＰＰ方法で製造されたシリコン半導体ダ
イオード・チップ２０の構造を示している。
され，ステップ２０６において，溝付きウェーハの溝２
２内にパッシベーション用のガラス２６が被覆される。
ステップ２０７において，パッシベーション用のガラス
２６が焼結される。ステップ２０８において，金属薄膜
をウェーハ上にメッキして電極が形成される。ステップ
２０９において，チップがウェーハから切断される。こ
の方法によって製造された整流チップはＧＰＰ，すなわ
ちガラスによりパッシベーションされたペレットと呼ば
れる。図３はＧＰＰ方法で製造されたシリコン半導体ダ
イオード・チップ２０の構造を示している。
【００１３】従来の技術の中では，ＧＰＰ方法は他の方
法よりも適しており，従って，整流回路モジュールのよ
うなダイオード・モジュールの製造では，産業上広く採
用されている。この方法で製造した部品の好ましい例と
しては，ブリッジ整流器がある。さらに，ＧＰＰ方法は
小さいアウトラインダイオード（ＳＯＤ）にも適用でき
る。
法よりも適しており，従って，整流回路モジュールのよ
うなダイオード・モジュールの製造では，産業上広く採
用されている。この方法で製造した部品の好ましい例と
しては，ブリッジ整流器がある。さらに，ＧＰＰ方法は
小さいアウトラインダイオード（ＳＯＤ）にも適用でき
る。
【００１４】
【発明が解決しようとする課題】しかし，ＧＰＰ方法に
は幾つかの欠点がある。例えば，ＧＰＰ方法ではＰ−Ｎ
接合部２３に窪んだ面取り部を有する切断面が生ずる。
その理由は，製造プロセス中にウェーハのＰ側２１に溝
２２がエッチングされるからである。このような構造で
あるため，逆電圧バイアスを印加して形成された空乏層
によって溝の切断輪郭のＰ−Ｎ接合部２３に延びる逆電
界が発生する。
は幾つかの欠点がある。例えば，ＧＰＰ方法ではＰ−Ｎ
接合部２３に窪んだ面取り部を有する切断面が生ずる。
その理由は，製造プロセス中にウェーハのＰ側２１に溝
２２がエッチングされるからである。このような構造で
あるため，逆電圧バイアスを印加して形成された空乏層
によって溝の切断輪郭のＰ−Ｎ接合部２３に延びる逆電
界が発生する。
【００１５】この問題を解決するために，チップはより
広い面積が必要になるので，“垂直切断方法”または
“脹らんだ面取り部を有する切断方法”で製造されたダ
イオードチップと同じ負荷電力が必要になってしまう。
従って，ダイオードチップの製造コストが高くなるとい
う問題がある。より具体的に述べれば，例えば，ＧＰＰ
方法で製造された１アンペアの矩形ダイオードチップの
場合，Ｐ側２１の表面積は，約３８ミル×３８ミル（但
し，１ミルは１／１０００インチである）であり，Ｎ側
２５の表面積は，約５５ミル×５５ミルである。チップ
の有効面積は，（３８×３８）／（５５×５５）と約４
７％である。ＧＰＰ方法の他の欠点は，この方法では逆
電圧抵抗を得ることが困難であるという問題点がある。
広い面積が必要になるので，“垂直切断方法”または
“脹らんだ面取り部を有する切断方法”で製造されたダ
イオードチップと同じ負荷電力が必要になってしまう。
従って，ダイオードチップの製造コストが高くなるとい
う問題がある。より具体的に述べれば，例えば，ＧＰＰ
方法で製造された１アンペアの矩形ダイオードチップの
場合，Ｐ側２１の表面積は，約３８ミル×３８ミル（但
し，１ミルは１／１０００インチである）であり，Ｎ側
２５の表面積は，約５５ミル×５５ミルである。チップ
の有効面積は，（３８×３８）／（５５×５５）と約４
７％である。ＧＰＰ方法の他の欠点は，この方法では逆
電圧抵抗を得ることが困難であるという問題点がある。
【００１６】それにも係わらず，ＧＰＰ方法には複数の
リトグラフ・プロセスが含まれる。その理由は，ガラス
によるパッシベーション用の材料を溝内に被覆する際
に，溝２２の切断線を例えば光抵抗材料で保護しなけれ
ばならないからである。金属薄膜をメッキする際，溝２
２はこれも光抵抗材料でカバーされなければならない。
その結果，ＧＰＰプロセスで製造するには高価な装置と
工程が必要であるという問題がある。
リトグラフ・プロセスが含まれる。その理由は，ガラス
によるパッシベーション用の材料を溝内に被覆する際
に，溝２２の切断線を例えば光抵抗材料で保護しなけれ
ばならないからである。金属薄膜をメッキする際，溝２
２はこれも光抵抗材料でカバーされなければならない。
その結果，ＧＰＰプロセスで製造するには高価な装置と
工程が必要であるという問題がある。
【００１７】最後になるが重要な点は，ＧＰＰ方法の最
終段階は，チップを分離することである。ガラス被覆層
への機械的な損傷は，切断プロセス中には避けられな
い。ガラス被覆層に生じた亀裂によって応力集中が生
じ，これが動作不良の重要な原因となる。
終段階は，チップを分離することである。ガラス被覆層
への機械的な損傷は，切断プロセス中には避けられな
い。ガラス被覆層に生じた亀裂によって応力集中が生
じ，これが動作不良の重要な原因となる。
【００１８】従って，ＧＰＰ方法の問題点を克服する新
規の構造のシリコン半導体ダイオードチップ，およびダ
イオードチップを製造するための新規な方法が産業界で
は至急に求められている。
規の構造のシリコン半導体ダイオードチップ，およびダ
イオードチップを製造するための新規な方法が産業界で
は至急に求められている。
【００１９】この発明の目的は，半導体ダイオードチッ
プの全開放形Ｐ−Ｎ接合部がパッシベーション用のガラ
スで被覆されたシリコン半導体ダイオードチップの新規
の製造方法を提案することにある。
プの全開放形Ｐ−Ｎ接合部がパッシベーション用のガラ
スで被覆されたシリコン半導体ダイオードチップの新規
の製造方法を提案することにある。
【００２０】この発明の他の目的は，半導体ダイオード
チップが占める面積が縮小するようなシリコン半導体ダ
イオードチップの製造方法を提案することにある。
チップが占める面積が縮小するようなシリコン半導体ダ
イオードチップの製造方法を提案することにある。
【００２１】この発明のさらに他の目的は，半導体チッ
プの全開放形Ｐ−Ｎ接合部が密封されることによって，
電気的な特性が向上したシリコン半導体ダイオードチッ
プの簡略な製造方法を提案することにある。
プの全開放形Ｐ−Ｎ接合部が密封されることによって，
電気的な特性が向上したシリコン半導体ダイオードチッ
プの簡略な製造方法を提案することにある。
【００２２】この発明のさらに他の目的は，ダイオード
チップのピーク逆電圧が高くなるようなシリコン半導体
チップの簡略な製造方法を提案することにある。
チップのピーク逆電圧が高くなるようなシリコン半導体
チップの簡略な製造方法を提案することにある。
【００２３】この発明のさらに他の目的は，簡単な工程
と装置で大量に生産できる全開放形Ｐ−Ｎ接合部をガラ
スによりパッシベーションを施されたシリコン半導体ダ
イオードチップを提供することにある。
と装置で大量に生産できる全開放形Ｐ−Ｎ接合部をガラ
スによりパッシベーションを施されたシリコン半導体ダ
イオードチップを提供することにある。
【００２４】そのために，この発明では，半導体ダイオ
ードチップの全開放形Ｐ−Ｎ接合部がパッシベーション
用のガラスによってガラスパッシベーションされて被覆
されたシリコン半導体ダイオードチップと，その製造方
法が開示される。ガラスパッシベーション用の層は半導
体ダイオードチップの各々の片上に形成され，個々に焼
結される。それによってＧＰＰ方法での切断プロセス中
のガラスパッシベーション用の層への損傷を避けること
ができるように構成されている。
ードチップの全開放形Ｐ−Ｎ接合部がパッシベーション
用のガラスによってガラスパッシベーションされて被覆
されたシリコン半導体ダイオードチップと，その製造方
法が開示される。ガラスパッシベーション用の層は半導
体ダイオードチップの各々の片上に形成され，個々に焼
結される。それによってＧＰＰ方法での切断プロセス中
のガラスパッシベーション用の層への損傷を避けること
ができるように構成されている。
【００２５】そして，この発明の全開放形Ｐ−Ｎ接合部
をガラスによりパッシベーションを施されたシリコン半
導体ダイオードチップは，開放形Ｐ−Ｎ接合部で膨らん
だ面取り部を有し，ピーク逆電圧は高くなり，漏れ電流
の可能性は低くなる。
をガラスによりパッシベーションを施されたシリコン半
導体ダイオードチップは，開放形Ｐ−Ｎ接合部で膨らん
だ面取り部を有し，ピーク逆電圧は高くなり，漏れ電流
の可能性は低くなる。
【００２６】
【課題を解決するための手段】この発明は，シリコン半
導体ダイオードチップと，パッシベーション用のガラス
被覆層とからなる半導体ダイオードチップ・アセンブリ
において，このダイオードチップを囲むエッジがＰ−Ｎ
接合部を含むＰ−側からＮ−側までの切断面を有すると
ともに，パッシベーション用のガラス層をダイオードチ
ップの周囲エッジの切断面全体に被覆するようにしたも
のである。
導体ダイオードチップと，パッシベーション用のガラス
被覆層とからなる半導体ダイオードチップ・アセンブリ
において，このダイオードチップを囲むエッジがＰ−Ｎ
接合部を含むＰ−側からＮ−側までの切断面を有すると
ともに，パッシベーション用のガラス層をダイオードチ
ップの周囲エッジの切断面全体に被覆するようにしたも
のである。
【００２７】さらに，この発明は，シリコン半導体ダイ
オードチップの外形が円形，丸いメサ形，角が丸い矩
形，角が丸い六角形のメサ形，またはその他の適宜の形
状にしたものであり，さらに，この発明は，切断面とＮ
側表面との角度が約９０°になるようにしたものであ
る。
オードチップの外形が円形，丸いメサ形，角が丸い矩
形，角が丸い六角形のメサ形，またはその他の適宜の形
状にしたものであり，さらに，この発明は，切断面とＮ
側表面との角度が約９０°になるようにしたものであ
る。
【００２８】さらに，この発明は，Ｐ側表面に金属薄膜
を，また，Ｎ側表面に金属薄膜を更に備えたものであ
り，さらに，この発明は，Ｐ側またはＮ側の前記金属薄
膜を蒸着アルミニウム，銀メッキしたニッケル，または
金メッキしたニッケルから選択するようにしたものであ
る。
を，また，Ｎ側表面に金属薄膜を更に備えたものであ
り，さらに，この発明は，Ｐ側またはＮ側の前記金属薄
膜を蒸着アルミニウム，銀メッキしたニッケル，または
金メッキしたニッケルから選択するようにしたものであ
る。
【００２９】又，この発明は，外気にさらされたＰ−Ｎ
接合部を含むＮ側からＰ側までの切断面を有するシリコ
ン半導体ダイオードチップを製造するステップと，Ｐ−
Ｎ接合部全体を化学研磨し，かつ酸化させるステップ
と，シリコン半導体ダイオードチップの開放されたＰ−
Ｎ接合部の上にパッシベーション用のガラス層を被覆す
るステップと，パッシベーション用のガラスを加熱して
シリコン半導体ダイオードチップ上にガラス質の被覆層
を形成するステップとを含むシリコン半導体ダイオード
チップの製造方法において，パッシベーション用のガラ
ス層をＰ−Ｎ接合部を含むシリコン半導体ダイオードチ
ップの切断面全体に被覆するようにしたものである。
接合部を含むＮ側からＰ側までの切断面を有するシリコ
ン半導体ダイオードチップを製造するステップと，Ｐ−
Ｎ接合部全体を化学研磨し，かつ酸化させるステップ
と，シリコン半導体ダイオードチップの開放されたＰ−
Ｎ接合部の上にパッシベーション用のガラス層を被覆す
るステップと，パッシベーション用のガラスを加熱して
シリコン半導体ダイオードチップ上にガラス質の被覆層
を形成するステップとを含むシリコン半導体ダイオード
チップの製造方法において，パッシベーション用のガラ
ス層をＰ−Ｎ接合部を含むシリコン半導体ダイオードチ
ップの切断面全体に被覆するようにしたものである。
【００３０】さらに，この発明は，シリコン半導体ダイ
オードチップの形状が丸いメサ形，角が丸い矩形のメサ
形，または，角が丸い六角形のメサ形であり，さらに，
この発明は，切断面とＮ側表面との角度が約９０°とな
るようにしたものであり，さらに，この発明は，シリコ
ン半導体ダイオードチップのＰ側およびＮ側に金属薄膜
をメッキするステップを更に含むようにしたものであ
り，さらに，この発明は，金属薄膜が蒸着アルミニウ
ム，銀メッキしたニッケル，または金メッキしたニッケ
ルであるようにしたものである。
オードチップの形状が丸いメサ形，角が丸い矩形のメサ
形，または，角が丸い六角形のメサ形であり，さらに，
この発明は，切断面とＮ側表面との角度が約９０°とな
るようにしたものであり，さらに，この発明は，シリコ
ン半導体ダイオードチップのＰ側およびＮ側に金属薄膜
をメッキするステップを更に含むようにしたものであ
り，さらに，この発明は，金属薄膜が蒸着アルミニウ
ム，銀メッキしたニッケル，または金メッキしたニッケ
ルであるようにしたものである。
【００３１】又，この発明は，パッシベーション用のガ
ラスを被覆するプロセスが，複数個の位置決め手段を有
する位置決め板と，複数個の成形穴を有する成形板とか
らなっていて，成形穴の直径がチップの直径よりもやや
大きい固定具にダイオードチップを固定するステップ
と，パッシベーション用のガラスをチップと成形穴の壁
との間の空隙に挿入するステップと，成形板を取り除く
ことによってチップを位置決め板上に位置決めするステ
ップとを含むようにしたものである。
ラスを被覆するプロセスが，複数個の位置決め手段を有
する位置決め板と，複数個の成形穴を有する成形板とか
らなっていて，成形穴の直径がチップの直径よりもやや
大きい固定具にダイオードチップを固定するステップ
と，パッシベーション用のガラスをチップと成形穴の壁
との間の空隙に挿入するステップと，成形板を取り除く
ことによってチップを位置決め板上に位置決めするステ
ップとを含むようにしたものである。
【００３２】又，さらに，この発明は，位置決め板の位
置決め手段が，真空コンプレッサに連結される吸引管
と，複数個の吸込口とからなり，該吸込口の直径がダイ
オードチップの直径よりもやや小さいようにしたもので
あり，さらに，この発明は，シリコン半導体ダイオード
チップを固め板へと移動するステップを更に含むように
したものである。
置決め手段が，真空コンプレッサに連結される吸引管
と，複数個の吸込口とからなり，該吸込口の直径がダイ
オードチップの直径よりもやや小さいようにしたもので
あり，さらに，この発明は，シリコン半導体ダイオード
チップを固め板へと移動するステップを更に含むように
したものである。
【００３３】又，この発明は，パッシベーション用のガ
ラスを被覆するプロセスが，シリコン半導体ダイオード
チップを接着剤でローダ上に位置決めするステップと，
パッシベーション用のガラスをチップの周囲エッジの切
断面上に被覆するステップとを含むようにしたものであ
る。
ラスを被覆するプロセスが，シリコン半導体ダイオード
チップを接着剤でローダ上に位置決めするステップと，
パッシベーション用のガラスをチップの周囲エッジの切
断面上に被覆するステップとを含むようにしたものであ
る。
【００３４】この発明は，パッシベーション用のガラス
を被覆するプロセスが，ローダ板上に直径がシリコン半
導体ダイオードチップの直径よりもやや大きい複数個の
位置決め穴を備えたステンシル板を装着するステップ
と，パッシベーション用のガラスをシリコン半導体ダイ
オードチツプと位置決め穴の壁との間の空隙に被覆する
ステップと，該ステンシル板を取り外すことによってシ
リコン半導体ダイオードチップをローダ板上に位置決め
するステップとを含むようにしたものである。
を被覆するプロセスが，ローダ板上に直径がシリコン半
導体ダイオードチップの直径よりもやや大きい複数個の
位置決め穴を備えたステンシル板を装着するステップ
と，パッシベーション用のガラスをシリコン半導体ダイ
オードチツプと位置決め穴の壁との間の空隙に被覆する
ステップと，該ステンシル板を取り外すことによってシ
リコン半導体ダイオードチップをローダ板上に位置決め
するステップとを含むようにしたものである。
【００３５】又，さらに，この発明は，シリコン半導体
ダイオードチップ表面上のガラスを，このダイオードチ
ップの切断面の上を除いて擦り落とすステップを更に含
むようにしたものであり，さらに，この発明は，パッシ
ベーション用のガラスを射出によって切断面上に被覆す
るようにしたものであり，さらに，この発明は，接着剤
を焼き落とすステップを更に含むようにしたものであ
り，さらに，この発明は，シリコン半導体ダイオードチ
ップのＰまたはＮ側に，ニッケルまたは金薄膜を化学メ
ッキによって形成するステップを更に含むようにしたも
のである。
ダイオードチップ表面上のガラスを，このダイオードチ
ップの切断面の上を除いて擦り落とすステップを更に含
むようにしたものであり，さらに，この発明は，パッシ
ベーション用のガラスを射出によって切断面上に被覆す
るようにしたものであり，さらに，この発明は，接着剤
を焼き落とすステップを更に含むようにしたものであ
り，さらに，この発明は，シリコン半導体ダイオードチ
ップのＰまたはＮ側に，ニッケルまたは金薄膜を化学メ
ッキによって形成するステップを更に含むようにしたも
のである。
【００３６】
【発明の実施の形態】この発明の実施例を，図４〜図６
に基づいて詳細に説明する。図４は，この発明の実施例
を示すもので，全開放形Ｐ−Ｎ接合部６をガラスにより
パッシベーションを施されたシリコン半導体ダイオード
チップ１の製造方法を示すフローチャート，図５は全開
放形Ｐ−Ｎ接合部６をガラスによりパッシベーションを
施されたシリコン半導体ダイオードチップ１の要部断面
図，図６は４０倍に拡大された全開放形Ｐ−Ｎ接合部６
をガラスによりパッシベーションを施されたシリコン半
導体ダイオードチップ１を示すものである。
に基づいて詳細に説明する。図４は，この発明の実施例
を示すもので，全開放形Ｐ−Ｎ接合部６をガラスにより
パッシベーションを施されたシリコン半導体ダイオード
チップ１の製造方法を示すフローチャート，図５は全開
放形Ｐ−Ｎ接合部６をガラスによりパッシベーションを
施されたシリコン半導体ダイオードチップ１の要部断面
図，図６は４０倍に拡大された全開放形Ｐ−Ｎ接合部６
をガラスによりパッシベーションを施されたシリコン半
導体ダイオードチップ１を示すものである。
【００３７】図５に示すように，この発明の全開放形Ｐ
−Ｎ接合部６がガラスによってパッシベーションを施さ
れたシリコン半導体ダイオードチップ１を製造するため
には，まず，従来の技術を利用してシリコン半導体ダイ
オードウェーハが製造される。シリコン半導体ウェーハ
は，拡散処理によりＮ形基板２にＮ＋層３とＰ＋層４と
が形成され，それぞれＮ側３ａおよびＰ側４ａとなる。
さらに，ウェーハの表と裏側の双方に，すなわち，Ｎ＋
層３の表面とＰ＋層４の表面とにそれぞれ金属薄膜５が
蒸着される。次に，ウェーハは，開放形Ｐ−Ｎ接合部６
が露出した小さなチップ（ダイス）に切断される。この
際，切断面とＮ＋層３の表面との角度が９０°となるよ
うに切断される。
−Ｎ接合部６がガラスによってパッシベーションを施さ
れたシリコン半導体ダイオードチップ１を製造するため
には，まず，従来の技術を利用してシリコン半導体ダイ
オードウェーハが製造される。シリコン半導体ウェーハ
は，拡散処理によりＮ形基板２にＮ＋層３とＰ＋層４と
が形成され，それぞれＮ側３ａおよびＰ側４ａとなる。
さらに，ウェーハの表と裏側の双方に，すなわち，Ｎ＋
層３の表面とＰ＋層４の表面とにそれぞれ金属薄膜５が
蒸着される。次に，ウェーハは，開放形Ｐ−Ｎ接合部６
が露出した小さなチップ（ダイス）に切断される。この
際，切断面とＮ＋層３の表面との角度が９０°となるよ
うに切断される。
【００３８】次いで，この発明により，上記のようにし
て製造されたダイオードチップに，化学研磨および酸化
処理が施され，全開放形Ｐ−Ｎ接合部６にパッシベーシ
ョン用のガラスが被覆され，このパッシベーション用の
ガラスを焼結して，各チップ上の全開放形Ｐ−Ｎ接合部
６にガラス固化層７が形成される。
て製造されたダイオードチップに，化学研磨および酸化
処理が施され，全開放形Ｐ−Ｎ接合部６にパッシベーシ
ョン用のガラスが被覆され，このパッシベーション用の
ガラスを焼結して，各チップ上の全開放形Ｐ−Ｎ接合部
６にガラス固化層７が形成される。
【００３９】なお，必要ならば，上記のようにして製造
されたダイオードチップのＰ側４ａまたはＮ側３ａに金
属薄膜５をメッキにより形成してもよい。金属薄膜５に
利用できる材料としては，アルミニウム，ニッケル，ま
たはその銀または金メッキ材料が含まれる。
されたダイオードチップのＰ側４ａまたはＮ側３ａに金
属薄膜５をメッキにより形成してもよい。金属薄膜５に
利用できる材料としては，アルミニウム，ニッケル，ま
たはその銀または金メッキ材料が含まれる。
【００４０】次に，図４に示すフローチャートに基づい
て，この発明によるシリコン半導体ダイオードチップの
製造方法について説明する。
て，この発明によるシリコン半導体ダイオードチップの
製造方法について説明する。
【００４１】ステップ５０１において，製造されたダイ
オードウェーハは，Ｐ−Ｎ接合部６を有するように拡散
処理される。ステップ５０２において，ダイオードウェ
ーハの両側は電極になるように金属でメッキされ，金属
薄膜５が形成される。なお，電極は蒸着アルミニウム，
銀または金メッキされたニッケルでよい。電極材料はチ
ップの用途に応じて適宜選択される。
オードウェーハは，Ｐ−Ｎ接合部６を有するように拡散
処理される。ステップ５０２において，ダイオードウェ
ーハの両側は電極になるように金属でメッキされ，金属
薄膜５が形成される。なお，電極は蒸着アルミニウム，
銀または金メッキされたニッケルでよい。電極材料はチ
ップの用途に応じて適宜選択される。
【００４２】ステップ５０３において，金属化されたウ
ェーハにサンドブラスト，または化学エッチングがなさ
れ，メサ形のダイスが形成される。ウェーハをＮ側３ａ
からサンドブラストした場合，全開放形Ｐ−Ｎ接合部６
の切断面は当然脹らんだ面取り部を有する。ダイスは丸
いメサ形，角が丸い矩形のメサ形，角が丸い六角形のメ
サ形，またはその他の適宜の形状でよい。Ｐ電極側はメ
サ形の底部にある。
ェーハにサンドブラスト，または化学エッチングがなさ
れ，メサ形のダイスが形成される。ウェーハをＮ側３ａ
からサンドブラストした場合，全開放形Ｐ−Ｎ接合部６
の切断面は当然脹らんだ面取り部を有する。ダイスは丸
いメサ形，角が丸い矩形のメサ形，角が丸い六角形のメ
サ形，またはその他の適宜の形状でよい。Ｐ電極側はメ
サ形の底部にある。
【００４３】ステップ５０４において，ダイスに化学研
磨および酸化剤処理が施される。ダイスにアルミニウム
蒸着が成される場合は，切断による損傷部をエッチング
で除去し，二酸化シリコン薄膜を形成するために，ダイ
スは一般にフッ化水素酸および硝酸の成分のエッチング
材料で処理される。ダイスが銀または金メッキしたニッ
ケルでメッキされている場合は，ダイスは水酸化カリウ
ム溶液で処理される。上記のいずれの方法でも優れた特
性が得られる。
磨および酸化剤処理が施される。ダイスにアルミニウム
蒸着が成される場合は，切断による損傷部をエッチング
で除去し，二酸化シリコン薄膜を形成するために，ダイ
スは一般にフッ化水素酸および硝酸の成分のエッチング
材料で処理される。ダイスが銀または金メッキしたニッ
ケルでメッキされている場合は，ダイスは水酸化カリウ
ム溶液で処理される。上記のいずれの方法でも優れた特
性が得られる。
【００４４】ステップ５０５において，チップは固定具
（図示せず）に配置され，全開放形Ｐ−Ｎ接合部６にパ
ッシベーション用のガラス粉末のペーストが塗布され
る。ステップ５０６において，パッシベーション用のガ
ラスが乾燥され，焼結されてガラス固化層７が形成され
る。このようにして，この発明の全開放形Ｐ−Ｎ接合部
６をガラスによりパッシベーションを施されたシリコン
半導体ダイオードチップ１が完成される。
（図示せず）に配置され，全開放形Ｐ−Ｎ接合部６にパ
ッシベーション用のガラス粉末のペーストが塗布され
る。ステップ５０６において，パッシベーション用のガ
ラスが乾燥され，焼結されてガラス固化層７が形成され
る。このようにして，この発明の全開放形Ｐ−Ｎ接合部
６をガラスによりパッシベーションを施されたシリコン
半導体ダイオードチップ１が完成される。
【００４５】このようにして，ダイスの全開放形Ｐ−Ｎ
接合部６にパッシベーション用のガラスが被覆されて，
ダイオードチップのそれぞれの側にガラス密封層となる
ガラス固化層７が形成される。なお，この発明の実施例
では，全開放形Ｐ−Ｎ接合部６に被覆されるパッシベー
ション用のガラスは，パッシベーション用のガラス粉末
のペーストと水，またはその他の溶液，またはその他の
適宜な材料からなるものでよい。
接合部６にパッシベーション用のガラスが被覆されて，
ダイオードチップのそれぞれの側にガラス密封層となる
ガラス固化層７が形成される。なお，この発明の実施例
では，全開放形Ｐ−Ｎ接合部６に被覆されるパッシベー
ション用のガラスは，パッシベーション用のガラス粉末
のペーストと水，またはその他の溶液，またはその他の
適宜な材料からなるものでよい。
【００４６】この発明の一実施例では，電極はウェーハ
がサンドブラスト処理されてダイスにされる前にメッキ
されるのではなく，ガラスでパッシベーションされた後
に電極がダイスにメッキされる。
がサンドブラスト処理されてダイスにされる前にメッキ
されるのではなく，ガラスでパッシベーションされた後
に電極がダイスにメッキされる。
【００４７】図５はこの発明の方法によって製造された
全開放形Ｐ−Ｎ接合部６をガラスによりパッシベーショ
ンを施されたシリコン半導体ダイオードチップ１の構造
を示している。図５に示すように，ダイオードチップの
全開放形Ｐ−Ｎ接合部６がパッシベーション用のガラス
層で密封され，各チップは個々に部品として処理され
る。
全開放形Ｐ−Ｎ接合部６をガラスによりパッシベーショ
ンを施されたシリコン半導体ダイオードチップ１の構造
を示している。図５に示すように，ダイオードチップの
全開放形Ｐ−Ｎ接合部６がパッシベーション用のガラス
層で密封され，各チップは個々に部品として処理され
る。
【００４８】このような工程によって製造されたチップ
は，工業用仕様に従って試験され，分類され，かつ実装
される。チップの輪郭は丸形，丸いメサ形，角が丸い矩
形のメサ形，角が丸い六角形のメサ形，またはその他の
適宜の形状でよい。
は，工業用仕様に従って試験され，分類され，かつ実装
される。チップの輪郭は丸形，丸いメサ形，角が丸い矩
形のメサ形，角が丸い六角形のメサ形，またはその他の
適宜の形状でよい。
【００４９】
【実施例１】実施例１はガラスパッシベーション用の層
を塗布したダイオードチップに関するもので，蒸着アル
ミニウムで金属化されたウェーハをサンドブラスト処理
して，メサの頂部のＮ側の直径が５０ミルの丸いメサ形
ダイスを形成する。チップはサンドブラストによる損傷
をエッチングで取除き，切断領域に酸化シリコンを形成
するために硝酸，フッ化水素酸および酢酸の溶液中で処
理される。
を塗布したダイオードチップに関するもので，蒸着アル
ミニウムで金属化されたウェーハをサンドブラスト処理
して，メサの頂部のＮ側の直径が５０ミルの丸いメサ形
ダイスを形成する。チップはサンドブラストによる損傷
をエッチングで取除き，切断領域に酸化シリコンを形成
するために硝酸，フッ化水素酸および酢酸の溶液中で処
理される。
【００５０】次いで，チップを固定具に配置し，全開放
形Ｐ−Ｎ接合部６にパッシベーション用のガラス・スラ
リーを塗布する。次にチップを電気炉内で乾燥，焼結し
てガラス粉末を融解させ，ダイオードチップの全開放形
Ｐ−Ｎ接合部６にガラス固化された被覆層であるガラス
固化層７を形成する。
形Ｐ−Ｎ接合部６にパッシベーション用のガラス・スラ
リーを塗布する。次にチップを電気炉内で乾燥，焼結し
てガラス粉末を融解させ，ダイオードチップの全開放形
Ｐ−Ｎ接合部６にガラス固化された被覆層であるガラス
固化層７を形成する。
【００５１】この実施例に適用可能な固定具としては，
複数個の位置決め真空穴を設けた位置決め板と，複数個
の成形穴を設けた成形板とが含まれている。位置決め真
空穴の直径は，ダイオードチップの直径よりも小さく形
成されている。従って，各位置決め穴は，真空室を通じ
て真空ポンプに接続されるので，ダイオードチップを位
置決め穴に位置決めできる。このように，位置決め板の
位置決め手段は，真空コンプレッサに連結される吸引管
と複数個の吸込口とからなり，さらに，この吸込口の直
径は，ダイオードチップの直径よりもやや小さくなるよ
うに形成されている。
複数個の位置決め真空穴を設けた位置決め板と，複数個
の成形穴を設けた成形板とが含まれている。位置決め真
空穴の直径は，ダイオードチップの直径よりも小さく形
成されている。従って，各位置決め穴は，真空室を通じ
て真空ポンプに接続されるので，ダイオードチップを位
置決め穴に位置決めできる。このように，位置決め板の
位置決め手段は，真空コンプレッサに連結される吸引管
と複数個の吸込口とからなり，さらに，この吸込口の直
径は，ダイオードチップの直径よりもやや小さくなるよ
うに形成されている。
【００５２】成形板の高さはダイの高さにほぼ等しい。
成形穴の直径はダイオードチップの直径よりも大きい。
成形穴の位置は位置決め穴の位置と対応している。位置
決め板と成形板とは積層され，ダイオードチップのエッ
ジにガラス・スラリーを塗布するための固定具としての
役割を果たす。
成形穴の直径はダイオードチップの直径よりも大きい。
成形穴の位置は位置決め穴の位置と対応している。位置
決め板と成形板とは積層され，ダイオードチップのエッ
ジにガラス・スラリーを塗布するための固定具としての
役割を果たす。
【００５３】処理されるダイオードチップは，従来形の
真空ダイス・ローダ内に搬入される。チップが真空ダイ
ス・ローダの位置決め穴内に位置するように真空ダイス
・ローダを振動させる。チップを真空ダイス・ローダか
ら位置決め穴および成形穴内の固定具へと移動させる。
真空ダイス・ローダ内に搬入される。チップが真空ダイ
ス・ローダの位置決め穴内に位置するように真空ダイス
・ローダを振動させる。チップを真空ダイス・ローダか
ら位置決め穴および成形穴内の固定具へと移動させる。
【００５４】パッシベーション用のガラス・スラリー
は，ペースト状溶液で製造され，へらを用いてダイスと
位置決め成形穴の壁との間の空隙に塗布される。チップ
表面上のガラス・スラリーを清掃する。ダイオードチッ
プの全開放形Ｐ−Ｎ接合部６はガラス・スラリーで被覆
される。
は，ペースト状溶液で製造され，へらを用いてダイスと
位置決め成形穴の壁との間の空隙に塗布される。チップ
表面上のガラス・スラリーを清掃する。ダイオードチッ
プの全開放形Ｐ−Ｎ接合部６はガラス・スラリーで被覆
される。
【００５５】次いで，成形板を取り外し，ダイオードチ
ップは位置決め板の位置決め穴の位置に配置される。ガ
ラス・スラリーを乾燥させ，焼結板がダイオードチップ
上に被せられる。位置決め板を回転させ，突出しピンで
位置決め板からダイオードチップが取り出される。全開
放形Ｐ−Ｎ接合部６にパッシベーション用のガラスを被
覆したダイオードチップが焼結板上に配置される。そこ
でダイオードチップは焼結されて，ガラス被覆層である
ガラス固化層７が形成される。
ップは位置決め板の位置決め穴の位置に配置される。ガ
ラス・スラリーを乾燥させ，焼結板がダイオードチップ
上に被せられる。位置決め板を回転させ，突出しピンで
位置決め板からダイオードチップが取り出される。全開
放形Ｐ−Ｎ接合部６にパッシベーション用のガラスを被
覆したダイオードチップが焼結板上に配置される。そこ
でダイオードチップは焼結されて，ガラス被覆層である
ガラス固化層７が形成される。
【００５６】上記のようにして製造されたチップの全開
放形Ｐ−Ｎ接合部６の外表面には，パッシベーション用
のガラス薄膜が被覆される。顕微鏡で観察した結果，チ
ップには機械的損傷，破損または亀裂が認められないこ
とが明らかであった。図６および参考写真として提出し
た写真は，この実施例で製造され，４０倍に拡大した全
開放形Ｐ−Ｎ接合部６をガラスによりパッシベーション
を施されたシリコン半導体ダイオードチップ１を示して
いる。
放形Ｐ−Ｎ接合部６の外表面には，パッシベーション用
のガラス薄膜が被覆される。顕微鏡で観察した結果，チ
ップには機械的損傷，破損または亀裂が認められないこ
とが明らかであった。図６および参考写真として提出し
た写真は，この実施例で製造され，４０倍に拡大した全
開放形Ｐ−Ｎ接合部６をガラスによりパッシベーション
を施されたシリコン半導体ダイオードチップ１を示して
いる。
【００５７】このように，図６からも明らかであるよう
に，図３に示す従来のものに比較して，この発明の全開
放形Ｐ−Ｎ接合部６をガラスによりパッシベーションを
施されたシリコン半導体ダイオードチップ１が優れた特
性を有することが明らかとなった。
に，図３に示す従来のものに比較して，この発明の全開
放形Ｐ−Ｎ接合部６をガラスによりパッシベーションを
施されたシリコン半導体ダイオードチップ１が優れた特
性を有することが明らかとなった。
【００５８】
【実施例２】実施例２はステンシル板−絞り出し方法で
加工されたダイオードチップに関するもので，従来技術
を用いて金属化されないダイオードウェーハが製造さ
れ，Ｐ側４ａとＮ側３ａにエッチングレジストが塗布さ
れる。
加工されたダイオードチップに関するもので，従来技術
を用いて金属化されないダイオードウェーハが製造さ
れ，Ｐ側４ａとＮ側３ａにエッチングレジストが塗布さ
れる。
【００５９】次に，ウェーハはダイシング・ソースで切
断され六角形のダイスが製造される。Ｐ−Ｎ接合部６を
含むＮ側３ａからＰ側４ａまでのダイスの切断領域は，
外気に曝される。チップは主成分が硝酸およびフッ化水
素酸であるエッチング剤で処理して，損傷をエッチング
で取除き，露出領域に二酸化シリコンを形成する。
断され六角形のダイスが製造される。Ｐ−Ｎ接合部６を
含むＮ側３ａからＰ側４ａまでのダイスの切断領域は，
外気に曝される。チップは主成分が硝酸およびフッ化水
素酸であるエッチング剤で処理して，損傷をエッチング
で取除き，露出領域に二酸化シリコンを形成する。
【００６０】チップは固定具内に配置され，Ｐ−Ｎ接合
部６を含む切断領域全体にパッシベーション用のガラス
・スラリーが塗布される。この実施例では，パッシベー
ション用のガラスがステンシル板を用いてチップの切断
領域に絞り出される。次に，チップは乾燥，焼結され，
ガラス粉末を分解および融解させ，ダイオードチップの
全開放形Ｐ−Ｎ接合部６には，ガラス固化した被覆層で
あるガラス固化層７が形成される。
部６を含む切断領域全体にパッシベーション用のガラス
・スラリーが塗布される。この実施例では，パッシベー
ション用のガラスがステンシル板を用いてチップの切断
領域に絞り出される。次に，チップは乾燥，焼結され，
ガラス粉末を分解および融解させ，ダイオードチップの
全開放形Ｐ−Ｎ接合部６には，ガラス固化した被覆層で
あるガラス固化層７が形成される。
【００６１】この実施例に適用できる固定具には，位置
決め用接着剤を塗布したセラミックのローダ板と，複数
個の成形穴を設けたステンシル板とが含まれる。使用で
きる接着剤は，５００℃の大気中で燃焼するものならい
かなるものでもよい。例えば，それにはｎ−ブチルカル
ビトール中のエチルセルロース溶質が含まれる。
決め用接着剤を塗布したセラミックのローダ板と，複数
個の成形穴を設けたステンシル板とが含まれる。使用で
きる接着剤は，５００℃の大気中で燃焼するものならい
かなるものでもよい。例えば，それにはｎ−ブチルカル
ビトール中のエチルセルロース溶質が含まれる。
【００６２】ステンシル板は複数個の成形穴を設けた平
坦な板である。ステンシル板の厚さはダイオードチップ
の厚さとほぼ同じである。ステンシル板上での成形穴の
分布はセラミック板上でのダイオードチップの分布に対
応している。セラミック板とステンシル板とは積層さ
れ，組合わせてダイオードチップにガラス・スラリーを
塗布する一組の道具としての役割を果たすものである。
坦な板である。ステンシル板の厚さはダイオードチップ
の厚さとほぼ同じである。ステンシル板上での成形穴の
分布はセラミック板上でのダイオードチップの分布に対
応している。セラミック板とステンシル板とは積層さ
れ，組合わせてダイオードチップにガラス・スラリーを
塗布する一組の道具としての役割を果たすものである。
【００６３】加工されるダイオードチップは，従来の真
空ダイス・ローダ内に搬入される。次いで，チップが真
空ダイス・ローダの位置決め穴内に位置するように真空
ダイス・ローダを振動させる。チップは真空ダイス・ロ
ーダからセラミック板へと移動され，前もって塗布され
た燃焼形接着剤でセラミック板に接着する。次に，ダイ
スが成形穴内に位置するようにステンシル板をセラミッ
ク板と重なるように積層する。
空ダイス・ローダ内に搬入される。次いで，チップが真
空ダイス・ローダの位置決め穴内に位置するように真空
ダイス・ローダを振動させる。チップは真空ダイス・ロ
ーダからセラミック板へと移動され，前もって塗布され
た燃焼形接着剤でセラミック板に接着する。次に，ダイ
スが成形穴内に位置するようにステンシル板をセラミッ
ク板と重なるように積層する。
【００６４】パッシベーション用のガラス・スラリー
は，ペースト状溶液を用いて製造され，へらを用いてダ
イスと成形穴の壁との間の空隙に塗布される。ダイス表
面上のガラス・スラリーは清掃される。ダイオードチッ
プの全開放形Ｐ−Ｎ接合部６はガラス・スラリーで被覆
される。パッシベーション用のガラスの材料にはＰｂＯ
2 ，ＳｉＯ2 およびＢ2 Ｏ3 が含まれる。ＩＰ−９００
のようなある種の市販されている厚膜もこの発明に適用
することが出来る。
は，ペースト状溶液を用いて製造され，へらを用いてダ
イスと成形穴の壁との間の空隙に塗布される。ダイス表
面上のガラス・スラリーは清掃される。ダイオードチッ
プの全開放形Ｐ−Ｎ接合部６はガラス・スラリーで被覆
される。パッシベーション用のガラスの材料にはＰｂＯ
2 ，ＳｉＯ2 およびＢ2 Ｏ3 が含まれる。ＩＰ−９００
のようなある種の市販されている厚膜もこの発明に適用
することが出来る。
【００６５】次いで，ステンシル板が取り外され，パッ
シベーション用のガラスを被覆したダイオードチップ
は，セラミックのローダ板上に配置される。ガラス・ス
ラリーは乾燥，焼結され，固着剤が燃焼され，ガラス固
化層７が形成される。
シベーション用のガラスを被覆したダイオードチップ
は，セラミックのローダ板上に配置される。ガラス・ス
ラリーは乾燥，焼結され，固着剤が燃焼され，ガラス固
化層７が形成される。
【００６６】必要ならば，従来技術を利用してダイオー
ドチップのＰ側４ａまたはＮ側３ａにニッケルまたは金
の薄膜がメッキされる。
ドチップのＰ側４ａまたはＮ側３ａにニッケルまたは金
の薄膜がメッキされる。
【００６７】上記のようにして製造したチップの開放形
Ｐ−Ｎ接合部６の輪郭面全体が，パッシベーション用の
ガラス薄膜で被覆される。顕微鏡で観察した結果，チッ
プには，機械的損傷，破損または亀裂が認められないこ
とが明らかであった。
Ｐ−Ｎ接合部６の輪郭面全体が，パッシベーション用の
ガラス薄膜で被覆される。顕微鏡で観察した結果，チッ
プには，機械的損傷，破損または亀裂が認められないこ
とが明らかであった。
【００６８】
【実施例３】実施例３は，パッシベーション用のガラス
を射出成形したダイオードチップに関するもので，実施
例２の方法に基づいて六角形のダイオードチップが得ら
れる。このチップは板上に配置されて接着され，射出成
形によって開放形Ｐ−Ｎ接合部６にパッシベーション用
のガラスが被覆される。次に，チップの接着が剥がさ
れ，焼結されて全開放形Ｐ−Ｎ接合部６にガラス固化層
７が形成される。
を射出成形したダイオードチップに関するもので，実施
例２の方法に基づいて六角形のダイオードチップが得ら
れる。このチップは板上に配置されて接着され，射出成
形によって開放形Ｐ−Ｎ接合部６にパッシベーション用
のガラスが被覆される。次に，チップの接着が剥がさ
れ，焼結されて全開放形Ｐ−Ｎ接合部６にガラス固化層
７が形成される。
【００６９】パッシベーション用のガラス射出成形成分
は，ガラス粉末に熱可塑性結合剤を添加して製造され
る。可塑性結合剤として使用できる材料は，５００℃の
大気中で燃焼するものでよい。例えば，ＬＤＰＥ（Low
Density Polyethylene：低密度ポリエチレン），ステア
リン酸およびパラフィン・ワックスがある。
は，ガラス粉末に熱可塑性結合剤を添加して製造され
る。可塑性結合剤として使用できる材料は，５００℃の
大気中で燃焼するものでよい。例えば，ＬＤＰＥ（Low
Density Polyethylene：低密度ポリエチレン），ステア
リン酸およびパラフィン・ワックスがある。
【００７０】加工されるダイオードチップは，従来の真
空ダイス・ローダ内に配置される。チップが真空ダイス
・ローダの位置決め空洞内に位置するように真空ダイス
・ローダを振動させる。チップは真空ローダから位置決
め板へと移動し，前もって塗布された接着剤で接着され
る。
空ダイス・ローダ内に配置される。チップが真空ダイス
・ローダの位置決め空洞内に位置するように真空ダイス
・ローダを振動させる。チップは真空ローダから位置決
め板へと移動し，前もって塗布された接着剤で接着され
る。
【００７１】ダイス保持板が射出成形金型内に配置され
る。パッシベーション用のガラス成分が空洞内に射出さ
れ，各ダイスのエッジ面に成形素子が形成される。
る。パッシベーション用のガラス成分が空洞内に射出さ
れ，各ダイスのエッジ面に成形素子が形成される。
【００７２】次に，ダイオードチップを焼結して結合剤
を燃焼させ，ガラス固化層７が形成される。
を燃焼させ，ガラス固化層７が形成される。
【００７３】必要ならば，従来技術を利用してダイオー
ドチップのＰ側４ａまたはＮ側３ａにニッケルまたは金
の薄膜がメッキされる。
ドチップのＰ側４ａまたはＮ側３ａにニッケルまたは金
の薄膜がメッキされる。
【００７４】顕微鏡で観察した結果，ガラス素子には機
械的損傷，破損または亀裂が認められないことが明らか
になった。
械的損傷，破損または亀裂が認められないことが明らか
になった。
【００７５】下記に示す表１は，この発明の方法によっ
て製造されたダイオードチップの逆電気特性を測定した
ものである。測定結果が示すように，測定された全ての
逆電圧抵抗は１２００ボルト以上であり，平均の逆電圧
抵抗は１４００ボルトであることが明らかである。
て製造されたダイオードチップの逆電気特性を測定した
ものである。測定結果が示すように，測定された全ての
逆電圧抵抗は１２００ボルト以上であり，平均の逆電圧
抵抗は１４００ボルトであることが明らかである。
【００７６】
【表１】
【００７７】以上，この発明の好ましい実施例を参照し
て説明したが，この発明の趣旨と範囲を離れることなく
上記の，およびその他の変更が可能であることは明らか
である。
て説明したが，この発明の趣旨と範囲を離れることなく
上記の，およびその他の変更が可能であることは明らか
である。
【００７８】
【発明の効果】この発明は，シリコン半導体ダイオード
チップと，パッシベーション用のガラス被覆層とからな
る半導体ダイオードチップにおいて，このダイオードチ
ップを囲むエッジがＰ−Ｎ接合部を含むＰ側からＮ側ま
での切断面を有するとともに，パッシベーション用のガ
ラス層をダイオードチップの周囲エッジの切断面全体に
被覆するようにしたもので，ダイオードチップの開放形
Ｐ−Ｎ接合部にパッシベーション用のガラスが被覆され
る。さらに，各チップは別個に処理されるので，機械的
な損傷や亀裂の発生をなくすことが出来る。
チップと，パッシベーション用のガラス被覆層とからな
る半導体ダイオードチップにおいて，このダイオードチ
ップを囲むエッジがＰ−Ｎ接合部を含むＰ側からＮ側ま
での切断面を有するとともに，パッシベーション用のガ
ラス層をダイオードチップの周囲エッジの切断面全体に
被覆するようにしたもので，ダイオードチップの開放形
Ｐ−Ｎ接合部にパッシベーション用のガラスが被覆され
る。さらに，各チップは別個に処理されるので，機械的
な損傷や亀裂の発生をなくすことが出来る。
【００７９】さらに，この発明の全開放形Ｐ−Ｎ接合部
をガラスによりパッシベーションを施されたシリコン半
導体ダイオードチップは，簡単で低コストの装置で大量
生産でき，低コストの簡略な工程と，多様に金属化され
た電極面と，向上した特性を達成できる。
をガラスによりパッシベーションを施されたシリコン半
導体ダイオードチップは，簡単で低コストの装置で大量
生産でき，低コストの簡略な工程と，多様に金属化され
た電極面と，向上した特性を達成できる。
【００８０】上記のようにして製造した開放形Ｐ−Ｎ接
合部の切断面は脹らんだ面取り部を有しているので，ピ
ーク逆電圧を高め，逆電流漏れを低減することができ
る。
合部の切断面は脹らんだ面取り部を有しているので，ピ
ーク逆電圧を高め，逆電流漏れを低減することができ
る。
【００８１】又，この発明の方法で製造されたチップ
は，平滑なガラス表面を有し，自動的な給送および固定
具への配置のような製造工程に適応できる。
は，平滑なガラス表面を有し，自動的な給送および固定
具への配置のような製造工程に適応できる。
【００８２】この発明のチップ・アセンブリと製造方法
は，多様な整流子，およびブリッジ整流子のような整流
回路モジュールに利用できる。この発明は小輪郭ダイオ
ード整流子（ＳＯＤ）の製造にも適している。
は，多様な整流子，およびブリッジ整流子のような整流
回路モジュールに利用できる。この発明は小輪郭ダイオ
ード整流子（ＳＯＤ）の製造にも適している。
【図１】従来例を示すもので，ガラスによりパッシベー
ションを施されたダイオードの製造方法のフローチャー
トである。
ションを施されたダイオードの製造方法のフローチャー
トである。
【図２】従来例を示すもので，溝付き全開放形Ｐ−Ｎ接
合部をガラスによってパッシベーションを施されたダイ
オードの製造方法のフローチャートである。
合部をガラスによってパッシベーションを施されたダイ
オードの製造方法のフローチャートである。
【図３】従来例を示すもので，ＧＰＰ方式で製造された
シリコン半導体ダイオードチップの構造を示す図であ
る。
シリコン半導体ダイオードチップの構造を示す図であ
る。
【図４】この発明の実施例を示すもので，全開放形Ｐ−
Ｎ接合部をガラスによりパッシベーションを施されたシ
リコン半導体ダイオードチップの製造方法のフローチャ
ートである。
Ｎ接合部をガラスによりパッシベーションを施されたシ
リコン半導体ダイオードチップの製造方法のフローチャ
ートである。
【図５】この発明の実施例を示すもので，全開放形Ｐ−
Ｎ接合部をガラスによりパッシベーションを施されたシ
リコン半導体ダイオードチップの構造図である。
Ｎ接合部をガラスによりパッシベーションを施されたシ
リコン半導体ダイオードチップの構造図である。
【図６】この発明の実施例を示すもので，４０倍に拡大
した全開放形Ｐ−Ｎ接合部をガラスによりパッシベーシ
ョンを施されたシリコン半導体ダイオードチップであ
る。
した全開放形Ｐ−Ｎ接合部をガラスによりパッシベーシ
ョンを施されたシリコン半導体ダイオードチップであ
る。
【表１】この発明の方法に従って製造されたダイオード
チップの逆電気特性を測定した結果を示す表である。
チップの逆電気特性を測定した結果を示す表である。
１ 全開放形Ｐ−Ｎ接合部をガラスによりパッシ
ベーションを施されたシリコン半導体ダイオードチップ ３ａ Ｎ側 ４ａ Ｐ側 ５ 金属薄膜 ６ 開放形Ｐ−Ｎ接合部 ７ ガラス固化層
ベーションを施されたシリコン半導体ダイオードチップ ３ａ Ｎ側 ４ａ Ｐ側 ５ 金属薄膜 ６ 開放形Ｐ−Ｎ接合部 ７ ガラス固化層
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596118220 ８／Ｆ Ｎｏ．２，Ａｌｌｅｙ 16，Ｌａ ｎｅ 235，Ｐａｏ Ｃｈｉａｏ Ｒｄ．, Ｈｓｉｎ Ｔｉｅｎ，Ｔａｉｗａｎ (72)発明者 エイ ポン ジョーン アール・オー・シー・タイワン，チャイエ 市，ミン セン サウス街，レーネ433, ナンバー21 (72)発明者 ヒュエイ ジェング チュサイ アール・オー・シー・タイワン，チャイエ 市，ツイ ヤン街，ナンバー266
Claims (19)
- 【請求項１】 シリコン半導体ダイオードチップと，パ
ッシベーション用のガラス被覆層とからなるシリコン半
導体ダイオードチップにおいて，このダイオードチップ
を囲むエッジがＰ−Ｎ接合部を含むＰ側からＮ側までの
切断面を有するとともに，パッシベーション用のガラス
層を前記ダイオードチップの周囲エッジの切断面全体に
被覆したことを特徴とするシリコン半導体ダイオードチ
ップ。 - 【請求項２】 前記ダイオードチップの外形が円形，丸
いメサ形，角が丸い矩形，角が丸い六角形のメサ形，ま
たはその他の適宜の形状であることを特徴とする請求項
１に記載のシリコン半導体ダイオードチップ。 - 【請求項３】 前記切断面とＮ側表面との角度が約９０
°であることを特徴とする請求項１に記載のシリコン半
導体ダイオードチップ。 - 【請求項４】 Ｐ側表面に金属薄膜を，また，Ｎ側表面
に金属薄膜を更に備えたことを特徴とする請求項１に記
載のシリコン半導体ダイオードチップ。 - 【請求項５】 Ｐ側またはＮ側の前記金属薄膜を蒸着ア
ルミニウム，銀メッキしたニッケル，または金メッキし
たニッケルから選択したことを特徴とする請求項４に記
載のシリコン半導体ダイオードチップ。 - 【請求項６】 外気にさらされたＰ−Ｎ接合部を含むＮ
側からＰ側までの前記切断面を有するシリコン半導体ダ
イオードチップを製造するステップと，前記Ｐ−Ｎ接合
部全体を化学研磨し，かつ酸化させるステップと，前記
シリコン半導体ダイオードチップの開放された前記Ｐ−
Ｎ接合部の上にパッシベーション用のガラス層を被覆す
るステップと，パッシベーション用のガラスを加熱して
シリコン半導体ダイオードチップ上にガラス質の被覆層
を形成するステップとを含むシリコン半導体ダイオード
チップの製造方法において，前記パッシベーション用の
ガラス層を前記Ｐ−Ｎ接合部を含む前記シリコン半導体
ダイオードチップの切断面全体に被覆することを特徴と
するシリコン半導体ダイオードチップの製造方法。 - 【請求項７】 前記シリコン半導体ダイオードチップの
形状が丸いメサ形，角が丸い矩形のメサ形，または角が
丸い六角形のメサ形であることを特徴とする請求項６に
記載のシリコン半導体ダイオードチップの製造方法。 - 【請求項８】 切断面とＮ側表面との角度が約９０°で
あることを特徴とする請求項６に記載のシリコン半導体
ダイオードチップの製造方法。 - 【請求項９】 シリコン半導体ダイオードチップのＰ側
およびＮ側に金属薄膜をメッキするステップを更に含む
ことを特徴とする請求項６に記載のシリコン半導体ダイ
オードチップの製造方法。 - 【請求項１０】 前記金属薄膜が蒸着アルミニウム，銀
メッキしたニッケル，または金メッキしたニッケルであ
ることを特徴とする請求項６に記載のシリコン半導体ダ
イオードチップの製造方法。 - 【請求項１１】 前記パッシベーション用のガラスを被
覆するプロセスが，複数個の位置決め手段を有する位置
決め板と，複数個の成形穴を有する成形板とからなり，
前記成形穴の直径がチップの直径よりもやや大きい固定
具にダイオードチップを固定するステップと，パッシベ
ーション用のガラスをチップと前記成形穴の壁との間の
空隙に挿入するステップと，前記成形板を取り除くこと
によってチップを前記位置決め板上に位置決めするステ
ップとを含むことを特徴とする請求項６から請求項１０
のいずれか一項に記載のシリコン半導体ダイオードチッ
プの製造方法。 - 【請求項１２】 位置決め板の位置決め手段が，真空コ
ンプレッサに連結される吸引管と，複数個の吸込口とか
らなり，該吸込口の直径がダイオードチップの直径より
もやや小さいことを特徴とする請求項１１に記載のシリ
コン半導体ダイオードチップの製造方法。 - 【請求項１３】 シリコン半導体ダイオードチップを固
定具へと移動するステップを更に含むことを特徴とする
請求項１１に記載のシリコン半導体ダイオードチップの
製造方法。 - 【請求項１４】 前記パッシベーション用のガラスを被
覆するプロセスが，シリコン半導体ダイオードチップを
接着剤でローダ板上に位置決めするステップと，パッシ
ベーション用のガラスをチップの周囲エッジの切断面上
に被覆するステップとを含むことを特徴とする請求項６
から請求項１０のいずれか一項に記載のシリコン半導体
ダイオードチップの製造方法。 - 【請求項１５】 パッシベーション用のガラスを被覆す
るプロセスが，前記ローダ板上に直径がシリコン半導体
ダイオードチップの直径よりもやや大きい複数個の位置
決め穴を備えたステンシル板を装着するステップと，パ
ッシベーション用のガラスをシリコン半導体ダイオード
チツプと位置決め穴の壁との間の空隙に被覆するステッ
プと，該ステンシル板を取り外すことによって，シリコ
ン半導体ダイオードチップを前記ローダ板上に位置決め
するステップとを含むことを特徴とする請求項１４に記
載のシリコン半導体ダイオードチップの製造方法。 - 【請求項１６】 シリコン半導体ダイオードチップ表面
上のガラスを，このダイオードチップの切断面の上を除
いて擦り落とすステップを更に含むことを特徴とする請
求項１１に記載のシリコン半導体ダイオードチップの製
造方法。 - 【請求項１７】 パッシベーション用のガラスを射出に
よって切断面上に被覆することを特徴とする請求項１４
に記載のシリコン半導体ダイオードチップの製造方法。 - 【請求項１８】 前記接着剤を焼き落とすステップを更
に含むことを特徴とする請求項１７に記載のシリコン半
導体ダイオードチップの製造方法。 - 【請求項１９】 シリコン半導体ダイオードチップのＰ
側またはＮ側に，ニッケルまたは金薄膜を化学メッキに
よって形成するステップを更に含むことを特徴とする請
求項１７に記載のシリコン半導体ダイオードチップの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08211940A JP3098194B2 (ja) | 1996-07-23 | 1996-07-23 | 全開放形ｐ−ｎ接合部をガラスによりパッシベーションを施されたシリコン半導体ダイオードチップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08211940A JP3098194B2 (ja) | 1996-07-23 | 1996-07-23 | 全開放形ｐ−ｎ接合部をガラスによりパッシベーションを施されたシリコン半導体ダイオードチップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070288A true JPH1070288A (ja) | 1998-03-10 |
| JP3098194B2 JP3098194B2 (ja) | 2000-10-16 |
Family
ID=16614216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08211940A Expired - Fee Related JP3098194B2 (ja) | 1996-07-23 | 1996-07-23 | 全開放形ｐ−ｎ接合部をガラスによりパッシベーションを施されたシリコン半導体ダイオードチップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3098194B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014192500A (ja) * | 2013-03-28 | 2014-10-06 | Shindengen Electric Mfg Co Ltd | メサ型半導体装置の製造方法 |
| CN118507429A (zh) * | 2024-05-08 | 2024-08-16 | 常州银河电器有限公司 | 正六角芯片加工工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5287360A (en) * | 1976-01-16 | 1977-07-21 | Nec Home Electronics Ltd | Semiconductor device |
| JPS5313361A (en) * | 1976-07-23 | 1978-02-06 | Toshiba Corp | Manufacture of glass-molded diode |
| JPS5690575A (en) * | 1979-12-24 | 1981-07-22 | Rohm Co Ltd | Coaxial diode |
| JPH05335600A (ja) * | 1992-05-29 | 1993-12-17 | Nec Corp | ダイオード素子 |
-
1996
- 1996-07-23 JP JP08211940A patent/JP3098194B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5287360A (en) * | 1976-01-16 | 1977-07-21 | Nec Home Electronics Ltd | Semiconductor device |
| JPS5313361A (en) * | 1976-07-23 | 1978-02-06 | Toshiba Corp | Manufacture of glass-molded diode |
| JPS5690575A (en) * | 1979-12-24 | 1981-07-22 | Rohm Co Ltd | Coaxial diode |
| JPH05335600A (ja) * | 1992-05-29 | 1993-12-17 | Nec Corp | ダイオード素子 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014192500A (ja) * | 2013-03-28 | 2014-10-06 | Shindengen Electric Mfg Co Ltd | メサ型半導体装置の製造方法 |
| CN118507429A (zh) * | 2024-05-08 | 2024-08-16 | 常州银河电器有限公司 | 正六角芯片加工工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3098194B2 (ja) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4904610A (en) | Wafer level process for fabricating passivated semiconductor devices | |
| US8716864B2 (en) | Solderless die attach to a direct bonded aluminum substrate | |
| JP4841021B2 (ja) | メサ構造を持つ半導体チップの製造方法 | |
| EP2693474B1 (en) | Method of manufacturing a semiconductor die assembly with a clip bonded to an aluminium pad coated by a sintered silver structure and with a wire bonded to an uncoated aluminium pad | |
| CN111316408B (zh) | 电力用半导体装置以及电力用半导体装置的制造方法 | |
| JPH07500224A (ja) | 半導体構成素子の製造法 | |
| US11594504B2 (en) | Nickel alloy for semiconductor packaging | |
| JPH02271558A (ja) | 半導体装置及びその製造方法 | |
| US6190947B1 (en) | Silicon semiconductor rectifier chips and manufacturing method thereof | |
| EP0818820A1 (en) | Full open P-N junction glass passivated silicon semiconductor diode chip and preparation method thereof | |
| CN1074168C (zh) | 全切面结玻璃钝化的硅半导体二极管芯片及其制造方法 | |
| CN104835894B (zh) | 半导体二极管芯片及其制作方法 | |
| JP3098194B2 (ja) | 全開放形ｐ−ｎ接合部をガラスによりパッシベーションを施されたシリコン半導体ダイオードチップの製造方法 | |
| US3896478A (en) | Mesa type junction inverted and bonded to a heat sink | |
| CN1043173C (zh) | 以槽形外壳构件组构的半导体二极管及其封装方法 | |
| CN1890809A (zh) | 带有增强内连接金属化部的引线接合的半导体元件 | |
| CN110246820B (zh) | 半导体芯片和处理半导体芯片的方法 | |
| US4320571A (en) | Stencil mask process for high power, high speed controlled rectifiers | |
| JP2937774B2 (ja) | セラミック電子部品の製造方法 | |
| CN120302652A (zh) | 快恢复二极管的制作方法、快恢复二极管及电子设备 | |
| JP6578987B2 (ja) | パワーモジュール用基板の製造方法 | |
| TW408405B (en) | The structure of diode die with double glass blunt protection and its manufacture method | |
| JPH0567713A (ja) | 半導体装置の製造方法 | |
| KR860000507B1 (ko) | 봉지형 반도체 장치및 그 제조방법 | |
| CN121013356A (zh) | 快恢复二极管的制作方法、快恢复二极管及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140811 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |