JPH05335600A - ダイオード素子 - Google Patents

ダイオード素子

Info

Publication number
JPH05335600A
JPH05335600A JP16177392A JP16177392A JPH05335600A JP H05335600 A JPH05335600 A JP H05335600A JP 16177392 A JP16177392 A JP 16177392A JP 16177392 A JP16177392 A JP 16177392A JP H05335600 A JPH05335600 A JP H05335600A
Authority
JP
Japan
Prior art keywords
layer
oxide film
nickel
conductivity type
diode element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16177392A
Other languages
English (en)
Inventor
Shigenari Endo
重成 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16177392A priority Critical patent/JPH05335600A/ja
Publication of JPH05335600A publication Critical patent/JPH05335600A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ダイオード素子の表,裏面に形成されるメタ
ルメッキ層の剥がれを回避して、信頼性を改善する。 【構成】 N型半導体基板1の一方の面にはBCl3
不純物層(P+ 層3)を形成し、他方の面にはPOCl
3 の不純物層(N+ 層4)を有し、かつこのN+層4の
上にN型の半導体成長層5を形成し、この上にメタルシ
リサイド層6,メタルメッキ層7,8を形成する。この
半導体成長層5はAsが高濃度にドープされたエピタキ
シャル成長層或いはポリシリコン層で構成し、この半導
体成長層5によってN+ 層4とメタルメッキ層7との反
応が抑制され、黒化現象を防止してメタル剥がれを防止
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はダイオード素子に関し、
特に表裏面に形成される電極としてのメタルメッキ層の
剥がれを防止して信頼性を改善したダイオード素子に関
する。
【0002】
【従来の技術】従来、この種のダイオードは、図3にそ
の製造工程の断面図を示すように、先ず図3(a)のよ
うに、N- 型基板1の表裏面に熱酸化法により1μm程
度酸化膜を成長した後、裏面の酸化膜2のみを残し表面
を除去する。続いて、表面より1250℃程度で50Hr程度の
BCl3 を拡散し、厚さ40μm〜50μmのP+ 層3を形
成する。更に、図3(b)のように、再び熱酸化膜を形
成し、表面の酸化膜2のみを残して裏面全面を除去し、
その上で裏面に1250℃程度で5Hr程度のPOCl3 を拡
散し、厚さ20μm〜25μm程度のN+ 層4を形成する。
【0003】次に、図3(c)のように、酸化膜を全面
除去し、無電解メッキ法によりニッケルメッキを表,裏
面全体に同時に着け、その後にシンタリングを行ってニ
ッケルシリサイド層6を形成する。その後、余分なニッ
ケル層をエッチングにより除去した後、再び表,裏全面
にニッケルメッキ層7を着け、さらに電解メッキ法によ
り金メッキ層8を形成する。しかる後、ワイヤソウによ
り所望の大きさの個片に切断し、弗酸,硝酸の混合液に
より切断、側面をエッチングし、所定のパッケージに搭
載する。
【0004】
【発明が解決しようとする課題】上述した従来のダイオ
ード素子では、裏面N+ 層4を構成するPOCl3 の高
濃度層と、ニッケルメッキ層7が化学反応し、一般的に
黒化現象と呼ばれる物理的な変化を起こす。この変化は
時間の経過とともに一層激しくなり、シリコン表面とニ
ッケル面からメタル剥がれを発生させ、電気的特性の劣
化を生じるという問題がある。本発明の目的は、ダイオ
ード素子のメタル剥がれを回避して、信頼性を高めたダ
イオード素子を提供することにある。
【0005】
【課題を解決するための手段】本発明のダイオード素子
は、半導体基板の一方の面に拡散形成された一導電型の
不純物層と、他方の面に拡散形成された逆導電型の不純
物層と、この他方の面に形成された逆導電型の半導体成
長層とで構成される。例えば、N型半導体基板の一方の
面にはBCl3 の不純物層を形成し、他方の面にはPO
Cl3 の不純物層を有し、半導体成長層はAsが高濃度
にドープされたエピタキシャル成長層或いはポリシリコ
ン層で構成する。
【0006】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の第1実施例を製造工程順に示す断面
図である。先ず、図1(a)のように、N型基板半導体
基板1を1000℃程度の温度で加熱し、1μm程度の熱酸
化膜2を表,裏全面に形成する。そして裏面の酸化膜2
を残して表面の熱酸化膜を全面除去し、この表面から12
50℃程度で50HrぐらいのBCl3 拡散を行い厚さ40μm
〜50μmぐらいのP+ 層3を形成する。次いで、図1
(b)のように、再び熱酸化法により表,裏全面に酸化
膜2を形成し、裏面の酸化膜を全面除去した後1250℃程
度で5Hr程度のPOCl3 拡散を行い、厚さ20μm〜25
μmの高濃度のN+ 層4を形成する。
【0007】更に、図1(c)のように、このN+ 層4
上にAsのドープされた1×1019cm/□以上の濃度のエ
ピタキシャル層5を1μm〜2μm程度の厚さで成長す
る。その後、図1(d)のように、酸化膜を全面除去
し、無電解メッキ法によりニッケルメッキ層を表,裏全
面に形成し、かつシンタリングを行いニッケルシリサイ
ド層6を形成する。シリサイド層形成後は余分なニッケ
ルをエッチングにより除去し再び表・裏全面に1μm〜
2μm程度のニッケル層7を形成する。ニッケル層7の
形成後は電解メッキ法により2μm〜5μm程度の金メ
ッキ層8を形成する。
【0008】しかる後、ワイヤソウにより所望の大きさ
の個片に切断した後に、弗酸,硝酸の混合液にて10秒〜
15秒間エッチングし、流水中で洗浄した後アルコール置
換を行う。このようにして形成されたダイオード素子
は、裏面に設けたPOCl3 拡散のN+ 層4上に、高濃
度にドープされたAsによるエピタキシャル層5を有し
ていることにより、従来のような黒化現象の発生もな
く、黒化現象部からのメタル剥がれも防止され、良好な
電気的特性と、安定した歩留が維持されるという利点が
ある。
【0009】次に本発明による第2の実施例を図2の製
造工程断面図を用いて説明する。本実施例では図2
(a)及び(b)に示すように、裏面にPOCl3 拡散
のN+ 層4を形成する迄は第1実施例と同様に行うが、
その後に図2(c)のように、裏面にAsをドープした
ガラス層を被着させた上で、1000℃程度の温度で2μm
〜3μmになる迄、As押込を行いAs拡散層9を形成
する。以後、第1の実施例と同様に行ない、図2(d)
のダイオード素子を得る。この実施例においても、第1
実施例と同様の効果を得ることができるが、更に作業工
程が短縮でき、製造原価が低コストでできるという利点
がある。尚、第1実施例のエピタキシャル層、第2実施
例のAs押込層はポリシリコンの薄膜層で形成してもよ
い。
【0010】
【発明の効果】以上説明したように本発明は、ダイオー
ド素子の裏面にPOCl3 を拡散して形成したN+ 層上
に、高濃度にドープされたAsのエピタキシャル成長層
を設けているので、N+ 層をメッキ層が直接反応して生
じる従来のような黒化現象の発生もなく、黒化現象部か
らのメタル剥がれも防止され、良好な電気的特性と、安
定した歩留が維持されるという利点がある。又、エピタ
キシャル層に代えてAs拡散層を形成することで、作業
工程が短縮され、製造原価が低コストでできるという利
点がある。
【図面の簡単な説明】
【図1】本発明のダイオード素子の第1実施例を製造工
程順に示す断面図である。
【図2】本発明のダイオード素子の第2実施例の製造工
程順に示す断面図である。
【図3】従来のダイオード素子を製造工程順に示す断面
図である。
【符号の説明】
1 N型半導体基板 3 P+ 層 4 N+ 層 5 As高濃度エピタキシャル層 6 ニッケルシリサイド層 7 ニッケルメッキ層 8 金メッキ層 9 As拡散層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の一方の面に拡散形成された
    一導電型の不純物層と、他方の面に拡散形成された逆導
    電型の不純物層と、この他方の面に形成された逆導電型
    の半導体成長層とを備えるダイオード素子。
  2. 【請求項2】 半導体基板の一方の面にはBCl3 の不
    純物層を形成し、他方の面にはPOCl3 の不純物層を
    有し、半導体成長層はAsが高濃度にドープされたエピ
    タキシャル成長層或いはポリシリコン層である請求項1
    のダイオード素子。
JP16177392A 1992-05-29 1992-05-29 ダイオード素子 Pending JPH05335600A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16177392A JPH05335600A (ja) 1992-05-29 1992-05-29 ダイオード素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16177392A JPH05335600A (ja) 1992-05-29 1992-05-29 ダイオード素子

Publications (1)

Publication Number Publication Date
JPH05335600A true JPH05335600A (ja) 1993-12-17

Family

ID=15741633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16177392A Pending JPH05335600A (ja) 1992-05-29 1992-05-29 ダイオード素子

Country Status (1)

Country Link
JP (1) JPH05335600A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070288A (ja) * 1996-07-23 1998-03-10 Zowie Technol Corp 全開放形p−n接合部をガラスによりパッシベーションを施されたシリコン半導体ダイオードチップとその製造方法
US7368380B2 (en) 2003-06-09 2008-05-06 Fuji Electric Device Technology Co., Ltd. Method of manufacturing semiconductor device
US7800204B2 (en) 2008-07-31 2010-09-21 Mitsubishi Electric Corporation Semiconductor device and method of fabricating the same
US9035434B2 (en) 2009-06-04 2015-05-19 Mitsubishi Electric Corporation Semiconductor device having first and second portions with opposite conductivity type which contact an electrode

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070288A (ja) * 1996-07-23 1998-03-10 Zowie Technol Corp 全開放形p−n接合部をガラスによりパッシベーションを施されたシリコン半導体ダイオードチップとその製造方法
US7368380B2 (en) 2003-06-09 2008-05-06 Fuji Electric Device Technology Co., Ltd. Method of manufacturing semiconductor device
US7800204B2 (en) 2008-07-31 2010-09-21 Mitsubishi Electric Corporation Semiconductor device and method of fabricating the same
US8420496B2 (en) 2008-07-31 2013-04-16 Mitsubishi Electric Corporation Semiconductor device and method of fabricating the same
US9035434B2 (en) 2009-06-04 2015-05-19 Mitsubishi Electric Corporation Semiconductor device having first and second portions with opposite conductivity type which contact an electrode
US9786796B2 (en) 2009-06-04 2017-10-10 Mitsubishi Electric Corporation Semiconductor device having first and second layers with opposite conductivity types
US10749043B2 (en) 2009-06-04 2020-08-18 Mitsubishi Electric Corporation Semiconductor device including a trench structure

Similar Documents

Publication Publication Date Title
JPH051623B2 (ja)
JPS63193562A (ja) バイポ−ラトランジスタの製造方法
US4398344A (en) Method of manufacture of a schottky using platinum encapsulated between layers of palladium sintered into silicon surface
JP3127455B2 (ja) 半導体装置の製法
JPS5824007B2 (ja) 半導体装置の製造方法
JPH05335600A (ja) ダイオード素子
JPS6024074A (ja) ヒ化ガリウム半導体デバイスおよびその製造方法
US3486087A (en) Small capacity semiconductor diode
EP0303390B1 (en) Manufacture of diodes
JPH0645340A (ja) 半導体装置及びその製造方法
JP3786809B2 (ja) 太陽電池の製法
KR100600850B1 (ko) 효율이 향상된 박막 실리콘 태양전지 및 그의 제조방법
JP3219969B2 (ja) 発光ダイオードの製造方法
JPH06163952A (ja) 太陽電池素子
JPH06112527A (ja) 炭化ケイ素発光ダイオード装置とその製造方法
JP2553201B2 (ja) 受光素子の製造方法
JPS5938730B2 (ja) 半導体装置の製造方法
JPS6048097B2 (ja) 半導体装置の製造方法
JPS6298721A (ja) 3−V族化合物半導体へのZn固相拡散方法
GB2033149A (en) Semiconductor device
JPS6213033A (ja) 半導体装置の製造方法
JPH06232181A (ja) ショットキ接合型電界効果トランジスタの製法
JPH0147003B2 (ja)
JPS6080275A (ja) 半導体装置の製造方法
JPS5866367A (ja) 半導体整流装置及びその製造方法