JPH1070418A - Multistage cascode amplifier - Google Patents

Multistage cascode amplifier

Info

Publication number
JPH1070418A
JPH1070418A JP22474196A JP22474196A JPH1070418A JP H1070418 A JPH1070418 A JP H1070418A JP 22474196 A JP22474196 A JP 22474196A JP 22474196 A JP22474196 A JP 22474196A JP H1070418 A JPH1070418 A JP H1070418A
Authority
JP
Japan
Prior art keywords
transistor
base
level shift
cascode amplifier
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22474196A
Other languages
Japanese (ja)
Inventor
Akihiro Tawara
明宏 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Denki Electric Inc
Original Assignee
Hitachi Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Denshi KK filed Critical Hitachi Denshi KK
Priority to JP22474196A priority Critical patent/JPH1070418A/en
Publication of JPH1070418A publication Critical patent/JPH1070418A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 広帯域で高周波特性の良く、ばらつきが少な
く、低ノイズでモノリシックICに好適なレベルシフト
回路を有する多段カスコード増幅器得ることにある。 【解決手段】 同一チップ上に形成するPNPトランジ
スタを直流レベルシフト用の利得約1倍のベース接地と
し動作させ、さらに、ベース接地の入力から出力のコレ
クタへ比較的小さな容量のコンデンサを設け、直流から
中域まではベース接地が増幅とレベルシフトを受け持
ち、中域以上の高周波成分は前記コンデンサによってバ
イパスされ、広帯域に渡って安定で低ノイズのレベルシ
フト回路を実現する。
(57) [Problem] To provide a multi-stage cascode amplifier having a level shift circuit suitable for monolithic ICs with good high-frequency characteristics over a wide band, little variation, low noise, and low noise. SOLUTION: A PNP transistor formed on the same chip is operated as a grounded base having a gain of about 1 for direct current level shift, and a capacitor having a relatively small capacitance is provided from an input of a grounded base to an output collector. The grounded base is responsible for amplification and level shift from to the middle band, and high-frequency components above the middle band are bypassed by the capacitor, thereby realizing a stable and low-noise level shift circuit over a wide band.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は広帯域増幅器、特に
モノリシックICに好適な電圧レベルシフト回路に関す
るもので、オシロスコープ用増幅器、ハイビジョンビデ
オ信号増幅器等、広帯域直流増幅器に適したレベルシフ
ト回路をそなえた多段カスコード増幅器に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage level shift circuit suitable for a wideband amplifier, particularly a monolithic IC, and more particularly, to a multi-stage having a level shift circuit suitable for a wideband DC amplifier, such as an oscilloscope amplifier and a high definition video signal amplifier. The present invention relates to a cascode amplifier.

【0002】[0002]

【従来の技術】オシロスコープなど、直流から広帯域に
渡って増幅する回路としてカスコード差動増幅器が知ら
れており、このカスコード増幅器を多段接続した広帯域
直流差動多段カスコード増幅器の例を図8に示す。
2. Description of the Related Art A cascode differential amplifier is known as a circuit such as an oscilloscope for amplifying a wide range from a direct current to a wide band. FIG. 8 shows an example of a wide-band DC differential multi-stage cascode amplifier in which the cascode amplifiers are connected in multiple stages.

【0003】同図に、この増幅器は第1段目のカスコー
ド増幅器1aと、レベルシフト回路2、第2段目のカス
コード増幅器1bにより構成される。このような従来の
周知の広帯域直流差動増幅器において、カスコード増幅
器1aに着目すれば、同増幅器は、トランジスタペアQ
4、Q5のトランスコンダクタンス段とそのコレクタに
接続されたベース接地ペアトランジスタQ6、Q7によ
って構成される。
In FIG. 1, this amplifier comprises a first-stage cascode amplifier 1a, a level shift circuit 2, and a second-stage cascode amplifier 1b. Focusing on the cascode amplifier 1a in such a well-known conventional wideband DC differential amplifier, the amplifier is composed of a transistor pair Q
4, a transconductance stage of Q5 and a common-base pair transistor Q6, Q7 connected to its collector.

【0004】カスコード増幅器はすべてNPN形トラン
ジスタで構成するとトランスコンダクタンス段のトラン
ジスタQ4、Q5のVbc、ベース接地段のトランジス
タQ6、Q7のVceの分、直流電位が上昇する。
If all the cascode amplifiers are constituted by NPN transistors, the DC potential rises by Vbc of the transistors Q4 and Q5 in the transconductance stage and Vce of the transistors Q6 and Q7 in the common base stage.

【0005】カスコード増幅器を複数段接続して利得を
稼ぎたい場合、段数分電位が上昇するので、どこかでレ
ベルシフトを行い電位を下げる必要がある。
When it is desired to gain a gain by connecting a plurality of cascode amplifiers, the potential rises by the number of stages, so it is necessary to perform a level shift somewhere to lower the potential.

【0006】例えば、図8のカスコード増幅器1bのト
ランジスタQ10、Q11、Q12、Q13をPNPト
ランジスタに変えれば電位を下げることができるが、モ
ノリシックICでは一般に高ft(利得帯域幅積)のP
NPトランジスタを作りにくい。このため、通常は図8
に示すように、すべて、NPNトランジスタで構成す
る。
For example, the potential can be lowered by changing the transistors Q10, Q11, Q12, Q13 of the cascode amplifier 1b of FIG. 8 to PNP transistors. However, in a monolithic IC, generally, a high ft (gain bandwidth product) P
It is difficult to make NP transistors. For this reason, FIG.
As shown in (1), all are composed of NPN transistors.

【0007】図8の例では、同じ構成のトランジスタか
らなるカスコード増幅器を1a、1bの2段接続してお
り、段間の接続にエミッタフォロアQ1、Q2、ツェナ
ーダイードDz1、Dz2からなるレベルシフト回路2
を使って直流レベルを一端下げている。
In the example shown in FIG. 8, cascode amplifiers composed of transistors having the same configuration are connected in two stages 1a and 1b, and a level shift made up of emitter followers Q1 and Q2 and zener diodes Dz1 and Dz2 is connected between the stages. Circuit 2
Is used to temporarily lower the DC level.

【0008】図9はこのレベルシフト回路2の片方の極
性だけを抜き出し、示したものである。エミッタフォロ
アトランジスタQ1、Q2(図9においては図示せず)
のVbeとツェナーダイオードDz1の分だけ出力電位
を下げているが、ツェナーダイオードがノイズを発生し
やすいことやツェナー電圧がばらつく問題がある。
FIG. 9 shows only one polarity of the level shift circuit 2. Emitter follower transistors Q1, Q2 (not shown in FIG. 9)
Although the output potential is lowered by Vbe and the Zener diode Dz1, there is a problem that the Zener diode easily generates noise and the Zener voltage varies.

【0009】一方、ツェナーダイオードを用いずに抵抗
でレベルシフトする図10に示す周知の方法もある。同
図はレベルシフト回路2の片方の極性だけを抜き出し、
示したものである。抵抗R1に流れる電流でレベルシフ
ト電圧が決まるが、抵抗R1は次段回路や電流源I1の
インピーダンスの容量成分とでローパスフィルタを構成
し、広帯域特性を得難いため、モノリシックIC化に不
利な比較的大きい容量C1を並列に設ける必要がある。
On the other hand, there is a well-known method shown in FIG. 10 in which a level is shifted by a resistor without using a Zener diode. In the figure, only one polarity of the level shift circuit 2 is extracted,
It is shown. The level shift voltage is determined by the current flowing through the resistor R1, but the resistor R1 forms a low-pass filter with the next-stage circuit and the capacitive component of the impedance of the current source I1, and it is difficult to obtain a wide band characteristic. It is necessary to provide a large capacitor C1 in parallel.

【0010】[0010]

【発明が解決しようとする課題】カスコード増幅器を多
段接続した広帯域直流差動カスコード増幅器のレベルシ
フト回路において、 1.カスコード増幅器を構成するトランジスタにPNP
トランジスタを使用する方法では、レベルシフト回路を
必要としないが、高周波特性の良いトランジスタを作り
にくく、PNPトランジスタの性能がボトルネックにな
る。
SUMMARY OF THE INVENTION In a level shift circuit of a broadband DC differential cascode amplifier in which cascode amplifiers are connected in multiple stages: PNP is used for the transistor constituting the cascode amplifier.
Although a method using a transistor does not require a level shift circuit, it is difficult to produce a transistor having good high-frequency characteristics, and the performance of a PNP transistor becomes a bottleneck.

【0011】2.ツェナーダイオードを使用する方法で
はツェナーダイオードがノイズを発生しやすい点や、ツ
ェナー電圧がばらつきやすく本実施例のような平衡回路
で使用すると、ばらつきにより 電圧オフセットを生じ
る。
2. In the method using the Zener diode, the Zener diode is apt to generate noise, and the Zener voltage is apt to vary. If the Zener diode is used in a balanced circuit as in this embodiment, a voltage offset occurs due to the variation.

【0012】3.ツェナーダイオードに替え抵抗を用い
た従来例では、広帯域特性を得るために比較的大きい容
量素子、たとえば、容量値数μFの高容量セラミックコ
ンデンサや、タンタルコンデンサが必須で、チップコン
デンサでは実現不可能であり、モノリシックIC化に不
向きとなる。
3. In the conventional example using a resistor instead of a Zener diode, a relatively large capacitance element such as a high-capacity ceramic capacitor having a capacitance of several μF or a tantalum capacitor is indispensable in order to obtain broadband characteristics, and cannot be realized with a chip capacitor. Yes, it is not suitable for monolithic IC.

【0013】等、それぞれに欠点がある。Each has its own drawbacks.

【0014】本発明の目的は、モノリシックIC化に好
適で、広帯域で高周波特性の良く、ばらつきが少なく、
低ノイズで、例えば、オシロスコープ、ハイビジョンビ
デオ回路に好適な、広帯域直流差動用レベルシフト回路
を得ることにある。
An object of the present invention is to make a monolithic IC, which has a wide band, good high frequency characteristics, little variation,
An object of the present invention is to provide a wideband DC differential level shift circuit having low noise and suitable for, for example, an oscilloscope or a high-definition video circuit.

【0015】[0015]

【課題を解決するための手段】本発明は上記の目的を達
成するため、多段カスコード増幅器において、同一チッ
プ上に形成するPNPトランジスタを直流レベルシフト
用の(例えば、利得1倍)ベース接地とし動作させ、さ
らに該ベース接地トランジスタの入力から、出力のコレ
クタへ比較的小さな容量のコンデンサを設けたものであ
る。
According to the present invention, in order to achieve the above object, in a multistage cascode amplifier, a PNP transistor formed on the same chip is operated with a base ground for direct current level shift (for example, a gain of 1). And a relatively small-capacitance capacitor is provided from the input of the common-base transistor to the output collector.

【0016】その結果、直流から中域まではベース接地
トランジスタが増幅とレベルシフトを受け持ち、中域以
上の高周波成分はコンデンサによってバイパスされ、結
果的に広帯域に渡って安定なレベルシフト回路を実現で
きる。
As a result, the base-grounded transistor is responsible for amplification and level shift from DC to the middle band, and high-frequency components above the middle band are bypassed by the capacitor. As a result, a stable level shift circuit can be realized over a wide band. .

【0017】[0017]

【発明の実施の形態】以下この発明の一実施例を図面を
用いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0018】図1はこの多段カスコード増幅器のレベル
シフト回路の片方の極性だけを抜き出し示したものであ
る。
FIG. 1 shows only one polarity of the level shift circuit of the multi-stage cascode amplifier.

【0019】Q20はエミッタフォロアトランジスタ、
Q21はPNPトランジスタである。トランジスタQ2
1はベルシフト用のベース接地トランジスタで、トラン
ジスタQ23は次段とのバッファためのエミッタフォロ
アを構成する。
Q20 is an emitter follower transistor,
Q21 is a PNP transistor. Transistor Q2
Reference numeral 1 denotes a bell-shifted common base transistor, and a transistor Q23 forms an emitter follower for a buffer with the next stage.

【0020】トランジスタQ21はベースを第1の既定
電位Vb2に接続し、コレクタに接続した抵抗R2は第
2の既定電位V−に接続される。
The transistor Q21 has its base connected to the first predetermined potential Vb2, and the resistor R2 connected to the collector is connected to the second predetermined potential V-.

【0021】さらに、Cは高周波信号を素通りさせるた
めのコンデンサで、比較的小さな容量、例えば、容量値
数5pF、チップサイズ2μm×2μmのコンデンサで
ある。ベース接地トランジスタQ21の利得は抵抗R1
とR2で決まり、この場合、例えば、 R1+re=R2 に選び利得1倍に設定する。
Further, C is a capacitor for passing a high-frequency signal, and is a capacitor having a relatively small capacitance, for example, a capacitance value of 5 pF and a chip size of 2 μm × 2 μm. The gain of the common base transistor Q21 is the resistance of the resistor R1.
And R2. In this case, for example, R1 + re = R2 is selected and set to a gain of 1.

【0022】ここで、reはトランジスタ21のエミッ
タ動抵抗である。
Here, re is the emitter dynamic resistance of the transistor 21.

【0023】また、レベルシフト後の電圧Vb3はトラ
ンジスタQ20のベース電位Vb1とトランジスタQ2
1のベース電位Vb2と抵抗R1、R2で決まり、 Vb3=(Vb1−Vb2−(Vbe1+Vbe2))
R2/R1+V となる。
The voltage Vb3 after the level shift is equal to the base potential Vb1 of the transistor Q20 and the transistor Q2.
Vb3 = (Vb1−Vb2− (Vbe1 + Vbe2)) determined by the base potential Vb2 of 1 and the resistors R1 and R2.
R2 / R1 + V.

【0024】ここで、コンデンサの容量Cがない場合を
考えてみると、高周波の通過帯域はベース接地のPNP
トランジスタQ21の利得帯域幅積ftで決まるため、
前述したようにプロセス上の制約で高ftのPNPトラ
ンジスタは作りにくく広帯域化は望めない。ところが、
容量素子(コンデンサ)Cを追加することによってこの
欠点をカバーすることができる。この容量素子を設ける
ことにより図4に示すように周波数特性は点線で示す特
性aと一点鎖線で示す特性bの合成特性として実線cの
ようになる。
Considering the case where there is no capacitance C of the capacitor, the high-frequency pass band is
Since it is determined by the gain bandwidth product ft of the transistor Q21,
As described above, it is difficult to make a high ft PNP transistor due to process restrictions, and it is not possible to expect a wide band. However,
This disadvantage can be covered by adding a capacitance element (capacitor) C. By providing this capacitive element, the frequency characteristic becomes a solid line c as a composite characteristic of the characteristic a shown by the dotted line and the characteristic b shown by the one-dot chain line as shown in FIG.

【0025】低域の特性aは図2に示す等価回路にな
り、ベース接地トランジスタのコレクタのインピーダン
スがコンデンサCと抵抗R2となりカットオフ周波数は
1/2πC・R2となる。
The characteristic a in the low frequency band becomes an equivalent circuit shown in FIG. 2, and the impedance of the collector of the common base transistor becomes the capacitor C and the resistor R2, and the cutoff frequency becomes 1 / 2πC · R2.

【0026】また、高域の特性は図3の等価回路のよう
になり、容量Cと抵抗R2で構成された同じくカットオ
フ周波数1/2πC・R2の高域通過フィルタ特性とな
り、高周波ではベース接地はほとんど影響しなくなる。
The characteristics in the high frequency band are as shown in the equivalent circuit of FIG. 3, which is a high-pass filter characteristic having the same cutoff frequency of 1 / 2πC · R2 composed of the capacitor C and the resistor R2. Has almost no effect.

【0027】図5は本発明を実施した、直流から広帯域
に渡って入力信号を増幅する広帯域多段カスコード増幅
器の回路図示す。このような広帯域多段カスコード増幅
器は、例えば、オシロスコープなどに使用される。
FIG. 5 is a circuit diagram of a wideband multistage cascode amplifier for amplifying an input signal from DC to wideband, embodying the present invention. Such a wideband multistage cascode amplifier is used for, for example, an oscilloscope.

【0028】同図において、図8と同一物には同じ符号
を付す。
In the figure, the same components as those in FIG. 8 are denoted by the same reference numerals.

【0029】この増幅器は第1段目のカスコード増幅器
1aと、レベルシフト回路3、第2段目のカスコード増
幅器1bにより構成される。
This amplifier comprises a first-stage cascode amplifier 1a, a level shift circuit 3, and a second-stage cascode amplifier 1b.

【0030】次にこの動作を説明する。Next, this operation will be described.

【0031】第1段目カスコード増幅器1aのトランジ
スタQ6、Q7はレベルシフト回路3に入力する。トラ
ンジスタQ20、Q24に入力した差動信号は増幅(た
だし、利得1倍)され、そのエミッタ出力は抵抗R1、
R4を介してトランジスタQ21、Q25のエミッタに
入力し、入力信号の低域成分はコレクタに出力する。こ
のとき高域成分はコンデンサC2、C3を通過し、トラ
ンジスタQ23、Q26のベースに入力する。このトラ
ンジスタQ23、Q26のエミッタ出力は次段のカスコ
ード増幅器1bのトランジスタQ10、Q11のベース
に出力される。
The transistors Q 6 and Q 7 of the first-stage cascode amplifier 1 a are input to the level shift circuit 3. The differential signal input to the transistors Q20 and Q24 is amplified (however, the gain is 1), and its emitter output is connected to a resistor R1,
The signal is input to the emitters of the transistors Q21 and Q25 via R4, and the low-frequency component of the input signal is output to the collector. At this time, the high frequency component passes through the capacitors C2 and C3 and is input to the bases of the transistors Q23 and Q26. The emitter outputs of the transistors Q23 and Q26 are output to the bases of the transistors Q10 and Q11 of the cascode amplifier 1b at the next stage.

【0032】次に、本発明の広帯域直流差動増幅器をデ
ジタルオシロスコープに実施した例を図6、図7を用い
て説明する。
Next, an example in which the wideband DC differential amplifier of the present invention is applied to a digital oscilloscope will be described with reference to FIGS.

【0033】図6は本発明のカスコード増幅回路をデジ
タルオシロスコープのA/D変換器の前記増幅器に使用
した例である。
FIG. 6 shows an example in which the cascode amplifying circuit of the present invention is used for the amplifier of the A / D converter of the digital oscilloscope.

【0034】同図において、4は被観測信号の入力端
子、5はバッファアンプを含む第1アッテネータ、6は
第2アッテネータでこの第2アッテネータは先に説明し
たカスコード増幅器1aに対応するもので、図7にその
詳細回路図を示す。12はA/D変換回路、13はメモ
リ、14はLCD、CRTまたはEL等の表示器を含む
表示回路、15はトリガ回路、16はタイムべース回
路、17はCPUである。その他の符号は図5と同一物
を示す。なお、A/D変換器12、トリガ回路15以下
の構成は周知のデジタルオシロスコープと同一であるた
め、ここでの説明は省略する。
In the figure, reference numeral 4 denotes an input terminal of a signal to be observed, 5 denotes a first attenuator including a buffer amplifier, 6 denotes a second attenuator, and the second attenuator corresponds to the cascode amplifier 1a described above. FIG. 7 shows a detailed circuit diagram thereof. 12 is an A / D conversion circuit, 13 is a memory, 14 is a display circuit including a display such as LCD, CRT or EL, 15 is a trigger circuit, 16 is a time base circuit, and 17 is a CPU. Other symbols indicate the same components as those in FIG. The configurations of the A / D converter 12 and the trigger circuit 15 and below are the same as those of a well-known digital oscilloscope, and a description thereof will be omitted.

【0035】次にこの動作を説明する。Next, this operation will be described.

【0036】入力端子4に入力した被観測信号は、図示
しないバッファアンプを含む第1アッテネータ回路5で
粗い間隔の減衰比で減衰される。次に、被観測信号をさ
らに小さな間隔の減衰比で減衰比を設定するため、第2
アッテネータ回路6を用いる。このように、オシロスコ
ープの入力回路は、入力部インピーダンス変換回路の前
段に設けた高インピーダンス系の第1アッテネータ回路
5と、インピーダンス変換回路以降に設けた第2アッテ
ネータ回路6に分けており、それらの減衰比率の組み合
わせで例えば40mVから40Vフルスケールといった
広範囲の信号を扱えるようになっている。第1アッテネ
ータ回路5は扱う信号の電圧が高く、高耐圧であるため
リレーなどメカニカルスイッチを使うのが一般的であ
る。その減衰比は例えば1:1/10:1/100であ
る。一方、第2アッテネータ回路6はインピーダンスも
低く、扱う電圧も低いので図7の例に示すようにトラン
ジスタなどによって電子スイッチ化されている。つぎに
この動作を説明する。
The signal to be observed input to the input terminal 4 is attenuated by a first attenuator circuit 5 including a buffer amplifier (not shown) at an attenuation ratio of coarse intervals. Next, in order to set the attenuation ratio of the observed signal with the attenuation ratio at a smaller interval, the second
An attenuator circuit 6 is used. As described above, the input circuit of the oscilloscope is divided into the high-impedance first attenuator circuit 5 provided before the input section impedance conversion circuit and the second attenuator circuit 6 provided after the impedance conversion circuit. A wide range of signals such as 40 mV to 40 V full scale can be handled by a combination of attenuation ratios. The first attenuator circuit 5 generally uses a mechanical switch such as a relay because the voltage of a signal to be handled is high and the withstand voltage is high. The attenuation ratio is, for example, 1: 1/10: 1/100. On the other hand, since the second attenuator circuit 6 has low impedance and low handling voltage, it is electronically switched by a transistor or the like as shown in the example of FIG. Next, this operation will be described.

【0037】第2アッテネータ6の入力信号はトランス
コンダクタンス段トランジスタQ68/Q69で電流に
変換する。この電流は、ベース接地対トランジスタQ6
3/Q67、Q62/Q65、Q61/Q64のいずれ
かのベース電位を高く上げることによりONとなったコ
レクタ間につながる抵抗R11からR16に流れる。こ
の抵抗を流れる電流の和によって、レベルシフト回路3
のトランジスタQ20/Q24間に発生する電圧を制御
するようにしている。
The input signal of the second attenuator 6 is converted into a current by the transconductance stage transistors Q68 / Q69. This current is applied to the common base versus transistor Q6.
By raising the base potential of any of 3 / Q67, Q62 / Q65, and Q61 / Q64, the current flows through the resistors R11 to R16 connected between the collectors that are turned ON. The level shift circuit 3 is determined by the sum of the currents flowing through the resistors.
Is controlled between the transistors Q20 and Q24.

【0038】例えば、本例では、 (1)制御電圧源VLAを5V、VLBを0V、VLC
を0Vに設定したときは利得Avは最大となり、 Av=Vc/VIN =(R11+R12+R13+R14+R15+R1
6)/(R5+R6+2re)=400/(39+r
e)となる。
For example, in this example, (1) the control voltage source VLA is 5 V, VLB is 0 V, VLC
Is set to 0 V, the gain Av becomes maximum, and Av = Vc / VIN = (R11 + R12 + R13 + R14 + R15 + R1
6) / (R5 + R6 + 2re) = 400 / (39 + r)
e).

【0039】(2)制御電圧源VLAを0V、VLBを
5V、VLCを0Vに設定したときは利得Avは中間と
なり、 Av=Vc/VIN =(R12+R13+R14+R15)/(R5+R6+2re) =200/(39+re)となる。
(2) When the control voltage source VLA is set to 0V, VLB is set to 5V, and VLC is set to 0V, the gain Av is intermediate, and Av = Vc / VIN = (R12 + R13 + R14 + R15) / (R5 + R6 + 2re) = 200 / (39 + re) Becomes

【0040】(3)制御電圧源VLAを0V、VLBを
0V、VLCを5Vに設定したときは利得Avは最小と
なり、 Av=Vc/VIN=(R13+R14)/(R5+R6+2re) =100/(39+re)となる。
(3) When the control voltage source VLA is set to 0 V, VLB is set to 0 V, and VLC is set to 5 V, the gain Av becomes minimum, and Av = Vc / VIN = (R13 + R14) / (R5 + R6 + 2re) = 100 / (39 + re) Becomes

【0041】この様に、最大時の利得を1とすると順に
減衰する比率1:(1/2):(1/4)のアッテネー
タを実現できる。この第2アッテネータ回路6の出力電
圧は次段の本発明によるレベルシフト回路3のエミッタ
フォロアQ20/Q24及び次段の増幅回路Q21、Q
23、Q25、Q26でを経て、カスコード増幅器1b
に伝達される。
As described above, an attenuator having a ratio of 1: (1/2) :( 1/4) that attenuates sequentially when the maximum gain is 1 can be realized. The output voltage of the second attenuator circuit 6 is applied to the emitter follower Q20 / Q24 of the level shift circuit 3 of the next stage and the amplifier circuits Q21 and Q2 of the next stage.
23, Q25, Q26, cascode amplifier 1b
Is transmitted to

【0042】以下、この出力は周知のデジタルオシロス
コープの回路を経由して、表示回路14の図示しない表
示器に入力信号の波形が表示される。本実施の形態によ
る表示波形は、回路内のノイズが少なく、オフセットの
ずれも少ないため、高品位のものとなる。また、形状を
小型化することも可能なため、ポータブルタイプのデジ
タルオシロスコープに実施することにより、より大きな
効果を発揮する。
Hereinafter, this output is passed through a well-known digital oscilloscope circuit, and the waveform of the input signal is displayed on a display (not shown) of the display circuit 14. The display waveform according to the present embodiment has high quality because there is little noise in the circuit and there is little offset shift. In addition, since the shape can be reduced, a larger effect can be obtained by implementing the invention on a portable digital oscilloscope.

【0043】[0043]

【発明の効果】このように、本発明によれば、その高周
波特性はベース接地に依存しないため、PNPトランジ
スタの利得帯域幅積ftの制約はなく、容量Cと抵抗R
2を適当に選ぶことで簡単に広帯域な周波数特性をもつ
レベルシフト回路を実現し、高性能な多段カスコード増
幅器を提供することができる。
As described above, according to the present invention, since the high-frequency characteristics do not depend on the common base, there is no restriction on the gain bandwidth product ft of the PNP transistor, and the capacitance C and the resistance R
By appropriately selecting 2, a level shift circuit having a wideband frequency characteristic can be easily realized, and a high-performance multistage cascode amplifier can be provided.

【0044】また、コンデンサはカットオフ周波数の選
び方を最適化するとチップ上に形成可能な数pFの容量
でも可能となるのでモノリシックIC化にも適してい
る。このため、回路を小型化できる。
Further, the capacitor is suitable for a monolithic IC, since a capacitor having a capacity of several pF that can be formed on a chip can be obtained by optimizing a method of selecting a cutoff frequency. Therefore, the circuit can be downsized.

【0045】また、このレベルシフト回路はツェナーダ
イオードを使用しないため、ノイズの発生は少なく、シ
フト電圧もベース接地のベース電圧と同一チップ上では
ばらつきが小さいベース−エミッタ電圧Vbeで決まる
ため安定にでき、平衡回路に使用してもオフセットのず
れる量も少なくすることができる。
Further, since this level shift circuit does not use a Zener diode, the generation of noise is small, and the shift voltage is determined by the base-emitter voltage Vbe having a small variation on the same chip as the base voltage of the common base, so that the level shift circuit can be stabilized. Even when used in a balanced circuit, the amount of offset deviation can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多段カスコード増幅器のレベルシフト
回路の実施例の回路図。
FIG. 1 is a circuit diagram of an embodiment of a level shift circuit of a multi-stage cascode amplifier according to the present invention.

【図2】本発明の実施例の低域動作を示す等価回路図。FIG. 2 is an equivalent circuit diagram showing a low-frequency operation of the embodiment of the present invention.

【図3】本発明の実施例の高域動作を示す等価回路図。FIG. 3 is an equivalent circuit diagram showing a high-frequency operation according to the embodiment of the present invention.

【図4】本発明の実施例の周波数特性図。FIG. 4 is a frequency characteristic diagram of the embodiment of the present invention.

【図5】本発明の多段カスコード増幅器の実施例の回路
図。
FIG. 5 is a circuit diagram of an embodiment of the multistage cascode amplifier of the present invention.

【図6】本発明のオシロスコープにおける実施例のブロ
ック図。
FIG. 6 is a block diagram of an oscilloscope according to an embodiment of the present invention.

【図7】本発明のオシロスコープにおける実施例の回路
ブロック図。
FIG. 7 is a circuit block diagram of an oscilloscope according to an embodiment of the present invention.

【図8】多段カスコード増幅器の従来例技術を示す回路
図。
FIG. 8 is a circuit diagram showing a conventional example of a multistage cascode amplifier.

【図9】従来例技術の多段カスコード増幅器のレベルシ
フト回路の回路図。
FIG. 9 is a circuit diagram of a level shift circuit of a conventional multistage cascode amplifier.

【図10】従来例技術の多段カスコード増幅器のレベル
シフト回路の回路図。
FIG. 10 is a circuit diagram of a level shift circuit of a conventional multistage cascode amplifier.

【符号の説明】[Explanation of symbols]

1a、1b:カスコード増幅器、2:レベルシフト回
路、Q1〜Q26:トランジスタ、R1〜R16、R
s:抵抗、C:コンデンサ、4:入力端子、5:第1ア
ッテネータ回路、6:第2アッテネータ回路、12:A
/D変換器、13:メモリ、14:表示回路、15:ト
リガ回路、16:タイムベース回路、17:CPU
1a, 1b: cascode amplifier, 2: level shift circuit, Q1 to Q26: transistor, R1 to R16, R
s: resistance, C: capacitor, 4: input terminal, 5: first attenuator circuit, 6: second attenuator circuit, 12: A
/ D converter, 13: memory, 14: display circuit, 15: trigger circuit, 16: time base circuit, 17: CPU

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 PNPトランジスタを直流レベルシフト
用のベース接地とし動作させ、さらに該ベース接地トラ
ンジスタの入力から出力のコレクタへ容量素子を設け、
直流から中域までは前記PNPベース接地トランジスタ
が増幅とレベルシフトを受け持ち、中域以上の高周波成
分は前記容量素子によってバイパスすることを特徴とす
るレベルシフト回路を有する多段カスコード増幅器。
1. A PNP transistor is operated as a grounded base for DC level shift, and a capacitance element is provided from an input to an output collector of the grounded base transistor.
A multi-stage cascode amplifier having a level shift circuit, wherein the PNP base-grounded transistor is responsible for amplification and level shift from a direct current to a middle range, and high-frequency components above the middle range are bypassed by the capacitive element.
【請求項2】 ベースを第1の既定電位に接続し、コレ
クタを出力端子としたベース接地トランジスタと、一方
の端子を入力端子とし、他方の端子を前記ベース接地ト
ランジスタのエミッタに接続した抵抗と、一方の端子を
第2の既定電位に接続し、他方の端子を前記ベース接地
トランジスタのコレクタに接続した抵抗と、前記入力端
子から前記出力端子へ接続したコンデンサで構成したレ
ベルシフト回路を有することを特徴とする多段カスコー
ド増幅器。
2. A base-grounded transistor having a base connected to a first predetermined potential and a collector serving as an output terminal, and a resistor having one terminal serving as an input terminal and the other terminal connected to the emitter of the base-grounded transistor. A level shift circuit including a resistor having one terminal connected to the second predetermined potential, the other terminal connected to the collector of the common base transistor, and a capacitor connected from the input terminal to the output terminal. A multi-stage cascode amplifier.
【請求項3】 請求範囲2項に記載のレベルシフト回路
において、前記ベース接地トランジスタの入力端子にエ
ミッタを接続し、ベースを入力端子とするエミッタフォ
ロアバッファトランジスタを設けたレベルシフト回路を
有することを特徴とする多段カスコード増幅器。
3. The level shift circuit according to claim 2, further comprising an emitter follower buffer transistor having an emitter connected to an input terminal of said common base transistor and having a base as an input terminal. Features a multi-stage cascode amplifier.
【請求項4】 前段カスコード増幅器の出力信号をベー
ス入力とし、コレクタを既定電位に接続し、エミッタを
出力とするエミッタフォロアバッファトランジスタと、 ベースを既定電位に接続し、コレクタを出力端子とした
ベース接地トランジスタと、該ベース接地トランジスタ
のエミッタと前記エミッタフォロアトランジスタの間に
接続された抵抗と、一方の端子を既定電位に接続し、他
方の端子を前記ベース接地トランジスタのコレクタに接
続した抵抗と、前記エミッタフォロアバッファトランジ
スタのエミッタ出力端子と前記ベース接地トランジスタ
のコレクタ出力端の間に接続したコンデンサで構成した
レベルシフト回路と、次段の多段カスコード増幅器より
成ることを特徴とする多段カスコード増幅器。
4. An emitter follower buffer transistor having an output signal of a preceding cascode amplifier as a base input, a collector connected to a predetermined potential, and an emitter as an output, and a base having a base connected to a predetermined potential and a collector as an output terminal. A ground transistor, a resistor connected between the emitter of the common base transistor and the emitter follower transistor, a resistor having one terminal connected to a predetermined potential and the other terminal connected to the collector of the common base transistor, A multi-stage cascode amplifier comprising: a level shift circuit including a capacitor connected between an emitter output terminal of the emitter follower buffer transistor and a collector output terminal of the common base transistor;
【請求項5】 請求項4の前段多段カスコード増幅器は
アッテネータ−回路を従属接続して成ることを特徴とす
るオシロスコープ用多段カスコード増幅器。
5. The multistage cascode amplifier for an oscilloscope according to claim 4, wherein the multistage cascode amplifier of the preceding stage is formed by cascading attenuator circuits.
JP22474196A 1996-08-27 1996-08-27 Multistage cascode amplifier Pending JPH1070418A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22474196A JPH1070418A (en) 1996-08-27 1996-08-27 Multistage cascode amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22474196A JPH1070418A (en) 1996-08-27 1996-08-27 Multistage cascode amplifier

Publications (1)

Publication Number Publication Date
JPH1070418A true JPH1070418A (en) 1998-03-10

Family

ID=16818519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22474196A Pending JPH1070418A (en) 1996-08-27 1996-08-27 Multistage cascode amplifier

Country Status (1)

Country Link
JP (1) JPH1070418A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184628A (en) * 2003-12-22 2005-07-07 Yokogawa Electric Corp Input circuit
JP2006311542A (en) * 2005-04-29 2006-11-09 Tektronix Inc Multi-band amplifier circuit, digitizing method and measuring instrument
JP2011097638A (en) * 2006-02-27 2011-05-12 Mitsubishi Electric Corp Variable gain amplifier
JP2012249206A (en) * 2011-05-31 2012-12-13 Onkyo Corp Amplification circuit
JP6336217B1 (en) * 2017-03-02 2018-06-06 三菱電機株式会社 Polyphase filter
US10531655B2 (en) 2011-12-02 2020-01-14 The Regents Of The University Of California Reperfusion protection solution and uses thereof
JP2021082983A (en) * 2019-11-21 2021-05-27 住友電気工業株式会社 Transimpedance amplifier

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184628A (en) * 2003-12-22 2005-07-07 Yokogawa Electric Corp Input circuit
JP2006311542A (en) * 2005-04-29 2006-11-09 Tektronix Inc Multi-band amplifier circuit, digitizing method and measuring instrument
JP2011097638A (en) * 2006-02-27 2011-05-12 Mitsubishi Electric Corp Variable gain amplifier
JP2013236410A (en) * 2006-02-27 2013-11-21 Mitsubishi Electric Corp Variable gain amplifier
JP2012249206A (en) * 2011-05-31 2012-12-13 Onkyo Corp Amplification circuit
US10531655B2 (en) 2011-12-02 2020-01-14 The Regents Of The University Of California Reperfusion protection solution and uses thereof
JP6336217B1 (en) * 2017-03-02 2018-06-06 三菱電機株式会社 Polyphase filter
WO2018158902A1 (en) * 2017-03-02 2018-09-07 三菱電機株式会社 Polyphase filter
US10763826B2 (en) 2017-03-02 2020-09-01 Mitsubishi Electric Corporation Polyphase filter
JP2021082983A (en) * 2019-11-21 2021-05-27 住友電気工業株式会社 Transimpedance amplifier

Similar Documents

Publication Publication Date Title
US5148121A (en) Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit
JPH1070418A (en) Multistage cascode amplifier
US5389894A (en) Power amplifier having high output voltage swing and high output drive current
JPS5823011B2 (en) differential amplifier
JP2000013159A (en) Amplifier circuit
JPH01157107A (en) Audio amplifying circuit
JPH06260855A (en) Multistage direct-coupled amplifier circuit
US5705952A (en) Operational amplifier circuit
JPS5840370B2 (en) Zoufuku Cairo
JPH0227807A (en) Electronic circuit
JP3285159B2 (en) Gilbert amplifier circuit
JP3455063B2 (en) Variable gain amplifier
JP3308596B2 (en) Differential amplifier and filter using the same
JPS6330012A (en) Differential amplifier circuit
JP4221131B2 (en) Variable gain amplifier circuit
JP3178614B2 (en) Amplifier circuit
JP3141899B2 (en) Multistage amplifier
JP3382107B2 (en) Tuner
JPH04180405A (en) Filter circuit
JPH06112744A (en) Gain control amplifier
JPH1038928A (en) Attenuation circuit for oscilloscope
JPH07154168A (en) Buffer circuit
JPH1197976A (en) Low-pass filter
JPH0313004A (en) Amplifier
JPH1155049A (en) Current control circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040329