JPH1070525A - タイミング再生回路 - Google Patents

Abstract

(57)【要約】 【課題】 ジッタが低減された同期信号を再生する。 【解決手段】 外部同期信号１０が入力されると、周期
カウンタ３００はその周期を測定し、平均値計算回路４
００でその平均を計算し平均周期４０１を得る。信号発
生器５００はそれを周期とした同期再生信号２０を生成
することによりジッタを相殺し低減する。平均周期４０
１より予想される次の外部同期信号１０が到来する時刻
の前後一定時間だけアクティブとなるリセットマスク信
号５０１を出力し、ジッタが小さい時はマスク回路２０
０により外部同期信号をマスクし、ジッタが一定値以上
になると信号発生器５００にリセットをかけることによ
り、ジッタが大きな時でも安定して動作する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、タイミング再生回
路に関し、特に、伝送上などの理由により同期信号の周
期のばらつきであるジッタが大きくなった同期信号か
ら、ジッタの小さい同期信号を再生するタイミング再生
回路に関する。

【０００２】

【従来の技術】従来、この種のタイミング再生回路は、
主にディジタル通信の分野において、送信側と受信側で
各種のタイミングを合わせて動作させるためのフレーム
同期信号の再生などに用いられている。

【０００３】例えば、特開平１−１４４７３８号公報に
は、ディジタルデータに付された同期信号を検出し、検
出同期信号間でビットクロック数を計数し、その計数値
に基づいて到来すべき同期信号の検出時刻の前後に所定
数のビットクロックに相当する検出窓を形成するウイン
ドウ形成回路と、前記検出窓内に検出同期信号が存在す
る場合には検出同期信号と所定の位相関係にある保護同
期信号を出力し、検出窓内に検出同期信号が存在しない
場合には検出窓のほぼ中央に存在するものと仮定して前
記保護同期信号を出力する保護同期発生回路と、前記検
出同期信号が一定時間を越えて検出窓内に存在しない場
合に次の検出同期信号に合わせて検出窓の位置を変更す
るウインドウリセット回路とによって、ジッタをできる
だけ抑えた保護同期信号を発生する技術が記載されてい
る。

【０００４】

【発明が解決しようとする課題】上述した従来のタイミ
ング再生回路では下記のような問題点があった。 （１）ジッタがある程度以上大きいと、入力される同期
信号のパルスが検出窓の範囲内に納まらないことが多く
なり、安定な動作が行えない。 （２）タイミング再生回路の動作を安定させるため、検
出窓の範囲を広げると、出力される再生同期信号のジッ
タが大きくなる。 （３）同期信号の周期を固定値のカウンタで作成してい
るため、入力される外部同期信号の周期があらかじめ判
っていなければならない。

【０００５】本発明の目的は、伝送上、あるいはその他
の何らかの理由によって、ジッタが大きくなった外部同
期信号（例えば、ＡＴＭ回線を用いて、ＡＴＭのセルに
のせて伝送したフレーム同期信号など）、特にその中で
もＰＬＬの適用が困難な程度にジッタが大きくなった外
部同期信号から、ジッタの小さい同期信号を安定して得
るためのタイミング再生回路を提供することである。

【０００６】

【課題を解決するための手段】上述した課題を解決する
ため、本発明のタイミング再生回路は、順次入力される
外部同期信号の入力周期を測定し、周期測定値として出
力する周期測定手段と、前記周期測定値を入力し、その
平均値を計算し平均周期として出力する平均値計算手段
と、前記平均値計算手段が出力する平均周期から次に前
記外部同期信号が到来するタイミングを予想して、その
タイミングの前後一定時間だけアクティブとなるリセッ
トマスク信号と、前記平均周期を周期とする再生同期信
号とを出力する信号発生手段と、前記リセットマスク信
号がアクティブでないときには前記外部同期信号に同期
した信号を、前記信号発生手段における再生同期信号を
出力するためのカウント値をリセットするリセット信号
として出力し、前記リセットマスク信号がアクティブな
ときには前記外部同期信号をマスクするマスク手段とを
有する。

【０００７】本発明は、周期測定手段が外部同期信号の
入力周期を測定し、その周期測定値の複数個の平均値で
ある平均周期を平均値計算回路で求め、その平均周期で
外部同期信号を出力するので、外部周期信号のジッタが
相殺され、ジッタが低減した再生同期信号が得られる。

【０００８】また、上記のリセットマスク信号が平均周
期で出力されるので、通常はマスク手段により外部同期
信号がマスクされるが、マスク手段でマスクされないよ
うな外部同期信号と再生同期信号の同期が大きく外れた
ときだけ同期が取り直される、このため外部同期信号の
ジッタが大きな場合でも安定して再生同期信号が得られ
る。また、ＰＬＬ回路のようにフィードバックを行って
いないので、外部同期信号のジッタが大きな場合でもロ
ックがかからないなどの問題がなく、キャプチャレンジ
やロックレンジによる制限を受けない。また、外部同期
信号の周期があらかじめ判っていない場合でも再生同期
信号を生成できる。

【０００９】さらに、信号発生回路は外部から与えられ
るリセット信号に同期して動作するため、外部同期信号
をリセット信号として信号発生器に与えることにより外
部周期信号と再生同期信号を同期させることができる。

【００１０】また、本発明の実施態様によれば、前記平
均値計算手段が、平均をとる周期の数をＮとしたとき
に、前記外部同期信号のパルスが１つ入力される毎に、
それまでのＮ周期についての平均値を計算する。

【００１１】また、本発明の他の実施態様によれば、前
記平均値計算手段が、平均をとる周期の数をＮとしたと
きに、１周期前のＮ周期積算値を一時的に保持した後、
前記外部同期信号に同期して、その値を前Ｎ周期積算値
として出力するレジスタと、前記周期測定値を入力しＮ
周期分遅延させ、Ｎ周期遅延値として出力するＮ段遅延
回路と、前記周期測定値と前記前Ｎ周期積算値を加算
し、前記Ｎ＋１周期積算値として出力する加算器と、前
記加算器が出力したＮ＋１周期積算値から、前記Ｎ周期
遅延値を減算し、前記Ｎ周期積算値として出力する減算
器と、前記減算器が出力したＮ周期積算値を、平均をと
る周期の数Ｎで除算し、得られた値を前記平均周期とし
て出力するＮ除算器とで構成される。

【００１２】また、本発明の他の実施態様によれば、前
記平均値計算手段が、平均をとる周期の数をＮとしたと
きに、前記外部同期信号のＮ周期毎に、それまでのＮ周
期についての平均値を計算する。

【００１３】また、本発明の他の実施態様によれば、前
記平均値計算手段が、平均をとる周期の数をＮとしたと
きに、前記外部同期信号をカウントし、Ｎ周期ごとに、
クリア信号とロード信号を出力する制御回路と、前記周
期測定値と、前積算値を加算し、積算値として出力する
加算器と、１周期前の前記積算値を一時的に保持した
後、その値を前記前積算値として出力し、前記クリア信
号が入力されると保持していた値をクリアする第１のレ
ジスタと、前記ロード信号を入力すると、その時の前記
積算値を読み込み保持するとともに、Ｎ周期積算値とし
て出力する第２のレジスタと、前記第２のレジスタが出
力するＮ周期積算値を、平均を取る周期の数Ｎで除算
し、得られた値を前記平均周期として出力するＮ除算器
とで構成される。

【００１４】本発明は、Ｎ段遅延回路を不要にし、回路
規模を小さくできるものである。

【００１５】また、本発明の他の実施態様によれば、前
記Ｎ除算器が、前記Ｎ周期積算値をある一定のビット数
だけシフトすることにより１／Ｎの除算を行うビットシ
フト回路である。

【００１６】本発明は、Ｎ除算器を不要にし、回路規模
を小さくできるものである。

【００１７】

【発明の実施の形態】次に、本発明の第１の実施形態に
ついて図面を参照して詳細に説明する。

【００１８】図１は、本発明の第１の実施形態を示すブ
ロック図、図２、３、４はその動作を示すタイミングチ
ャートである。

【００１９】本実施形態のタイミング再生回路１００
は、マスク回路２００と、周期カウンタ３００と、平均
値計算回路４００と、信号発生器５００と、クロック発
振器６００とで構成される。

【００２０】マスク回路２００は、信号発生器５００が
出力したリセットマスク信号５０１がアクティブなとき
には外部同期信号１０をマスクし、リセットマスク信号
５０１がアクティブでないときには外部同期信号１０に
同期した信号をリセット信号２０１として出力する。

【００２１】周期カウンタ３００は、入力された外部同
期信号１０の周期を測定し、その測定値を周期測定値３
０１として出力する。

【００２２】平均値計算回路４００は、平均をとる周期
の数をＮとしたときに、周期カウンタ３００がＮ−１周
期前から現在までに出力したＮ個の周期測定値３０１の
平均値を計算し、その結果を平均周期４０１として出力
する。この出力は外部同期信号１０のパルスが入力され
る毎に更新される。

【００２３】信号発生器５００は、平均値計算回路４０
０が出力した平均周期４０１から次に外部同期信号１０
が到来するタイミングを予想し、そのタイミングの前後
一定時間だけリセットマスク信号５０１をアクティブに
する。また、平均周期４０１を周期とし、外部同期信号
１０に同期した再生同期信号２０を出力する。また、リ
セット信号２０１が入力されると、平均周期４０１を読
み込み、リセット信号２０１が入力された時刻を周期の
始点として動作するようになる。すなわち、信号発生器
５００においては再生同期信号２０を出力した時点か
ら、次の再生同期信号２０を出力するための平均周期４
０１のカウントが行われるが、このカウント値がリセッ
トされる。

【００２４】クロック発振器６００は、タイミング再生
回路１００に入力される外部同期信号１０より充分に高
くかつ安定な周波数のクロック信号を６０１発生させ、
周期カウンタ３００や信号発生器５００などにその動作
クロックとして供給する。

【００２５】次に、平均値計算回路４００の構成につい
て図面を参照して説明する。

【００２６】図２は、図１中の平均値計算回路４００の
ブロック図である。

【００２７】平均値計算回路４００は、レジスタ４１
０、加算器４２０、減算器４３０、Ｎ除算器４４０、Ｎ
段遅延回路４５０とで構成される。

【００２８】ここで、Ｎは平均をとる周期の数で、例え
ば、１００周期についての平均をとる場合にはＮ＝１０
０である。

【００２９】レジスタ４１０は、外部同期信号１０に同
期して、１周期前に減算器４３０が出力していたＮ周期
積算値４３１を一時的に保持した後、その値を前Ｎ周期
積算値４１１として出力する。

【００３０】Ｎ段遅延回路４５０は、外部同期信号１０
に同期して、周期カウンタ３００が出力した周期測定値
３０１をＮ周期分遅延させてＮ周期遅延値４５１として
出力する。

【００３１】加算器４２０は、現在の周期測定値３０１
とレジスタ４１０が出力した前Ｎ周期積算値４１１を加
算し、得られた現在の周期測定値３０１を含めたＮ＋１
周期分の周期測定値３０１を累積加算した値をＮ＋１周
期積算値４２１として出力する。

【００３２】減算器４３０は、加算器４２０が出力した
Ｎ＋１周期積算値４２１から、Ｎ段遅延回路４５０が出
力した現在よりＮ周期前の周期測定値３０１であるＮ周
期遅延値４５１を減算し、現在の周期測定値３０１を含
めたＮ周期分の周期測定値３０１を累積加算した値をＮ
周期積算値４３１として出力する。

【００３３】Ｎ除算器４４０は、減算器４３０が出力し
たＮ周期積算値４３１を、平均をとる周期の数Ｎで除算
し、得られた値を平均周期４０１として出力する。

【００３４】次に図１の回路の動作について、図面を参
照して説明する。

【００３５】図３、図４、図５は、本発明の実施の形態
で、最も簡単なＮ＝２（平均をとる周期の数が２）であ
る場合のタイミングチャートである。

【００３６】外部同期信号１０の周期が一定の場合 図３を参照すると、周期カウンタ３００の出力である周
期測定値３０１は、外部同期信号１０のパルスが１つ入
力される毎に、１つ前のパルスからそのパルスまでの周
期を示す値に更新される。

【００３７】同様に平均値計算回路４００の出力である
平均周期４０１は、外部同期信号１０のパルスが１つ入
力される毎に、Ｎ−１周期前の周期測定値３０１から現
在の周期測定値３０１までのＮ（図３ではＮ＝２）個の
周期測定値３０１の平均値に更新される。

【００３８】信号発生器５００は、平均値計算回路４０
０の出力である平均周期４０１を周期として再生同期信
号２０のパルスを発生する。

【００３９】さらに、信号発生器５００は、平均周期４
０１の値から次に外部同期信号１０のパルスが入力され
るはずの時刻を予想し、その前後のある一定の期間にリ
セットマスク信号５０１を出力する。

【００４０】マスク回路２００は、リセットマスク信号
５０１がアクティブなときには外部同期信号１０をマス
クし、リセットマスク信号５０１がアクティブでないと
きには外部同期信号１０に同期した信号をリセット信号
２０１として出力する。そのため、外部同期信号１０の
ジッタがある程度以下で、そのパルスがリセットマスク
信号５０１がアクティブな範囲内に収まっている限りリ
セット信号２０１は出力されず、信号発生器５００はリ
セットされない。このように、リセットマスク信号５０
１がアクティブな範囲を変えることにより、信号発生器
５００がリセットされるジッタの大きさを任意に設定で
き、それ以下のジッタは信号発生器５００に直接伝わら
ず、平均周期４０１の変化として伝わるだけなので、再
生同期信号２０に生じるジッタを低減できる。したがっ
て、通常時のジッタでは信号発生器５００がリセットさ
れないように、リセットマスク信号５０１は通常時のジ
ッタよりやや広めの範囲でアクティブになるようにしな
ければならない。

【００４１】外部同期信号１０の周期が途中で長くな
る場合 この場合を、図４を用いて説明する。図４を参照すると
外部同期信号１０の周期がＴ６までとＴ７からでは異な
っており、Ｔ６までよりＴ７からの方が周期が長くなっ
ている。そのため外部同期信号１０のＴ８，Ｔ９，Ｔ１
０のパルスはリセットマスク信号５０１の範囲外となる
のでマスク回路２００でマスクされず、リセット信号２
０１として出力される。

【００４２】信号発生器５００は、リセット信号２０１
が入力されると、平均周期４０１を読み込むとともに、
その時刻を周期の始点として動作するため、出力される
再生同期信号２０とリセットマスク信号５０１の周期は
長くなる。そして、この動作がリセットマスク信号５０
１が外部同期信号１０をマスクするようになるまで繰り
返されるため、リセットマスク信号５０１と再生同期信
号２０の周期は、変化した外部同期信号１０の周期と同
じになる。

【００４３】この場合において再生同期信号２０のパル
ス数をできるだけ過不足なく出力するため、外部同期信
号１０の周期が現在の動作周期より短くなってリセット
された場合にはリセット後の１周期目から再生同期信号
２０のパルスを出力するが、外部同期信号１０の周期が
現在の動作周期より長くなってリセットされた場合には
リセット後の１周期目では再生同期信号２０のパルスを
出力しない。図４の場合は外部同期信号１０が現在の動
作周期より長くなってリセットされているから、リセッ
トされた時刻を周期の始点として動作するようになって
いるが、リセット後の１周期目では再生同期信号２０の
パルスを出力していない。

【００４４】外部同期信号１０の周期が途中で短くな
る場合 この場合を図５を用いて説明する。図５を参照すると外
部同期信号１０の周期がＴ６までとＴ７からでは異なっ
ており、Ｔ６までよりＴ７からの方が周期が短くなって
いる。そのため外部同期信号１０のＴ８，Ｔ９のパルス
はリセットマスク信号５０１が出力される前にマスク回
路２００に入力されるため、マスク回路２００はリセッ
ト信号２０１を出力する。そして、信号発生器５００は
その時刻を周期の始点として動作するようになる。この
動作は、リセットマスク信号５０１が外部同期信号１０
より先にマスク回路２００に入力される限り続くため、
リセットマスク信号５０１と再生同期信号２０の周期
は、変化した外部同期信号１０の周期と同一となる。

【００４５】信号発生器５００は、外部同期信号１０の
周期が現在の動作周期より短くなってリセットされてい
るから、リセット後の１周期目から再生同期信号２０の
パルスを出力している。

【００４６】また、図４、図５を参照すると、外部同期
信号１０の周期が変更された後、平均周期４０１がそれ
に追従するのに２周期かかっている。このように外部同
期信号１０の周期が変更されると平均周期４０１はそれ
に段々近づいていくが、一般的には平均をとる周期の数
をＮとすると、平均周期４０１がそれに完全に追従する
には外部同期信号１０の周期の変化の方向やその大きさ
には無関係にＮ周期かかるが、Ｎが大きい方がジッタを
低減する効果は高いのでＮはある程度大きくする必要が
ある。そこで、外部同期信号１０の周期が大きく変わっ
た場合には信号発生器５００をリセットすることによ
り、再生同期信号２０のパルス位置を外部同期信号１０
のパルス位置に同期させるとともに、再生同期信号２０
の見かけ上の追従速度を速くしている。

【００４７】次に、本発明の第２の実施形態について図
面を参照して説明する。

【００４８】第２の実施形態は図１の第１の実施形態の
平均値計算回路４００を、図６の平均値計算回路４００
_aに置き換えたものである。

【００４９】図６は、本発明の第２の実施形態における
平均値計算回路４００_aの構成を示すブロック図であ
る。

【００５０】図６において、平均値計算回路４００
_aは、第１のレジスタ４１３と、第２のレジスタ４１４
と、加算器４２０と、Ｎ除算器４４０と、制御回路４６
０とで構成される。

【００５１】制御回路４６０は外部同期信号１０をカウ
ントし、Ｎ周期ごとに、第１のレジスタ４１３にクリア
信号４６１を、第２のレジスタ４１４にロード信号４６
２を出力する。

【００５２】加算器４２０は周期測定値３０１と、第１
のレジスタ４１３が保持している前積算値４１２を加算
し、積算値４２２として出力する。

【００５３】第１のレジスタ４１３は、外部同期信号１
０に同期して、１周期前に加算器４２０が出力した積算
値４２２を一時的に保持した後、その値を前積算値４１
２として出力し、クリア信号４６１が入力されると保持
していた値をクリアする。

【００５４】第２のレジスタ４１４は、制御回路４６０
が出力したロード信号４６２を入力すると、その時の積
算値４２２を読み込み保持するとともに、Ｎ周期積算値
４３１として出力する。

【００５５】Ｎ除算器４４０は、第２のレジスタ４１４
が出力したＮ周期積算値４３１を、平均をとる周期の数
Ｎで除算し、得られた値を平均周期４０１として出力す
る。

【００５６】次に、本実施形態の動作について図６を参
照して説明する。

【００５７】周期測定値３０１が入力されると、加算器
４２０は、第１のレジスタ４１３の出力の前積算値４１
２と周期測定値３０１を加算し、積算値４２２として出
力する。そして、第１のレジスタ４１３は積算値４２２
を出力し１周期後に前積算値４１２として出力するた
め、積算値４２２には周期測定値３０１が累積されてい
く。そして、Ｎ周期分の周期測定値３０１が累積される
と、制御回路４６０よりロード信号４６２が出力される
ため第２のレジスタ４１４はそのＮ周期分が累積された
積算値４２２を保持する。また、その時に制御回路４６
０よりクリア信号４６１が出力されるため、第１のレジ
スタ４１３は保持していた値をクリアし、初期状態に戻
る。そして、第２のレジスタ４１４がＮ周期積算値４３
１を出力し、Ｎ除算器４４０でその値をＮで除算するこ
とにより、平均周期４０１には周期測定値３０１をＮ周
期分平均した値が得られる。

【００５８】本実施形態は、平均周期４０１を外部同期
信号１０のＮ周期に１度しか更新しないため、図２に示
した第１の実施形態の平均値計算回路４００よりも追従
性などは劣るが、図２に示した平均値計算回路４００で
大きな回路規模を占めているＮ段遅延回路４５０が不要
なため、回路規模が大幅に小さくできる。また、Ｎ段遅
延回路４５０は、Ｎの大きさに比例して回路規模も大き
くなるため、平均値計算回路４００の回路規模がＮの大
きさの影響をあまり受けなくなる。

【００５９】次に、本発明の第３の実施形態について図
面を参照して説明する。

【００６０】本実施形態は、第２の実施形態の平均値計
算回路４００_aを、Ｎ除算器４４０の代りにビットシフ
ト回路４７０を備えた平均値計算回路４００_bに置き換
えたものである。

【００６１】図７は、本発明の第３の実施形態における
平均値計算回路４００_bのブロック図である。

【００６２】ビットシフト回路４７０は、第２のレジス
タ４１４の出力であるＮ周期積算値４３１をｎビット右
にシフトさせ、下位ｎビットを切り捨てることにより１
／Ｎの除算を行うものである。

【００６３】本実施形態の場合、平均をとる周期の数Ｎ
とビットシフト回路４７０のシフトするビット数ｎの関
係が、 Ｎ＝２ⁿ（ｎ＝１，２，３・・・・） という条件があるため平均をとる周期の数Ｎがとり得る
値に制限があるが、第１、第２の実施形態の平均値計算
回路４００、４００_aに必要なＮ除算器４４０が不要に
なり、回路規模を大幅に小さくできる。

【００６４】

【発明の効果】以上説明したように、本発明は、下記の
ような効果を有する。 （１）入力される外部同期信号の周期を逐次測定し、そ
の平均をとることにより外部同期信号のジッタが相殺さ
れるため、再生同期信号のジッタを低減できる。 （２）入力される外部同期信号の周期を逐次測定し、そ
の平均値を求め、それを周期として再生同期信号を作成
するので、ＰＬＬのようなキャプチャレンジやロックレ
ンジなどによる制限がなく、外部同期信号のジッタが大
きくロックしないなどの問題がないため、入力された外
部同期信号のジッタが大きな場合においても、安定した
再生同期信号を得ることができる。 （３）入力される外部同期信号の周期を逐次測定し、そ
の平均値を求め、それを周期として再生同期信号を作成
するので、ＰＬＬのようなキャプチャレンジやロックレ
ンジなどによる制限がなく、外部同期信号の周期が途中
で大きく変更されても自動的に追従できるため、入力さ
れた外部同期信号の周期が途中で変更された場合でも、
安定した再生同期信号を生成できる。 （４）入力される外部同期信号の周期を逐次測定し、そ
の平均値を求め、それを周期として再生同期信号を作成
するので、ＰＬＬのようなキャプチャレンジやロックレ
ンジなどによる制限がなく、外部同期信号の周期が途中
で大きく変更されても自動的に追従できるため、入力さ
れた外部同期信号の周期があらかじめ判っていない場合
でも再生同期信号を生成できる。

【図面の簡単な説明】

【図１】本発明のタイミング再生回路の第１の実施形態
を示すブロック図である。

【図２】図１中の平均値計算回路４００のブロック図で
ある。

【図３】本発明のタイミング再生回路の第１の実施形態
の動作を示すタイミングチャートである。

【図４】本発明のタイミング再生回路の第１の実施形態
の動作を示すタイミングチャートである。

【図５】本発明のタイミング再生回路の第１の実施形態
の動作を示すタイミングチャートである。

【図６】本発明の第２の実施形態のタイミング再生回路
の平均値再生回路４００_aのブロック図である。

【図７】本発明の第３の実施形態のタイミング再生回路
の平均値再生回路４００_bのブロック図である。

【符号の説明】

１０ 外部同期信号 ２０ 再生同期信号 １００ タイミング再生回路 ２００ マスク回路 ２０１ リセット信号 ３００ 周期カウンタ ３０１ 周期測定値 ４００ 平均値計算回路 ４００_a 平均値計算回路 ４００_b 平均値計算回路 ４０１ 平均周期 ４１０ レジスタ ４１１ 前Ｎ周期積算値 ４１２ 前積算値 ４１３ 第１のレジスタ ４１４ 第２のレジスタ ４２０ 加算器 ４２１ Ｎ＋１周期積算値 ４２２ 積算値 ４３０ 減算器 ４３１ Ｎ周期積算値 ４４０ Ｎ除算器 ４５０ Ｎ段遅延回路 ４５１ Ｎ周期遅延値 ４６０ 制御回路 ４６１ クリア信号 ４６２ ロード信号 ４７０ ビットシフト回路 ５００ 信号発生器 ５０１ リセットマスク信号 ６００ クロック発振器 ６０１ クロック信号

Claims (6)

【特許請求の範囲】
1. 【請求項１】 順次入力される外部同期信号の入力周期
   を測定し、周期測定値として出力する周期測定手段と、 前記周期測定値を入力し、その平均値を計算し平均周期
   として出力する平均値計算手段と、 前記平均値計算手段が出力する平均周期から次に前記外
   部同期信号が到来するタイミングを予想して、そのタイ
   ミングの前後一定時間だけアクティブとなるリセットマ
   スク信号と、前記平均周期を周期とする再生同期信号と
   を出力する信号発生手段と、 前記リセットマスク信号がアクティブでないときには前
   記外部同期信号に同期した信号を、前記信号発生手段に
   おける再生同期信号を出力するためのカウント値をリセ
   ットするリセット信号として出力し、前記リセットマス
   ク信号がアクティブなときには前記外部同期信号をマス
   クするマスク手段とを有するタイミング再生回路。
2. 【請求項２】 前記平均値計算手段が、平均をとる周期
   の数をＮとしたときに、前記外部同期信号のパルスが１
   つ入力される毎に、それまでのＮ周期についての平均値
   を計算する請求項１記載のタイミング再生回路。
3. 【請求項３】 前記平均値計算手段が、平均をとる周期
   の数をＮとしたときに、１周期前のＮ周期積算値を一時
   的に保持した後、前記外部同期信号に同期して、その値
   を前Ｎ周期積算値として出力するレジスタと、 前記周期測定値を入力しＮ周期分遅延させ、Ｎ周期遅延
   値として出力するＮ段遅延回路と、 前記周期測定値と前記前Ｎ周期積算値を加算し、前記Ｎ
   ＋１周期積算値として出力する加算器と、 前記加算器が出力したＮ＋１周期積算値から、前記Ｎ周
   期遅延値を減算し、前記Ｎ周期積算値として出力する減
   算器と、 前記減算器が出力したＮ周期積算値を、平均をとる周期
   の数Ｎで除算し、得られた値を前記平均周期として出力
   するＮ除算器とで構成される請求項１記載のタイミング
   再生回路。
4. 【請求項４】 前記平均値計算手段が、平均をとる周期
   の数をＮとしたときに、前記外部同期信号のＮ周期毎
   に、それまでのＮ周期についての平均値を計算する請求
   項１記載のタイミング再生回路。
5. 【請求項５】 前記平均値計算手段が、平均をとる周期
   の数をＮとしたときに、前記外部同期信号をカウント
   し、Ｎ周期ごとに、クリア信号とロード信号を出力する
   制御回路と、 前記周期測定値と、前積算値を加算し、積算値として出
   力する加算器と、 １周期前の前記積算値を一時的に保持した後、その値を
   前記前積算値として出力し、前記クリア信号が入力され
   ると保持していた値をクリアする第１のレジスタと、 前記ロード信号を入力すると、その時の前記積算値を読
   み込み保持するとともに、Ｎ周期積算値として出力する
   第２のレジスタと、 前記第２のレジスタが出力するＮ周期積算値を、平均を
   取る周期の数Ｎで除算し、得られた値を前記平均周期と
   して出力するＮ除算器とで構成される請求項１記載のタ
   イミング再生回路。
6. 【請求項６】 前記Ｎ除算器が、前記Ｎ周期積算値をあ
   る一定のビット数だけシフトすることにより１／Ｎの除
   算を行うビットシフト回路である請求項３または５記載
   のタイミング再生回路。