JPH1070638A - 画像読み取り装置 - Google Patents

Abstract

(57)【要約】 【課題】 副走査方向で露光量調整を行った場合、色に
じみ等の画質劣化が生じ易い。 【解決手段】 リセットパルスＲＳの周期の倍数ｎを、
ＣＰＵ１８によって設定してピッチ可変回路１２に与え
ることにより、ＣＣＤ固体撮像素子８の各画素に蓄積さ
れた電荷を画素数ｎ分だけ合成し、主走査方向での露光
量調整を行うとともに、ＣＰＵ１８によって除算回路１
９の除算係数ｎを設定し、ＲＡＭ１７に保持された色別
のＡＧＣ設定値を除算係数ｎで除算することによって得
られるＡＧＣ調整値ＡＧＣ１，２，３をアナログ処理回
路１３に与えてＣＣＤ出力信号ＯＳ１，ＯＳ２，ＯＳ３
のレベルを調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、原稿画像を走査し
て原稿からの光情報を固体撮像素子に結像して読み取る
画像読み取り装置に関し、特に固体撮像素子として複数
の色成分画像に対応した複数本のラインセンサを用いた
画像読み取り装置に関する。

【０００２】

【従来の技術】この種の画像読み取り装置において、Ｃ
ＣＤ(Charge Coupled Device) 等の固体撮像素子とし
て、各受光面上に赤（Ｒ），緑（Ｇ），青（Ｂ）の各色
フィルタを配した３本のラインセンサを用いた場合、光
源からラインセンサに至るまでの光路中における諸条件
によって各ラインセンサの感度特性が異なり、特に青感
度が他の色の感度に比べて著しく低くなることが知られ
ている。したがって、カラー画像をクラディエーション
豊かな画質にて再現するためには、各ラインセンサの出
力レベルの平均化を図る必要がある。

【０００３】このため、従来、複数本のラインセンサの
うちの最も感度の低いラインセンサからの色成分信号の
信号レベルを、そのラインセンサの蓄積時間を他のライ
ンセンサの蓄積時間の整数倍に長くすることによって補
償するようにした色画像読取装置が提案されている（例
えば、特公平７−１２１０４６号公報参照）。具体的に
は、Ｒ，Ｇ，Ｂ３原色の読み取りで最も露光量の低い色
を読み取るラインセンサのシフトパルス周期を通常の２
倍にし、当該色の露光量を増やすことによってＳ／Ｎを
上げるというものである。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術では次の２点について問題がある。第一は、
ラインセンサが副走査方向にギャップを持つため、２ラ
イン間補間が必要となる訳だが、特定色だけ２ライン分
の加算データであるため、非特定色とは違う補正係数が
必要となる。その結果、ラインメモリや余分な演算回路
が増え、コスト高となる。また、２ライン間補間は、基
本的に、フィルタリングと同じ効果が発生するので、画
像がぼけるのは勿論のこと、特定色だけに異なる係数を
用いるとその色の濃度分布が広がり、たとえば黒文字等
の原稿を読み取った場合に、色にじみ等の画質劣化が生
じ易い。さらに、副走査方向は機械的振動等外的ノイズ
要因が入り易く、画質の信頼性の点で難がある。

【０００５】第二は、必ずしも様々な種類の原稿読み取
りに適していない点である。例えば文字が多い白黒原稿
を読み取る場合などは、特定色の２ライン分加算などや
って画像をぼかしてしまうのは却って画質を悪化させる
ことになる。その場合、原稿によっては露光量増加を止
めることも考えられるが、上記従来技術に係る色画像読
取装置においてそれを実施すると、ラインセンサの出力
信号振幅が後段のＡ／Ｄ変換器の入力時点で２，３倍単
位で変化することになる。このＡ／Ｄ変換器の入力ダイ
ナミックレンジは当然、飽和を防ぐためにあらゆる信号
中、最も振幅大のケースで設定することになるので、振
幅小の信号時（露光量非加算時）は入力信号がダイナミ
ックレンジの１／２，１／３になり、ビット分解能を著
しく劣化させることになる。

【０００６】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、白黒原稿の読み取り
時には解像度重視のシャープな画質を、カラー原稿の読
み取り時には高Ｓ／Ｎによる階調性の高いグラディエー
ション豊かな画質を得ることが可能な画像読み取り装置
を提供することにある。

【０００７】

【課題を解決するための手段】本発明による画像読み取
り装置は、原稿の画像を光電変換して各画素ごとに電荷
を蓄積する固体撮像素子と、この固体撮像素子の各画素
に蓄積された電荷を合成する際の画素数を決定する画素
数決定手段と、この画素数決定手段により決定された画
素数分だけ画素に蓄積された電荷を合成する合成手段
と、この合成手段により合成された電荷に基づく信号レ
ベルを、上記画素数決定手段により決定された画素数の
値に基づいて制御するレベル調整手段とを備えている。

【０００８】上記画像読み取り装置において、先ず、画
素数決定手段は、固体撮像素子の各画素に蓄積された電
荷を合成する画素数を決定する。合成手段は、この決定
された画素数分だけ画素に蓄積された電荷を合成する。
この画素単位での電荷の合成により、主走査方向での露
光量調整が行われる。電荷の合成後、レベル調整手段
は、合成された電荷に基づく信号レベルを、合成した画
素数の値に基づいて制御する。

【０００９】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照しつつ詳細に説明する。図１は、本発明に係
る画像読み取り装置の機構系の構成の一例を示す構成図
である。

【００１０】図１において、光源１から照射される光が
原稿台ガラス２上に載置される原稿（図示せず）を主走
査方向（紙面に垂直な方向）に走査するとともに、光源
１および第一反射ミラー３を含むキャリッジ４が副走査
方向（図の左右方向）に走査する。このとき、原稿から
の反射光が第一反射ミラー３、さらには第二，第三反射
ミラー５，６を経た後、結像レンズ７によって例えば縮
小型ＣＣＤ固体撮像素子８の撮像面上に結像される。こ
のＣＣＤ固体撮像素子８の出力信号は、信号ケーブル９
によって後述する信号処理系に伝送される。なお、原稿
台ガラス２の端部には、白基準板１０が設けられてい
る。

【００１１】図２は、信号処理系の構成の一例を示すブ
ロック図である。図２において、ＣＣＤ固体撮像素子８
は、パルス発生器１１から供給されるレジスタ転送クロ
ックＣＬＫ、シフトパルスＳＨおよびリセットパルスＲ
Ｓによって駆動される。ここで、リセットパルスＲＳだ
けは、ピッチ可変回路１２を経てＣＣＤ固体撮像素子８
に供給される。ピッチ可変回路１２は、リセットパルス
ＲＳの周期長を、レジスタ転送クロックＣＬＫの周期長
のｎ倍（ｎは１以上の整数）に設定することが可能なＣ
ＬＫ同期のカウンタ回路構成となっている。

【００１２】ＣＣＤ固体撮像素子８のアナログ出力信号
は、アナログ処理回路１３において後述する信号処理が
施されかつデジタル化された後、シェーディング補正
（ＳＨＤ）回路１４を経て画像処理回路へ供給される。
シェーディング補正回路１４には、メモリ１５が接続さ
れている。アナログ処理回路１３には、Ｄ／Ａ変換器１
６から各色別のＡＧＣ（オートゲインコントロール）調
整値ＡＧＣ１，２，３が与えられる。このＡＧＣ調整値
ＡＧＣ１，２，３は、ＲＡＭ１７に保持されているＡＧ
Ｃ設定値に基づいてＣＰＵ１８によって設定される。Ｃ
ＰＵ１８には、除算回路１９が接続されている。

【００１３】図３に、ＣＣＤ固体撮像素子８およびその
周辺回路の構成を示す。図３において、ＣＣＤ固体撮像
素子８は、Ｒ，Ｇ，Ｂ３原色に対応した３本のラインセ
ンサ２１Ｒ，２１Ｇ，２１Ｇを有し、これらラインセン
サ２１Ｒ，２１Ｇ，２１Ｇの各出力信号を出力回路２２
Ｒ，２２Ｇ，２２Ｇを通して出力する構成となってい
る。出力回路２２Ｒ，２２Ｇ，２２Ｇは、例えばソース
フォロワ回路によって構成される。

【００１４】ラインセンサ２１Ｒは、一列に配列された
複数個の光電変換部（画素）２３Ｒと、これら複数個の
光電変換部２３Ｒで光電変換された信号電荷を読み出す
読み出しゲート部２４Ｒと、この読み出しゲート部２４
Ｒを介して読み出された信号電荷を転送するシフトレジ
スタ２５Ｒと、このシフトレジスタ２５Ｒの転送先の端
部に設けられた例えばフローティング・ディフュージョ
ン・アンプ構成の電荷電圧変換部２６Ｒとから構成され
ている。

【００１５】同様に、ラインセンサ２１Ｇは、複数個の
光電変換部２３Ｇ、読み出しゲート部２４Ｇ、シフトレ
ジスタ２５Ｇおよび電荷電圧変換部２６Ｇから構成さ
れ、ラインセンサ２１Ｂは、複数個の光電変換部２３
Ｂ、読み出しゲート部２４Ｂ、シフトレジスタ２５Ｂお
よび電荷電圧変換部２６Ｂから構成されている。電荷電
圧変換部２６Ｒ，２６Ｇ，２６Ｂは、シフトレジスタ２
５Ｒ，２５Ｇ，２５Ｂによって転送されてきた信号電荷
を検出し、電圧信号に変換して出力する。

【００１６】出力回路２２Ｒ，２２Ｇ，２２Ｂの各出力
信号は、バッファ回路２７Ｒ，２７Ｇ，２７Ｂを経て出
力信号ＯＳ１，ＯＳ２，ＯＳ３となり、コネクタ２８を
介して信号ケーブル２９ａによって図２に示す信号処理
系のアナログ処理回路１３に伝送される。逆に、信号処
理系のパルス発生器１１からは、信号ケーブル２９ｂに
よってレジスタ転送クロックＣＬＫ、シフトパルスＳＨ
およびリセットパルスＲＳが伝送される。

【００１７】このレジスタ転送クロックＣＬＫ、シフト
パルスＳＨおよびリセットパルスＲＳのうち、レジスタ
転送クロックＣＬＫはシフトレジスタ２５Ｒ，２５Ｇ，
２５Ｂを転送駆動するクロックとして用いられ、シフト
パルスＳＨは複数個の光電変換部２３Ｒ，２３Ｇ，２３
Ｂに蓄積された１ライン分の信号電荷をシフトレジスタ
２５Ｒ，２５Ｇ，２５Ｂに読み出すためのパルスとして
用いられ、リセットパルスＲＳは電荷電圧変換部２６
Ｒ，２６Ｇ，２６Ｂのフローティング・ディフュージョ
ン容量をリセットするパルスとして用いられる。

【００１８】図４に、図２の信号処理系におけるアナロ
グ処理回路１３の回路構成の一例を示す。このアナログ
処理回路１３には、先述したように、ＣＣＤ固体撮像素
子８から信号ケーブル２９ａによってＲ，Ｇ，Ｂの各ラ
インセンサ２１Ｒ，２１Ｇ，２１Ｂの各出力信号ＯＳ
１，ＯＳ２，ＯＳ３が伝送される。そして、これら各出
力信号ＯＳ１，ＯＳ２，ＯＳ３は、コネクタ３１を介し
てサンプルホールド回路３１Ｒ，３１Ｇ，３１Ｂに入力
される。

【００１９】ラインセンサ２１Ｒの出力信号ＯＳ１は、
サンプルホールド回路３１Ｒでサンプルホールドされた
後、ＡＧＣ回路３３Ｒにおいて図２のＤ／Ａ変換器１６
から与えられるＡＧＣ調整値ＡＧＣ１に応じてゲイン調
整が行われる。そして、黒基準回路３４ＲおよびＡＯＣ
（オートオフセット調整）回路３５Ｒを経た後、Ａ／Ｄ
変換器３６Ｒによってデジタル化され、図２のシェーデ
ィング補正回路１４に供給される。

【００２０】同様に、ラインセンサ２１Ｇの出力信号Ｏ
Ｓ２は、サンプルホールド回路３１Ｇでサンプルホール
ドされ、ＡＧＣ回路３３ＧにおいてＡＧＣ調整値ＡＧＣ
２に応じてゲイン調整が行われた後、黒基準回路３４Ｇ
およびＡＯＣ回路３５Ｇを経てＡ／Ｄ変換器３６Ｇでデ
ジタル化され、ラインセンサ２１Ｂの出力信号ＯＳ３
は、サンプルホールド回路３１Ｂでサンプルホールドさ
れ、ＡＧＣ回路３３ＢにおいてＡＧＣ調整値ＡＧＣ３に
応じてゲイン調整が行われた後、黒基準回路３４Ｂおよ
びＡＯＣ回路３５Ｂを経てＡ／Ｄ変換器３６Ｂでデジタ
ル化される。

【００２１】ここで、図３に示したＣＣＤ固体撮像素子
８の動作について、図５の波形図を参照して説明する。
なお、図５には、リセットパルスＲＳの周期とＣＣＤ出
力信号ＯＳとの関係が示されている。

【００２２】先ず、レジスタ転送クロックＣＬＫに同期
して画素単位の信号電荷が、シフトレジスタ２５Ｒ，２
５Ｇ，２５Ｂから電荷電圧変換部２６Ｒ，２６Ｇ，２６
Ｂのフローティング・ディフュージョン容量に注入さ
れ、一定の遅延時間ｔd 後にＣＣＤ出力信号ＯＳが負方
向に変化する。ここで、リセットパルスＲＳを入力する
と、フローティング・ディフュージョン容量がリセット
され、ここに蓄積されていた信号電荷がリセットドレイ
ンに排出されるため、ＣＣＤ出力信号ＯＳが基準レベル
となる。

【００２３】通常は、レジスタ転送クロックＣＬＫ１個
にリセットパルスＲＳ１個で１画素ごとにＣＣＤ出力信
号ＯＳが得られることになる。これに対し、リセットパ
ルスＲＳの周期を２倍にすると、始めの画素の信号電荷
がリセットされる前に、シフトレジスタ２５Ｒ，２５
Ｇ，２５Ｂから次の画素の信号電荷が電荷電圧変換部２
６Ｒ，２６Ｇ，２６Ｂのフローティング・ディフュージ
ョン容量に注入されるため、このフローティング・ディ
フュージョン容量において２画素分の信号電荷が合成さ
れる。

【００２４】これにより、ＣＣＤ出力信号ＯＳとして
は、主走査方向２画素分の信号が合成されたことにな
る。すなわち、リセットパルスＲＳの周期とＣＣＤ出力
信号ＯＳとは比例する。このように、リセットパルスＲ
Ｓの周期の倍数ｎを変えることにより、等価的に露光量
の調整を行うことができる。ここでは、主走査方向で露
光量の調整を行うので、機械的振動等外的ノイズの影響
を受けにくく、従来技術のように副走査方向で露光量の
調整を行う場合よりも、色にじみ等の画質ディフェクト
が少なくて済む。

【００２５】次に、図２の信号処理系の回路動作につい
て説明する。アナログ処理回路１３に与えられるＡＧＣ
調整値ＡＧＣ１，２，３は、Ｄ／Ａ変換器１５によって
各色別に設定されるが、もとはＣＰＵ１８からの３系統
の８ビットのデジタル値である。ＣＰＵ１８は、ＲＡＭ
１７に事前に決定されて保持された色別のＡＧＣ設定値
を取り込み、除算回路１９において色別のＡＧＣ設定値
を任意の係数ｎで除算し、その除算結果をＡＧＣ調整値
ＡＧＣ１，２，３を設定するとともに、ピッチ可変回路
１２のｎ値、即ちリセットパルスＲＳの周期の倍数ｎを
設定する処理を行う。図７に、ＡＧＣ設定値とＡＧＣ調
整値との関係を示す。

【００２６】ＣＰＵ１８によって設定されたＡＧＣ調整
値ＡＧＣ１，２，３により、図４のＡＧＣ回路３３Ｒ，
３３Ｇ，３３Ｂのゲインが決定する。すなわち、ＡＧＣ
回路３３Ｒ，３３Ｇ，３３Ｂのゲインと除算係数ｎは反
比例することになる。また、上述したように、リセット
パルスＲＳの周期の倍数ｎと除算係数ｎは共にＣＰＵ１
８によって制御される。例えば、リセットパルスＲＳの
周期を２倍（ｎ＝２）にしたときは、除算係数２でＡＧ
Ｃ調整値ＡＧＣ１，２，３が半分になり、各出力信号Ｏ
Ｓ１，ＯＳ２，ＯＳ３の信号レベルを下げる。このと
き、Ｓ／Ｎは倍になっている。

【００２７】このように、リセットパルスＲＳの周期の
倍数ｎに対応して除算係数ｎを決定し、各出力信号ＯＳ
１，ＯＳ２，ＯＳ３の信号レベルを調整することで、図
４のＡ／Ｄ変換器３６Ｒ，３６Ｇ，３６Ｂが飽和するこ
とはない。すなわち、常にＡ／Ｄ変換器３６Ｒ，３６
Ｇ，３６Ｂのダイナミックレンジ一杯にＡ／Ｄ変換でき
る。また、ＣＰＵ１８には、後段の画像処理回路からの
カラー／白黒判別信号および手動スイッチによるカラー
／白黒設定のための割り込み指定信号が与えられる。Ｃ
ＰＵ１８は、これらの信号を係数決定の判断基準とす
る。

【００２８】次に、リセットパルスＲＳの周期の倍数ｎ
および除算係数ｎを設定する際の処理手順について、図
６のフローチャートにしたがって説明する。なお、本ル
ーチンは、電源投入（パワーＯＮ）時に呼び出されて実
行されるものとする。また、リセットパルスＲＳの周期
の倍数ｎおよび除算係数ｎをｎ＝２に設定する場合を例
にとって説明する。

【００２９】電源投入により、ＣＰＵ１８はＲＡＭ１７
からＡＧＣ設定値（デフォルト）を読み込み（ステップ
Ｓ１）、次いで除算回路１９および内蔵の分周器にｎ＝
１をセットし（ステップＳ２）、ｎ＝１設定でＣＣＤ固
体撮像素子８を駆動して白基準板１０（図１を参照）を
読み込む（ステップＳ３）。そして、この白基準板１０
の読み込みデータをもとに色別ＡＧＣ設定値を決定し、
ＲＡＭ１７のデータを書き換えると同時にアンテナ信号
処理回路１３に与えるＡＧＣ設定値ＡＧＣ１，２，３を
更新する（ステップＳ４）。

【００３０】次に、スタートボタンが押され、スキャン
スタートＯＮが指令されたら（ステップＳ５）、先ずプ
レスキャンを実施し（ステップＳ６）、このプレスキャ
ン時にカラー／白黒自動判別回路（図示せず）で判定さ
れた原稿の種類を参照し（ステップＳ７）、カラー原稿
か否かを判断する（ステップＳ８）。ここで、カラー原
稿ならば、リセットパルスＲＳの周期の倍数をｎ＝２、
除算係数をｎ＝２に変更し（ステップＳ９）、これらを
ピッチ可変回路１２およびアナログ処理回路百１３内の
ＡＧＣ回路３３Ｒ，３３Ｇ，３３Ｂに対して再設定を行
い（ステップＳ１０）、しかる後本スキャンを実施する
（ステップＳ１１）。白黒原稿の場合には、ステップＳ
１１に移行してそのまま本スキャンを実施する。

【００３１】

【発明の効果】以上説明したように、本発明によれば、
固体撮像素子の各画素に蓄積された電荷を所定の画素数
分だけ合成することによって主走査方向で露光量調整を
行うようにしたことにより、色にじみ等の画質ディフェ
クトが少ないため、白黒原稿の読み取り時には解像度重
視のシャープな画質を、カラー原稿の読み取り時には高
Ｓ／Ｎによる階調性の高いグラディエーション豊かな画
質を得ることができることになる。

【図面の簡単な説明】

【図１】 本発明に係る画像読み取り装置の機構系の構
成図である。

【図２】 信号処理系の構成の一例を示すブロック図で
ある。

【図３】 ＣＣＤ固体撮像素子およびその周辺回路の構
成図である。

【図４】 アナログ処理回路の回路構成の一例を示すブ
ロック図である。

【図５】 リセットパルス周期とＣＣＤ出力信号との関
係を示す波形図である。

【図６】 ＡＧＣ設定値とＡＧＣ調整値との関係を示す
図である。

【図７】 本発明に係る処理手順を示すフローチャート
である。

【符号の説明】

１ 光源 ２ 原稿台ガラス ３，５，６ 反射ミラー ７ 結像レンズ ８ ＣＣＤ固体撮像素子 １１ パルス発生器 １２ ピッチ可変回路 １３ アナログ処理回路 １７ ＲＡＭ １８ ＣＰＵ １９ 除算回路 ２１Ｒ，２１Ｇ，２１Ｂ ラインセンサ ２３Ｒ，２３Ｇ，２３Ｂ 光電変換部（画素） ２４Ｒ，２４Ｇ，２４Ｂ シフトレジスタ ２６Ｒ，２６Ｇ，２６Ｂ 電荷電圧変換部 ３３Ｒ，３３Ｇ，３３Ｂ ＡＧＣ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 原稿の画像を光電変換して各画素ごとに
   電荷を蓄積する固体撮像素子と、 前記固体撮像素子の各画素に蓄積された電荷を合成する
   際の画素数を決定する画素数決定手段と、 前記画素数決定手段により決定された画素数分だけ画素
   に蓄積された電荷を合成する合成手段と、 前記合成手段により合成された電荷に基づく信号レベル
   を、前記画素数決定手段により決定された画素数の値に
   基づいて制御するレベル調整手段とを備えることを特徴
   とする画像読み取り装置。
2. 【請求項２】 前記画素数決定手段は、前記原稿が色成
   分画像を含む場合に合成する画素数を決定することを特
   徴とする請求項１記載の画像読み取り装置。