JPH1070839A - 電源回路 - Google Patents

Abstract

(57)【要約】 【課題】 電源回路におけるメインスイッチを極力小容
量化する。 【解決手段】 バッテリＢＴに接続されたメインスイッ
チＳＷ１に、プリチャージリレーＲＹ１の接点を介し
て、負荷１に並列なパワーコンデンサＣ１を接続し、プ
リチャージ抵抗Ｒ１に並列にフェイルセーフリレーＲＹ
２の接点を設け、リレーＲＹ１の作動により電源電圧信
号が入力する制御系電源２と、所定時間の遅延作動信号
を出力するリセット回路３と、リセット回路３によりリ
セット解除されるＣＰＵ４とを設ける。ＣＰＵ４によ
り、スイッチオン時にはリレーＲＹ１の励磁状態でリレ
ーＲＹ２を励磁することにより、抵抗を介して充電して
スイッチを保護し得る共に、スイッチオフ時にはリレー
ＲＹ１よりも先にリレーＲＹ２を非励磁状態にして、励
磁状態のリレーＲＹ１より先にリレーＲＹ２を非励磁状
態にし、抵抗を介して放電することによりリレー接点の
溶着を防止し得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源と負荷との間
にてかつ当該負荷に並列に接続されたパワーコンデンサ
をスイッチのオン／オフにより充放電させるようにした
電源回路に関するものである。

【０００２】

【従来の技術】例えばＤＣモータやＡＣモータのパワー
ドライブユニットにおいて、バッテリーや安定化電源な
どのメイン電源を投入する場合、ユニットに内蔵された
パワーコンデンサへの突入電流が問題となる場合があ
る。

【０００３】従来の上記問題点の対策としては、上記突
入電流が発生しても溶着などの不具合が発生しないよう
に、高電流容量のパワーリレーやスイッチを設けたもの
があり、例えば図３に示されるように、電源としてのバ
ッテリＢＴの正側にスイッチＳＷ２を介して負荷１１を
接続し、スイッチＳＷ２と負荷１１とのノードから分岐
して負荷１１と並列に接続されたパワーコンデンサＣ１
を設けた回路がある。しかしながら、上記した図３の回
路では、スイッチＳＷ２が単なるオン／オフ用スイッチ
の場合には、そのオフ時におけるパワーコンデンサＣ１
の放電経路がないという問題がある。

【０００４】また、図４に示す別の回路例では、バッテ
リーＢＴの正側と負荷１１との間に切換スイッチＳＷ３
を設け、切換スイッチＳＷ３と負荷１１との間にプリチ
ャージ抵抗Ｒ６を設け、負荷１１に並列にパワーコンデ
ンサＣ１を設けている。また、バッテリーＢＴの正側と
負荷１１との間に、フェイルセーフリレーＲＹ３の接点
を切換スイッチＳＷ３とプリチャージ抵抗Ｒ６とをバイ
パスさせて設けている。そのフェイルセーフリレーＲＹ
３のコイルを切換スイッチＳＷ３とプリチャージ抵抗Ｒ
６とのノードから分岐して設け、そのコイルを、外部か
らのオン／オフ信号の入力により動作するトランジスタ
Ｔｒ３により励磁／非励磁するようにしている。

【０００５】このようにして構成された図４の回路で
は、パワーコンデンサＣ１へのプリチャージを行うプリ
チャージ抵抗Ｒ６をリレーＲＹ３により切り換えて、上
記突入電流を抑えて充放電を行うことを可能にしてい
る。しかしながら、この場合にはメインスイッチとして
の切換スイッチＳＷ３に、ある程度の耐電流容量をもっ
たコンビネーションスイッチが必要であった。

【０００６】

【発明が解決しようとする課題】そこで、モータなどの
パワードライブユニットにおいて、電源投入のメインス
イッチをシングル形のオン／オフ用小信号タイプとし
て、ユニット内部にモータ電流を許容し得る程度のリレ
ーを設け、そのリレーのコイル電流をオン／オフ制御す
るという要望がある。この場合には、上記した従来の各
回路構成では対応できず、また単にメインリレーのみで
あると、パワーコンデンサの突入電流のため、リレー接
点が溶着してしまうという不都合が生じる。

【０００７】

【課題を解決するための手段】このような課題を解決し
て、電源回路におけるメインスイッチを極力小容量化す
ることを実現するために、本発明に於いては、電源と負
荷との間に設けられたスイッチのオン／オフにより当該
負荷に並列に接続されたパワーコンデンサを充放電させ
るようにした電源回路であって、前記スイッチのオンに
より励磁されて前記電源と前記パワーコンデンサとを接
続状態にする第１のリレーと、前記第１のリレーの接点
と前記パワーコンデンサとの間に設けられたプリチャー
ジ抵抗と、前記プリチャージ抵抗に並列接続された接点
を有する第２のリレーと、前記第１のリレーの作動時か
ら所定時間経過後に遅延作動信号を出力する遅延手段
と、励磁状態の第１のリレーと共働して前記遅延作動信
号を受けて前記第２のリレーを励磁しかつ前記スイッチ
のオフ時には前記第１のリレーよりも先に前記第２のリ
レーを非励磁状態にするリレー制御手段とを有するもの
とした。

【０００８】

【発明の実施の形態】以下に添付の図面に示された具体
例に基づいて本発明の実施の形態について詳細に説明す
る。

【０００９】図１は、本発明が適用された電源回路を示
す図である。図に示されるように、電源としてのバッテ
リＢＴの正側に、シングル形のオン／オフ用小信号タイ
プのメインスイッチＳＷ１が接続され、バッテリＢＴと
メインスイッチＳＷ１とのノードには、第１のリレーと
してのプリチャージリレーＲＹ１の接点の常時開端子Ｓ
１ａが接続されている。なお、このプリチャージリレー
ＲＹ１の接点の常時閉端子Ｓ１ｂは接地され、コモン端
子Ｓ１ｃが、プリチャージ抵抗Ｒ１を介して負荷１に接
続されている。この負荷１は、例えばＤＣまたはＡＣモ
ータを駆動制御する回路のプリドライバやパワー素子回
路である。そして、プリチャージ抵抗Ｒ１と負荷１との
ノードには、負荷１に並列に設けられたパワーコンデン
サＣ１が接続されている。

【００１０】メインスイッチＳＷ１をオンすることによ
り、順方向接続されたダイオードＤ１介して、上記プリ
チャージリレーＲＹ１のコイルＬ１が励磁されるように
なっていると共に、ダイオードＤ１とコイルＬ１とのノ
ードに接続されたコンデンサＣ２が充電されるようにな
っている。また、メインスイッチＳＷ１とダイオードＤ
１とのノードから分岐してダイオードＤ２及び一対の抵
抗Ｒ２・Ｒ３が直列に接続されており、メインスイッチ
ＳＷ１のオンにより、両抵抗Ｒ２・Ｒ３にて分圧された
電圧によりトランジスタＴｒ１がオンするようになって
いる。

【００１１】上記プリチャージリレーＲＹ１の接点のコ
モン端子Ｓ１ｃは、第２のリレーとしてのフェイルセー
フリレーＲＹ２の接点の常時開端子Ｓ２ａに接続されて
いると共に、フェイルセーフリレーＲＹ２のコイルＬ２
とも接続されている。このコイルＬ２と上記トランジス
タＴｒ１との間にはトランジスタＴｒ２が設けられてお
り、したがって、励磁状態で常時開端子Ｓ１ａ側に切り
換えられたプリチャージリレーＲＹ１の接点を介してコ
イルＬ２に電源電圧が印加されるため、両トランジスタ
Ｔｒ１・Ｔｒ２がオンすることによりコイルＬ２が励磁
される。

【００１２】上記プリチャージリレーＲＹ１のコイルＬ
１の両端には、接地側から電源側に向けて電流を流す向
きのダイオードＤ３が接続されている。同様に、フェイ
ルセーフリレーＲＹ２のコイルＬ２の両端にも、接地側
から電源側に向けて電流を流す向きのダイオードＤ４が
接続されている。

【００１３】また、プリチャージリレーＲＹ１の接点の
コモン端子Ｓ１ｃとプリチャージ抵抗Ｒ１とのノード
が、制御系電源２に接続されている。その制御系電源２
からの電源供給により遅延動作する遅延手段としてのリ
セット回路３の出力信号により、ＣＰＵ４がリセット解
除され、ＣＰＵ４から前記トランジスタＴｒ２にオン信
号が出力されるようになっている。また、これら制御系
電源２・リセット回路３・ＣＰＵ４と、前記両トランジ
スタＴｒ１・Ｔｒ２により構成された回路によりフェイ
ルセーフリレーＲＹ２を制御するリレー制御手段が設け
られている。

【００１４】次に、本電源回路の動作要領について図２
のタイムチャートを参照して以下に示す。まずメインス
イッチＳＷ１をオン状態にすると、前記したようにコン
デンサＣ２が充電され、その満充電までの時間経過後
に、プリチャージリレーＲＹ１のコイルＬ１が励磁され
て、その接点の常時開端子Ｓ１ａ側への切換によりパワ
ーコンデンサＣ１への充電が開始される。

【００１５】また、上記プリチャージリレーＲＹ１の常
時開端子Ｓ１ａ側への切換時に、制御系電源２にバッテ
リ電圧ＢＴが入力されるため、制御系電源電圧が発生す
る。その制御系電源電圧の発生により、リセット回路３
を介してＣＰＵ４がパワーオンリセットされるが、その
タイミングを、パワーコンデンサＣ１が十分満充電され
るまで遅延させるように設定しておく。そして、パワー
オンリセットのタイミングでＣＰＵ４からオン信号が出
力されて、トランジスタＴｒ２がオンし、フェイルセー
フリレーＲＹ２のコイルＬ２が励磁されて、その接点が
常時開端子Ｓ２ａ側へ切り替わる。

【００１６】このフェイルセーフリレーＲＹ２の励磁後
にはプリチャージリレーＲＹ１及びフェイルセーフリレ
ーＲＹ２の両接点を介して、すなわちプリチャージ抵抗
Ｒ１をバイパスして負荷１へ電流が流れ得る。したがっ
て、メインスイッチＳＷ１をオンする電源投入時のパワ
ーコンデンサＣ１への突入電流はプリチャージ抵抗Ｒ１
を介して流れるため、その突入電流によるメインスイッ
チＳＷ１の接点溶着を防止し得る。

【００１７】次に、メインスイッチＳＷ１をオフにする
と、ダイオードＤ３により、ある程度の間、プリチャー
ジリレーＲＹ１のコイルＬ１に流れるコイル電流が持続
され、プリチャージリレーＲＹ１の励磁状態が保持され
る。また、プリチャージリレーＲＹ１のオフ時のコイル
Ｌ１の電圧（Ｖ１）がかなり小さいことから、抵抗Ｒ２
・Ｒ３による分圧（Ｖ２）をＶ２＞Ｖ１に設定しておく
と、プリチャージリレーＲＹ１がオフする前にトランジ
スタＴｒ１がオフし、トランジスタＴｒ２のエミッタを
接地状態からフローティング状態にして、プリチャージ
リレーＲＹ１よりも先にフェイルセーフリレーＲＹ２が
オフすることになる。

【００１８】このようにして、フェイルセーフリレーＲ
Ｙ２のオフの後にプリチャージリレーＲＹ１がオフし
て、パワーコンデンサＣ１が、プリチャージ抵抗Ｒ１・
プリチャージリレーＲＹ１の常時閉端子Ｓ１ｂを介して
放電される。したがって、メインスイッチＳＷ１をオフ
すると、プリチャージリレーＲＹ１の接点にはプリチャ
ージ抵抗Ｒ１を介してパワーコンデンサＣ１の放電電流
が流れるため、プリチャージリレーＲＹ１の接点の溶着
を防止し得る。

【００１９】なお、上記動作をより一層確実にするため
に、本具体例では、ダイオードＤ１・Ｄ２及びコンデン
サＣ２を設けている。このようにすることにより、プリ
チャージリレーＲＹ１のオン状態の時間を長く保持する
ことができ、リレーの機械的な動作遅れに対して十分な
余裕をもたせて、メインスイッチＳＷ１のオフによるフ
ェイルセーフリレーＲＹ２のオフからプリチャージリレ
ーＲＹ１のオフ動作を行わせることを確実にすることが
できる。また、ダイオードＤ１・Ｄ２によって電源の逆
接保護ができる。

【００２０】

【発明の効果】このように本発明によれば、スイッチの
オン時には第２のリレーが遅延して励磁されるため、ま
ずプリチャージ抵抗を介してパワーコンデンサが充電さ
れ、その後プリチャージ抵抗と並列に設けられた第２の
リレーの接点を介して電流を負荷に流すことができ、ス
イッチオン時におけるパワーコンデンサへの突入電流に
よる大電流がスイッチに流れることがなく、スイッチを
小電流容量のものにすることができる。また、スイッチ
のオフ時には第１のリレーよりも先に第２のリレーが非
励磁状態になって、パワーコンデンサの放電電流をプリ
チャージ抵抗を介して流す状態で第１のリレーの接点を
オフにするため、リレー接点の溶着を防止することがで
きる。

【図面の簡単な説明】

【図１】本発明が適用された電源回路を示す図。

【図２】本電源回路の動作要領を示すタイムチャート。

【図３】従来のパワーコンデンサを用いた電源回路を示
す図。

【図４】従来のプリチャージ抵抗を用いた電源回路を示
す図。

【符号の説明】

１ 負荷 ２ 制御系電源 ３ リセット回路 ４ ＣＰＵ １１ 負荷 Ｃ１ パワーコンデンサ Ｒ１ プリチャージ抵抗 ＲＹ１ プリチャージリレー ＲＹ２ フェイルセーフリレー

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電源と負荷との間に設けられたスイッチ
   のオン／オフにより当該負荷に並列に接続されたパワー
   コンデンサを充放電させるようにした電源回路であっ
   て、 前記スイッチのオンにより励磁されて前記電源と前記パ
   ワーコンデンサとを接続状態にする第１のリレーと、前
   記第１のリレーの接点と前記パワーコンデンサとの間に
   設けられたプリチャージ抵抗と、前記プリチャージ抵抗
   に並列接続された接点を有する第２のリレーと、前記第
   １のリレーの作動時から所定時間経過後に遅延作動信号
   を出力する遅延手段と、励磁状態の第１のリレーと共働
   して前記遅延作動信号を受けて前記第２のリレーを励磁
   しかつ前記スイッチのオフ時には前記第１のリレーより
   も先に前記第２のリレーを非励磁状態にするリレー制御
   手段とを有することを特徴とする電源回路。