JPH1074073A - 表示制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来の表示制御装置は、ビデオメモリを共有
する複数のグラフィックスコントローラとして同一構成
のものが必要で、装置全体が高価で大型化し、また電力
消費も大である。 【解決手段】 第２のグラフィックスコントローラ２０
はビデオメモリ３０のアクセス時は第１のグラフィック
スコントローラ１０に対してメモリアクセス要求信号５
３を送出し、第１のグラフィックスコントローラ１０か
らメモリアクセス許可信号５４の応答があったときにビ
デオメモリ３０に対して描画処理を行うと共に、ビデオ
メモリ３０に対する表示及びリフレッシュ制御はグラフ
ィックスコントローラ１０がグラフィックスコントロー
ラ２０がアクセスしているときも定期的に行っているの
で、グラフィックスコントローラ２０にはビデオメモリ
３０に対する表示制御部及びリフレッシュ制御部は不要
にできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示制御装置に係
り、特にビデオメモリを共有する複数のグラフィックス
コントローラを有する表示制御装置に関する。

【０００２】

【従来の技術】従来の表示制御装置として、複数のグラ
フィックスコントローラ又はプロセッサが、共有する複
数のビデオメモリをアクセスし、これにより複数のグラ
フィックスコントローラ又はプロセッサで別々に生成さ
れる表示信号を切り替えて表示装置に出力するものが知
られている（特開昭６１−３４５９０号公報など）。

【０００３】図２は２つのグラフィックスコントローラ
が１つのビデオメモリを共有する従来の表示制御装置の
一例の構成図を示す。同図に示すように、この表示制御
装置は、互いにシステムバス５１で接続された第１のグ
ラフィックスコントローラ６０及び第２のグラフィック
スコントローラ７０と、これらのグラフィックスコント
ローラ６０及び７０に双方向のＶＲＡＭバス５２を介し
て接続されているビデオメモリ（ＶＲＡＭ）３０と、第
１及び第２のグラフィックスコントローラ６０及び７０
からの表示データを切り替える切り替えスイッチ８０
と、切り替えスイッチ８０からの表示データを表示する
表示装置４０とから構成されている。

【０００４】第１及び第２のグラフィックスコントロー
ラ６０及び７０はそれぞれ同一構成で、ビデオメモリ３
０に対する描画処理を制御する描画制御部６２、７２
と、ビデオメモリ３０の内容を表示装置４０に表示する
ことを制御する表示制御部６３、７３と、ビデオメモリ
３０のリフレッシュ動作を制御するリフレッシュ制御部
６４、７４と、それら各制御部６２〜６４、７２〜７４
からのメモリアクセス要求を調停する調停回路６１、７
１と、ビデオメモリ３０に対するアドレス／データ／制
御信号を制御するメモリインタフェース（Ｉ／Ｆ）部６
５、７５とから構成されている。

【０００５】かかる構成の従来の表示制御装置では、第
１及び第２のグラフィックスコントローラ６０及び７０
は、共有するビデオメモリ３０に対して排他的に描画処
理を行い、また、必要なタイミングで表示装置４０への
表示処理とビデオメモリ３０に対するリフレッシュ処理
を行う。これら第１及び第２のグラフィックスコントロ
ーラ６０及び７０からの出力表示データは、切り替えス
イッチ８０によってその時点で有効であるグラフィック
スコントローラの表示データが選択されて表示装置４０
に入力されて表示される。

【０００６】

【発明が解決しようとする課題】しかるに、上記の従来
の表示制御装置は、第１及び第２のグラフィックスコン
トローラ６０及び７０が排他的に動作しているため、そ
の時点で動作しているグラフィックスコントローラが描
画、表示、リフレッシュのビデオメモリ３０に対するす
べてのアクセスを制御する必要があるため、表示制御及
びリフレッシュ機能を二重持ちする構成となり、第１及
び第２のグラフィックスコントローラ６０及び７０は同
一構成のものが必要で、装置全体が高価で大型化し、ま
た電力消費も大であるいう問題がある。

【０００７】本発明は上記の点に鑑みなされたもので、
複数のグラフィックスコントローラ間で重複する機能を
削減した表示制御装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、描画データを格納するビデオメモリと、
ビデオメモリに対して定期的に表示とリフレッシュアク
セスを行い、任意のときにビデオメモリに対して描画処
理を行い、外部からのメモリアクセス要求応答信号受信
時はビデオメモリのアクセスの可否を判断してアクセス
可能なときにメモリアクセス許可信号を出力すると共に
ビデオメモリとのバスを解放する第１のグラフィックス
コントローラと、第１のグラフィックスコントローラと
共にビデオメモリを共有し、ビデオメモリのアクセス時
は第１のグラフィックスコントローラに対してメモリア
クセス要求信号を送出し、第１のグラフィックスコント
ローラからメモリアクセス許可信号の応答があったとき
にビデオメモリに対して描画処理を行う第２のグラフィ
ックスコントローラと、ビデオメモリから読み出された
描画データを画面表示する表示装置とを有し、第１又は
第２のグラフィックスコントローラによる描画処理によ
りビデオメモリから読み出された描画データを第１のグ
ラフィックスコントローラを介して表示装置に供給して
表示させるように構成したものである。

【０００９】本発明では、第２のグラフィックスコント
ローラはビデオメモリのアクセス時は第１のグラフィッ
クスコントローラに対してメモリアクセス要求信号を送
出し、第１のグラフィックスコントローラからメモリア
クセス許可信号の応答があったときにビデオメモリに対
して描画処理を行うと共に、ビデオメモリに対する表示
及びリフレッシュ制御は第１のグラフィックスコントロ
ーラが第２のグラフィックスコントローラがアクセスし
ているときも定期的に行っているので、第２のグラフィ
ックスコントローラにはビデオメモリに対する表示制御
部及びリフレッシュ制御部は不要にできる。

【００１０】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。

【００１１】図１は本発明になる表示制御装置の一実施
の形態の構成図を示す。同図中、図２と同一構成部分に
は同一符号を付してある。図１に示すように、本実施の
形態の表示制御装置は、互いにシステムバス５１で接続
された第１のグラフィックスコントローラ１０及び第２
のグラフィックスコントローラ２０と、これらのグラフ
ィックスコントローラ１０及び２０に双方向のＶＲＡＭ
バス５２を介して接続されて、第１及び第２のグラフィ
ックスコントローラ１０及び２０で共有され、描画デー
タを格納するビデオメモリ（ＶＲＡＭ）３０と、第１及
び第２のグラフィックスコントローラ１０及び２０から
の表示データを表示する表示装置４０とから構成されて
いる。

【００１２】第１のグラフィックスコントローラ１０は
マスタ側となるグラフィックスコントローラで、ビデオ
メモリ３０に対する描画処理を制御する描画制御部１２
と、ビデオメモリ３０の内容を表示装置４０に表示する
ことを制御する表示制御部１３と、ビデオメモリ３０の
リフレッシュ動作を制御するリフレッシュ制御部１４
と、それら各制御部１２〜１４からのメモリアクセス要
求を調停すると共に、メモリアクセス要求信号５３受信
時はビデオメモリ３０のアクセスの可否を判断してアク
セス可能なときにメモリアクセス許可信号５４を出力す
る機能を備えた調停回路１１と、ビデオメモリ３０に対
するアドレス／データ／制御信号を制御するメモリイン
タフェース（Ｉ／Ｆ）部１５とから構成されている。

【００１３】これに対し、第２のグラフィックスコント
ローラ２０はスレーブ側となるグラフィックスコントロ
ーラで、ビデオメモリ３０に対する描画処理を制御する
描画制御部２２と、描画制御部２２からのメモリアクセ
ス要求を調停すると共に、メモリアクセス要求信号５３
の出力後にメモリアクセス許可信号５４の受信したとき
は制御信号２４を送出する機能を備えた調停回路２１
と、ビデオメモリ３０に対するアドレス／データ／制御
信号を制御し、制御信号２４の入力時はアクセス信号を
発生するメモリインタフェース（Ｉ／Ｆ）部２３とから
構成されており、第１のグラフィックスコントローラ１
０に比し描画制御部とリフレッシュ制御部を有しない構
成である。

【００１４】次に、この実施の形態の動作について説明
する。第１のグラフィックスコントローラ１０と、第２
のグラフィックスコントローラ２０はそれぞれ個別のオ
ペレーティングシステム（ＯＳ）上で制御される構成で
ある。各オペレーティングシステム動作時にそのオペレ
ーティングシステムに対応したグラフィックスコントロ
ーラがビデオメモリ３０に関して描画処理を行う。

【００１５】いま、第１のグラフィックスコントローラ
１０が動作するオペレーティングシステムが動作してい
る場合、システムバス５１を通じて描画コマンドあるい
は描画データが第１のグラフィックスコントローラ１０
に対して送られる。第１のグラフィックスコントローラ
１０は送られてきた上記の描画コマンドあるいは描画デ
ータを描画制御部１２で処理する。また、第１のグラフ
ィックスコントローラ１０内の表示制御部１３は表示解
像度と画面リフレッシュレートから決まる表示データ読
み出し要求タイミングでビデオメモリアクセスの起動を
要求する。また、リフレッシュ制御部１４はビデオメモ
リ３０の仕様に従った間隔でビデオメモリリフレッシュ
アクセスを要求する。

【００１６】これらの描画／表示／リフレッシュのため
のメモリアクセス要求はそれらを調停するための調停回
路１１によって調停され、制御信号１６としてメモリＩ
／Ｆ部１５に渡される。これにより、メモリＩ／Ｆ部１
５は実際のアクセス信号を発生し、それをＶＲＡＭバス
５２を通じてビデオメモリ３０に供給する。このとき、
第２のグラフィックスコントローラ２０はビデオメモリ
３０に対するアクセスは一切発生させない。

【００１７】次に、オペレーティングシステムが切り替
わり、第２のグラフィックスコントローラ２０をターゲ
ットとしたオペレーティングシステムが起動する場合の
動作について説明する。この場合は、システムバス５１
を通じて描画コマンドあるいは描画データが第２のグラ
フィックスコントローラ２０に対して送られる。第２の
グラフィックスコントローラ２０は送られてきたこの描
画コマンドあるいは描画データを描画制御部２２で処理
する。

【００１８】描画制御部２２で描画要求が受け付けられ
た場合、描画制御部２２は調停回路２１により第１のグ
ラフィックスコントローラ１０内の調停回路１１に対す
るメモリアクセス要求信号５３を発生させる。

【００１９】一方、第１のグラフィックスコントローラ
１０は、前述の第１のグラフィックスコントローラ１０
をターゲットとしたオペレーティングシステムが動作し
ていたときと同様に、スレーブ側の第２のグラフィック
スコントローラ２０が定常的に動作している場合でも、
ビデオメモリ３０に対して定期的に表示／リフレッシュ
アクセスを行っている。

【００２０】この第１のグラフィックスコントローラ１
０内の調停回路１１に上記のメモリアクセス要求信号５
３が入力されると、調停回路１１は表示及びリフレッシ
ュのアクセスと調停を行った後、第２のグラフィックス
コントローラ２０に対してメモリアクセス許可信号５４
を返し、それと同時に第１のグラフィックスコントロー
ラ１０内のメモリＩ／Ｆ部１５に対してＶＲＡＭバス５
２を手放す（解放する）ように制御する。

【００２１】上記のメモリアクセス許可信号５４を受け
取った第２のグラフィックスコントローラ２０内の調停
回路２１は、制御信号２４を発生してメモリＩ／Ｆ部２
３に渡し、メモリＩ／Ｆ部２３により実際のアクセス信
号を発生させ、それをＶＲＡＭバス５２を通じてビデオ
メモリ３０に供給させる。第２のグラフィックスコント
ローラ２０によりアクセスされて得られたビデオメモリ
３０からの画面表示データ（描画データ）は、第１のグ
ラフィックスコントローラ１０内の表示制御部１３の制
御の下に表示装置４０へ送られて表示される。

【００２２】このように、この実施の形態では、第１及
び第２のグラフィックスコントローラ１０及び２０間で
メモリアクセスの要求信号５３とメモリアクセス許可信
号５４とをやり取りすることにより、スレーブ側の第２
のグラフィックスコントローラ２０が定常的に動作して
いる場合でも、マスタ側の第１のグラフィックスコント
ローラ１０がビデオメモリ３０の表示及びメモリリフレ
ッシュアクセスを行うようにしているため、スレーブ側
の第２のグラフィックスコントローラ２０には表示及び
リフレッシュのための制御回路を不要にできる。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
排他に動作する第１及び第２のグラフィックスコントロ
ーラの間でメモリアクセス要求信号とメモリアクセス許
可信号の送受が行われ、ビデオメモリに対する表示及び
リフレッシュ制御は第１のグラフィックスコントローラ
が第２のグラフィックスコントローラのアクセス中も定
期的に行うことで、第２のグラフィックスコントローラ
にビデオメモリに対する表示制御部及びリフレッシュ制
御部を不要にしたため、装置全体を小型で安価な構成に
することができると共に、消費電力も低減できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の構成図である。

【図２】従来の一例の構成図である。

【符号の説明】

１０ 第１のグラフィックコントローラ １１、２１ 調停回路 １２、２２ 描画制御回路 １３ 表示制御部 １４ リフレッシュ制御部 １５ メモリインタフェース（Ｉ／Ｆ）部 １６、２４ 制御信号 ２０ 第２のグラフィックコントローラ ３０ ビデオメモリ（ＶＲＡＭ） ４０ 表示装置 ５１ システムバス ５２ ＶＲＡＭバス ５３ メモリアクセス要求信号 ５４ メモリアクセス許可信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】 描画データを格納するビデオメモリと、 前記ビデオメモリに対して定期的に表示とリフレッシュ
   アクセスを行い、任意のときに該ビデオメモリに対して
   描画処理を行い、外部からのメモリアクセス要求応答信
   号受信時は該ビデオメモリのアクセスの可否を判断して
   アクセス可能なときにメモリアクセス許可信号を出力す
   ると共に該ビデオメモリとのバスを解放する第１のグラ
   フィックスコントローラと、 前記第１のグラフィックスコントローラと共に前記ビデ
   オメモリを共有し、前記ビデオメモリのアクセス時は該
   第１のグラフィックスコントローラに対して前記メモリ
   アクセス要求信号を送出し、該第１のグラフィックスコ
   ントローラから前記メモリアクセス許可信号の応答があ
   ったときに前記ビデオメモリに対して描画処理を行う第
   ２のグラフィックスコントローラと、 前記ビデオメモリから読み出された前記描画データを画
   面表示する表示装置とを有し、前記第１又は第２のグラ
   フィックスコントローラによる描画処理により前記ビデ
   オメモリから読み出された前記描画データを前記第１の
   グラフィックスコントローラを介して前記表示装置に供
   給して表示させることを特徴とする表示制御装置。
2. 【請求項２】 前記第１のグラフィックスコントローラ
   は、前記ビデオメモリに対する描画処理を制御する第１
   の描画制御部と、該ビデオメモリの内容を前記表示装置
   に表示することを定期的に制御する表示制御部と、該ビ
   デオメモリのリフレッシュ動作を定期的に制御するリフ
   レッシュ制御部と、該第１の描画制御部、表示制御部及
   びリフレッシュ制御部からのメモリアクセス要求を調停
   すると共に、前記メモリアクセス要求信号受信時は該ビ
   デオメモリのアクセスの可否を判断してアクセス可能な
   ときに前記メモリアクセス許可信号を出力する機能を備
   えた第１の調停回路と、該ビデオメモリに対するアドレ
   ス／データ／制御信号を制御する第１のメモリインタフ
   ェース部とから構成され、 前記第２のグラフィックスコントローラは、前記ビデオ
   メモリに対する描画処理を制御する第２の描画制御部
   と、該第２の描画制御部からのメモリアクセス要求を調
   停すると共に、前記メモリアクセス要求信号の出力及び
   前記メモリアクセス許可信号の受信機能を備えた第２の
   調停回路と、該ビデオメモリに対するアドレス／データ
   ／制御信号を制御する第２のメモリインタフェース部と
   から構成され、該第２の調停回路は前記メモリアクセス
   許可信号の受信により該第２のメモリインタフェース部
   に制御信号を送出して該ビデオメモリに対するアクセス
   信号を発生させることを特徴とする請求項１記載の表示
   制御装置。