JPH1074114A - 低電圧ｉｃ用電源回路 - Google Patents
低電圧ｉｃ用電源回路Info
- Publication number
- JPH1074114A JPH1074114A JP23089696A JP23089696A JPH1074114A JP H1074114 A JPH1074114 A JP H1074114A JP 23089696 A JP23089696 A JP 23089696A JP 23089696 A JP23089696 A JP 23089696A JP H1074114 A JPH1074114 A JP H1074114A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- low
- power supply
- zener diode
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 安価な低電圧ＩＣ用電源回路を提供するこ
と。 【解決手段】 電源ライン１１の電圧（Ｖ0 ）を低電圧
ＩＣの動作用電圧（Ｖ1）に調整して当該低電圧ＩＣ１
３の電源端子（Ｖｃｃ）に印加する低電圧ＩＣ用電源回
路において、電源ライン１１にカソードが接続されると
共に低電圧ＩＣ１３の電源端子（Ｖｃｃ）にアノードが
接続されＶ0 −Ｖ1 の電圧降下を生じさせるツェナダイ
オード１２を備えている。
と。 【解決手段】 電源ライン１１の電圧（Ｖ0 ）を低電圧
ＩＣの動作用電圧（Ｖ1）に調整して当該低電圧ＩＣ１
３の電源端子（Ｖｃｃ）に印加する低電圧ＩＣ用電源回
路において、電源ライン１１にカソードが接続されると
共に低電圧ＩＣ１３の電源端子（Ｖｃｃ）にアノードが
接続されＶ0 −Ｖ1 の電圧降下を生じさせるツェナダイ
オード１２を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、低電圧ＩＣ用電源
回路に係り、特に、電源ラインの電圧（Ｖ0 ）を低電圧
ＩＣの動作用電圧（Ｖ1 ）に調整して当該低電圧ＩＣの
電源端子に印加する低電圧ＩＣ用電源回路に関する。
回路に係り、特に、電源ラインの電圧（Ｖ0 ）を低電圧
ＩＣの動作用電圧（Ｖ1 ）に調整して当該低電圧ＩＣの
電源端子に印加する低電圧ＩＣ用電源回路に関する。
【０００２】
【従来の技術】電子機器を構成する回路は、従来一般的
に５Ｖの動作用電源を供給されて機能するようになって
いた。これに対し、省電力化に寄与する低電圧ＩＣは約
３．３Ｖの動作用電源を供給して機能するようになって
いた。このため、５Ｖの電源ラインから３．３Ｖの電圧
を生成して低電圧ＩＣに入力する電源回路が用いられて
きた。一例を図３に示す。
に５Ｖの動作用電源を供給されて機能するようになって
いた。これに対し、省電力化に寄与する低電圧ＩＣは約
３．３Ｖの動作用電源を供給して機能するようになって
いた。このため、５Ｖの電源ラインから３．３Ｖの電圧
を生成して低電圧ＩＣに入力する電源回路が用いられて
きた。一例を図３に示す。
【０００３】図３において、電源ライン５１は、トラン
ジスタ５２のコレクタに接続されると共に抵抗５３を介
してトランジスタ５２のベースに接続されている。ま
た、とトランジスタ５２のベースにツェナダイオード５
４のカソードが接続されると共に、当該ツェナダイオー
ド５３のアノードは接地されている。更に、トランジス
タ５２のエミッタは、低電圧ＩＣ５５の電源端子（Ｖｃ
ｃ）に接続されている。そして、５Ｖの電源ライン５１
からトランジスタ５２のベース電圧に応じて低電圧ＩＣ
５５の電源端子に３．３Ｖが印加される。
ジスタ５２のコレクタに接続されると共に抵抗５３を介
してトランジスタ５２のベースに接続されている。ま
た、とトランジスタ５２のベースにツェナダイオード５
４のカソードが接続されると共に、当該ツェナダイオー
ド５３のアノードは接地されている。更に、トランジス
タ５２のエミッタは、低電圧ＩＣ５５の電源端子（Ｖｃ
ｃ）に接続されている。そして、５Ｖの電源ライン５１
からトランジスタ５２のベース電圧に応じて低電圧ＩＣ
５５の電源端子に３．３Ｖが印加される。
【０００４】この他、ドロッパ回路，チョッパ型降圧回
路，ＤＣ−ＤＣコンバータやシリーズレギュレータ等が
用いられていた。
路，ＤＣ−ＤＣコンバータやシリーズレギュレータ等が
用いられていた。
【０００５】
【発明が解決しようとする課題】しかしながら、低電圧
ＩＣのために上述のような５Ｖ→３．３Ｖ変換の電源回
路を装備することはコスト高の要因になっていた。
ＩＣのために上述のような５Ｖ→３．３Ｖ変換の電源回
路を装備することはコスト高の要因になっていた。
【０００６】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、特に、安価な低電圧ＩＣ用電源回路を提供す
ることを、その目的とする。
を改善し、特に、安価な低電圧ＩＣ用電源回路を提供す
ることを、その目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明では、電源ラインの電圧
（Ｖ0）を低電圧ＩＣの動作用電圧（Ｖ1 ）に調整して
当該低電圧ＩＣの電源端子に印加する低電圧ＩＣ用電源
回路において、電源ラインにカソードが接続されると共
に低電圧ＩＣの電源端子にアノードが接続されＶ0 −Ｖ
1 の電圧降下を生じさせるツェナダイオードを備えてい
る、という構成を採っている。本発明では、例えば、電
源ラインの電圧が５Ｖで低電圧ＩＣの動作用電圧が約３
Ｖの場合、電源ラインに５Ｖが印加されると、ツェナダ
イオードで２Ｖが電圧降下し、低電圧ＩＣの電源端子に
３Ｖが印加される。
め、請求項１記載の発明では、電源ラインの電圧
（Ｖ0）を低電圧ＩＣの動作用電圧（Ｖ1 ）に調整して
当該低電圧ＩＣの電源端子に印加する低電圧ＩＣ用電源
回路において、電源ラインにカソードが接続されると共
に低電圧ＩＣの電源端子にアノードが接続されＶ0 −Ｖ
1 の電圧降下を生じさせるツェナダイオードを備えてい
る、という構成を採っている。本発明では、例えば、電
源ラインの電圧が５Ｖで低電圧ＩＣの動作用電圧が約３
Ｖの場合、電源ラインに５Ｖが印加されると、ツェナダ
イオードで２Ｖが電圧降下し、低電圧ＩＣの電源端子に
３Ｖが印加される。
【０００８】請求項２記載の発明では、低電圧ＩＣの入
出力信号線とツェナダイオードのアノードとの間に所定
の抵抗を接続した、という構成を採っている。本発明で
は、低電圧ＩＣの入出力信号線の電位が（Ｖ0 −Ｖ1 ）
Ｖ以下に保たれる。
出力信号線とツェナダイオードのアノードとの間に所定
の抵抗を接続した、という構成を採っている。本発明で
は、低電圧ＩＣの入出力信号線の電位が（Ｖ0 −Ｖ1 ）
Ｖ以下に保たれる。
【０００９】請求項３記載の発明では、低電圧ＩＣの複
数の入出力信号線とツェナダイオードのアノードとの間
に当該入出力信号線毎に所定の抵抗を接続した、という
構成を採っている。本発明では、低電圧ＩＣの複数の入
出力信号線の電位が（Ｖ0 −Ｖ1 ）Ｖ以下に保たれる。
数の入出力信号線とツェナダイオードのアノードとの間
に当該入出力信号線毎に所定の抵抗を接続した、という
構成を採っている。本発明では、低電圧ＩＣの複数の入
出力信号線の電位が（Ｖ0 −Ｖ1 ）Ｖ以下に保たれる。
【００１０】これらにより前述した目的を達成しようと
するものである。
するものである。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態を図１
に基づいて説明する。
に基づいて説明する。
【００１２】図１は、電源ライン１１の電圧（Ｖ0 ）を
低電圧ＩＣ１３の動作用電圧（Ｖ1）に調整して当該低
電圧ＩＣ１３の電源端子（Ｖｃｃ）に印加する低電圧Ｉ
Ｃ用電源回路を示す。符号１２は、ツェナダイオードを
示す。このツェナダイオード１２は、電源ライン１１に
カソードが接続されると共に低電圧ＩＣ１３の電源端子
（Ｖｃｃ）にアノードが接続されている。ここで、ツェ
ナダイオード１２は、Ｖ0 −Ｖ1 の電圧降下を生じさせ
るものである。そして、電源ラインの電圧が５Ｖで低電
圧ＩＣの動作用電圧が約３Ｖの場合、電源ラインに５Ｖ
が印加されると、ツェナダイオードで２Ｖが電圧降下
し、低電圧ＩＣの電源端子に３Ｖが印加される。
低電圧ＩＣ１３の動作用電圧（Ｖ1）に調整して当該低
電圧ＩＣ１３の電源端子（Ｖｃｃ）に印加する低電圧Ｉ
Ｃ用電源回路を示す。符号１２は、ツェナダイオードを
示す。このツェナダイオード１２は、電源ライン１１に
カソードが接続されると共に低電圧ＩＣ１３の電源端子
（Ｖｃｃ）にアノードが接続されている。ここで、ツェ
ナダイオード１２は、Ｖ0 −Ｖ1 の電圧降下を生じさせ
るものである。そして、電源ラインの電圧が５Ｖで低電
圧ＩＣの動作用電圧が約３Ｖの場合、電源ラインに５Ｖ
が印加されると、ツェナダイオードで２Ｖが電圧降下
し、低電圧ＩＣの電源端子に３Ｖが印加される。
【００１３】これによると、安価で簡易な低電圧ＩＣ用
電源回路を実現できる。しかも、実装面積はツェナダイ
オード１個分である。
電源回路を実現できる。しかも、実装面積はツェナダイ
オード１個分である。
【００１４】次に、図２に他の実施形態を示す。
【００１５】図２では、低電圧ＩＣ１３の複数の入出力
信号線２２とツェナダイオード１２のアノードとの間に
当該入出力信号線２２毎に所定の抵抗２１（プルアップ
抵抗）が接続されている。その他の構成は上記実施形態
と同一である。これによると、低電圧ＩＣ１３の複数の
入出力信号線２１の電位が低電圧ＩＣ１３の電源電圧以
下に保たれるから、入出力信号線２１を介して他の低電
圧ＩＣと信号授受を行う場合でも低電圧ＩＣの電源電圧
よりも高い電圧が印加される不都合を防止できる。即
ち、入出力信号線２１がハイレベル信号を出力する場合
に出力回路がオープンコレクタであったとしても信号が
不定となる不都合を防止して低電圧ＩＣの電源電圧以上
の電圧が他の低電圧ＩＣに印加されないようにすること
ができる。
信号線２２とツェナダイオード１２のアノードとの間に
当該入出力信号線２２毎に所定の抵抗２１（プルアップ
抵抗）が接続されている。その他の構成は上記実施形態
と同一である。これによると、低電圧ＩＣ１３の複数の
入出力信号線２１の電位が低電圧ＩＣ１３の電源電圧以
下に保たれるから、入出力信号線２１を介して他の低電
圧ＩＣと信号授受を行う場合でも低電圧ＩＣの電源電圧
よりも高い電圧が印加される不都合を防止できる。即
ち、入出力信号線２１がハイレベル信号を出力する場合
に出力回路がオープンコレクタであったとしても信号が
不定となる不都合を防止して低電圧ＩＣの電源電圧以上
の電圧が他の低電圧ＩＣに印加されないようにすること
ができる。
【００１６】
【発明の効果】本発明は、以上のように構成され機能す
るので、これによると、電源ラインにカソードが接続さ
れると共に低電圧ＩＣの電源端子にアノードが接続され
Ｖ0 −Ｖ1 の電圧降下を生じさせるツェナダイオードを
備えたから、安価で簡易な低電圧ＩＣ用電源回路を実現
できる。しかも、実装面積はツェナダイオード１個分で
ある。
るので、これによると、電源ラインにカソードが接続さ
れると共に低電圧ＩＣの電源端子にアノードが接続され
Ｖ0 −Ｖ1 の電圧降下を生じさせるツェナダイオードを
備えたから、安価で簡易な低電圧ＩＣ用電源回路を実現
できる。しかも、実装面積はツェナダイオード１個分で
ある。
【００１７】また、低電圧ＩＣの入出力信号線とツェナ
ダイオードのアノードとの間に抵抗を接続した場合は、
低電圧ＩＣの入出力信号線の電位が低電圧ＩＣの電源電
圧以下に保たれるから、入出力信号線を介した他の低電
圧ＩＣとの信号授受を安全に行うことができる、という
従来にない優れた低電圧ＩＣ用電源回路を提供すること
ができる。
ダイオードのアノードとの間に抵抗を接続した場合は、
低電圧ＩＣの入出力信号線の電位が低電圧ＩＣの電源電
圧以下に保たれるから、入出力信号線を介した他の低電
圧ＩＣとの信号授受を安全に行うことができる、という
従来にない優れた低電圧ＩＣ用電源回路を提供すること
ができる。
【図１】本発明の一実施形態を示す回路図である。
【図２】本発明の他の実施形態を示す回路図である。
【図３】従来例を示す回路図である。
１１ 電源ライン １２ ツェナダイオード １３ 低電圧ＩＣ ２１ 抵抗 ２２ 入出力信号線
Claims (3)
- 【請求項１】 電源ラインの電圧（Ｖ0 ）を低電圧ＩＣ
の動作用電圧（Ｖ1）に調整して当該低電圧ＩＣの電源
端子に印加する低電圧ＩＣ用電源回路において、 前記電源ラインにカソードが接続されると共に前記低電
圧ＩＣの電源端子にアノードが接続されＶ0 −Ｖ1 の電
圧降下を生じさせるツェナダイオードを備えていること
を特徴とした低電圧ＩＣ用電源回路。 - 【請求項２】 前記低電圧ＩＣの入出力信号線と前記ツ
ェナダイオードのアノードとの間に所定の抵抗を接続し
たことを特徴とする請求項１記載の低電圧ＩＣ用電源回
路。 - 【請求項３】 前記低電圧ＩＣの複数の入出力信号線と
前記ツェナダイオードのアノードとの間に当該入出力信
号線毎に所定の抵抗を接続したことを特徴とする請求項
１記載の低電圧ＩＣ用電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23089696A JP3147145B2 (ja) | 1996-08-30 | 1996-08-30 | 低電圧ｉｃ用電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23089696A JP3147145B2 (ja) | 1996-08-30 | 1996-08-30 | 低電圧ｉｃ用電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1074114A true JPH1074114A (ja) | 1998-03-17 |
| JP3147145B2 JP3147145B2 (ja) | 2001-03-19 |
Family
ID=16915003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23089696A Expired - Fee Related JP3147145B2 (ja) | 1996-08-30 | 1996-08-30 | 低電圧ｉｃ用電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147145B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007244147A (ja) * | 2006-03-10 | 2007-09-20 | Hitachi Ltd | 集積回路用電源保護回路 |
-
1996
- 1996-08-30 JP JP23089696A patent/JP3147145B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007244147A (ja) * | 2006-03-10 | 2007-09-20 | Hitachi Ltd | 集積回路用電源保護回路 |
| US7656624B2 (en) | 2006-03-10 | 2010-02-02 | Hitachi, Ltd. | IC power protection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3147145B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177785B1 (en) | Programmable voltage regulator circuit with low power consumption feature | |
| US7023187B2 (en) | Integrated circuit for generating a plurality of direct current (DC) output voltages | |
| JP2806324B2 (ja) | 内部降圧回路 | |
| US5193198A (en) | Method and apparatus for reduced power integrated circuit operation | |
| JP4106979B2 (ja) | 電子装置 | |
| US5811861A (en) | Semiconductor device having a power supply voltage step-down circuit | |
| JP2944243B2 (ja) | 半導体集積回路 | |
| JPH1175366A (ja) | プログラム可能なコンバータ | |
| JPH04321315A (ja) | パワーオンリセット装置 | |
| KR100576491B1 (ko) | 이중 내부전압 발생장치 | |
| JP2004088818A (ja) | Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ | |
| US4952863A (en) | Voltage regulator with power boost system | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JP3147145B2 (ja) | 低電圧ｉｃ用電源回路 | |
| JP4357698B2 (ja) | リセット回路及び電源装置 | |
| JPH02154159A (ja) | トランジスタ電流波形を検知するための回路 | |
| KR19990000642A (ko) | 펄스폭 변조 제어기 | |
| US6642695B1 (en) | Voltage mode boost converter using a period-fixed amplitude-modulated pulse control signal | |
| US7612546B2 (en) | Configurable internal/external linear voltage regulator | |
| JP2830648B2 (ja) | 電圧検出回路 | |
| KR940006505B1 (ko) | 전원전압 변동에 둔감한 티티엘 입력버퍼 | |
| JP2000029543A (ja) | 安定化電源装置 | |
| JP3609243B2 (ja) | スイッチ回路 | |
| JPH01129769A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001206 |
|
| LAPS | Cancellation because of no payment of annual fees |