JPH1075126A - カスコード接続回路 - Google Patents
カスコード接続回路Info
- Publication number
- JPH1075126A JPH1075126A JP8230042A JP23004296A JPH1075126A JP H1075126 A JPH1075126 A JP H1075126A JP 8230042 A JP8230042 A JP 8230042A JP 23004296 A JP23004296 A JP 23004296A JP H1075126 A JPH1075126 A JP H1075126A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- power supply
- voltage
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電源から供給される電圧がノイズの成分を含
んでいた場合、カスコードトランジスターを通じて、出
力端子から出力される出力信号電圧にもノイズが混入し
てしまう。 【解決手段】 回路を動かす電源１と、電源１から電源
電圧が入力されることにより基準電圧が発生する抵抗２
と、抵抗２で発生した基準電圧を保持するコンデンサー
１０と、カスコード接続をするＦＥＴ４と、信号が入力
される入力端子５と、入力端子５から入力された信号を
増幅するトランジスター６と、トランジスター６により
増幅された信号を外部に出力する出力端子８とを備え、
遮断状態になることで電源１に含まれるノイズを遮断す
るスイッチ９を備えたものである。
んでいた場合、カスコードトランジスターを通じて、出
力端子から出力される出力信号電圧にもノイズが混入し
てしまう。 【解決手段】 回路を動かす電源１と、電源１から電源
電圧が入力されることにより基準電圧が発生する抵抗２
と、抵抗２で発生した基準電圧を保持するコンデンサー
１０と、カスコード接続をするＦＥＴ４と、信号が入力
される入力端子５と、入力端子５から入力された信号を
増幅するトランジスター６と、トランジスター６により
増幅された信号を外部に出力する出力端子８とを備え、
遮断状態になることで電源１に含まれるノイズを遮断す
るスイッチ９を備えたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、ノイズの少ない回
路が必要なあらゆる機器の内部の、増幅回路の一部とし
て用いて有効なカスコード接続回路に関するものであ
る。
路が必要なあらゆる機器の内部の、増幅回路の一部とし
て用いて有効なカスコード接続回路に関するものであ
る。
【０００２】
【従来の技術】近年、産業の発展に伴いあらゆる機器が
高性能化し、ノイズによる性能劣化が問題になって来た
結果、ノイズの少ない機器の必要性が増大している。一
方、近年のデジタル機器の普及に伴い、ＡＣ電源が機器
から漏れ出すデジタルノイズによって汚され、このノイ
ズがカスコード接続回路を介して増幅回路にも漏れ込
み、機器のノイズが増える事が大きな問題になって来
た。以下、図４によって、この従来のカスコード接続回
路の説明を行う。
高性能化し、ノイズによる性能劣化が問題になって来た
結果、ノイズの少ない機器の必要性が増大している。一
方、近年のデジタル機器の普及に伴い、ＡＣ電源が機器
から漏れ出すデジタルノイズによって汚され、このノイ
ズがカスコード接続回路を介して増幅回路にも漏れ込
み、機器のノイズが増える事が大きな問題になって来
た。以下、図４によって、この従来のカスコード接続回
路の説明を行う。
【０００３】図４は従来のカスコード接続回路の回路図
を示すものであり、４１は回路を動かす電源、４２はカ
スコードトランジスターの基準電圧を作る抵抗、４３は
抵抗４２と共に基準電圧を作る抵抗、４４はカスコード
接続をするカスコードトランジスター、４５は回路に信
号を入力する入力端子、４６は入力された信号を増幅す
るトランジスター、４７はトランジスター４６と共に信
号を増幅する抵抗、４８は増幅された信号を外部に出力
する出力端子である。Ｓ４１〜Ｓ４８は回路の接続経路
である。
を示すものであり、４１は回路を動かす電源、４２はカ
スコードトランジスターの基準電圧を作る抵抗、４３は
抵抗４２と共に基準電圧を作る抵抗、４４はカスコード
接続をするカスコードトランジスター、４５は回路に信
号を入力する入力端子、４６は入力された信号を増幅す
るトランジスター、４７はトランジスター４６と共に信
号を増幅する抵抗、４８は増幅された信号を外部に出力
する出力端子である。Ｓ４１〜Ｓ４８は回路の接続経路
である。
【０００４】以上のように構成された従来のカスコード
接続回路について、以下その動作を説明する。
接続回路について、以下その動作を説明する。
【０００５】電源４１の電圧は経路Ｓ４１によって抵抗
４２に伝えられ、抵抗４２の出力は経路Ｓ４２によって
抵抗４３に伝えられる。この時、抵抗４２の両端には基
準電圧が発生し、経路Ｓ４３によってカスコードトラン
ジスター４４のベースに伝えられる。また、入力端子４
５に入力された信号は経路Ｓ４５によってトランジスタ
ー４６のベースに伝えられる。トランジスター４６のエ
ミッターは経路Ｓ４４によって電源４１に接続されてい
るため、入力された信号に比例した電流がトランジスタ
ー４６のコレクターから流れる。ここでトランジスター
４６は経路Ｓ４６によってカスコードトランジスター４
４に接続され、カスコードトランジスター４４は経路Ｓ
４７によって抵抗４７に接続されているため、トランジ
スター４６のコレクターから流れる電流は抵抗４７まで
伝えられ、抵抗４７の両端に出力信号電圧が発生する。
また抵抗４７は経路Ｓ４８によって出力端子４８に接続
されているため、この出力信号電圧は出力端子４８によ
って外部に出力される。
４２に伝えられ、抵抗４２の出力は経路Ｓ４２によって
抵抗４３に伝えられる。この時、抵抗４２の両端には基
準電圧が発生し、経路Ｓ４３によってカスコードトラン
ジスター４４のベースに伝えられる。また、入力端子４
５に入力された信号は経路Ｓ４５によってトランジスタ
ー４６のベースに伝えられる。トランジスター４６のエ
ミッターは経路Ｓ４４によって電源４１に接続されてい
るため、入力された信号に比例した電流がトランジスタ
ー４６のコレクターから流れる。ここでトランジスター
４６は経路Ｓ４６によってカスコードトランジスター４
４に接続され、カスコードトランジスター４４は経路Ｓ
４７によって抵抗４７に接続されているため、トランジ
スター４６のコレクターから流れる電流は抵抗４７まで
伝えられ、抵抗４７の両端に出力信号電圧が発生する。
また抵抗４７は経路Ｓ４８によって出力端子４８に接続
されているため、この出力信号電圧は出力端子４８によ
って外部に出力される。
【０００６】なお、トランジスター４６のコレクター電
圧は、経路Ｓ４６によってカスコードトランジスター４
４のエミッターに接続されているため、抵抗４７に発生
する出力信号電圧にかかわらず常に一定電圧に保たれ
る。
圧は、経路Ｓ４６によってカスコードトランジスター４
４のエミッターに接続されているため、抵抗４７に発生
する出力信号電圧にかかわらず常に一定電圧に保たれ
る。
【０００７】
【発明が解決しようとする課題】しかしながら上記の従
来のカスコード接続回路では、電源４１から供給される
電圧がノイズの成分を含んでいた場合、カスコードトラ
ンジスター４４を通じて、出力端子４８から出力される
出力信号電圧にノイズが混入してしまうという問題があ
った。
来のカスコード接続回路では、電源４１から供給される
電圧がノイズの成分を含んでいた場合、カスコードトラ
ンジスター４４を通じて、出力端子４８から出力される
出力信号電圧にノイズが混入してしまうという問題があ
った。
【０００８】本発明は上記従来の問題点を解決するもの
で、電源からカスコードトランジスターへ混入するノイ
ズを遮断し、ノイズのない出力信号電圧が出力できるカ
スコード接続回路を提供することを目的とする。
で、電源からカスコードトランジスターへ混入するノイ
ズを遮断し、ノイズのない出力信号電圧が出力できるカ
スコード接続回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に本発明のカスコード接続回路は、回路を動かす電源
と、前記電源から電源電圧が入力されることにより基準
電圧が発生する抵抗と、前記抵抗で発生した基準電圧を
保持するコンデンサーと、カスコード接続をするＦＥＴ
とを備え、前記電源に含まれるノイズ成分を遮断するス
イッチ手段を備えた構成を有している。
に本発明のカスコード接続回路は、回路を動かす電源
と、前記電源から電源電圧が入力されることにより基準
電圧が発生する抵抗と、前記抵抗で発生した基準電圧を
保持するコンデンサーと、カスコード接続をするＦＥＴ
とを備え、前記電源に含まれるノイズ成分を遮断するス
イッチ手段を備えた構成を有している。
【００１０】この構成によって、電源から回路に混入す
るノイズを遮断し、ノイズのない出力信号電圧が出力で
きるものである。
るノイズを遮断し、ノイズのない出力信号電圧が出力で
きるものである。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、回路を動かす電源と、前記電源から電源電圧が入力
されることにより基準電圧が発生する抵抗と、前記抵抗
で発生した基準電圧を保持するコンデンサーと、カスコ
ード接続をするＦＥＴとを備え、前記電源に含まれるノ
イズ成分を遮断するスイッチ手段を備えたことにより、
電源から回路に混入するノイズを遮断し、ノイズのない
出力信号電圧が出力できるものである。
は、回路を動かす電源と、前記電源から電源電圧が入力
されることにより基準電圧が発生する抵抗と、前記抵抗
で発生した基準電圧を保持するコンデンサーと、カスコ
ード接続をするＦＥＴとを備え、前記電源に含まれるノ
イズ成分を遮断するスイッチ手段を備えたことにより、
電源から回路に混入するノイズを遮断し、ノイズのない
出力信号電圧が出力できるものである。
【００１２】以下、本発明の実施の形態について、図面
を参照しながら説明する。 （実施の形態１）図１は本発明のカスコード接続回路の
一例を示す回路図であり、１は回路を動かす電源、２は
カスコードトランジスターの基準電圧を作る抵抗、３は
抵抗２と共にカスコードトランジスターの基準電圧を作
る抵抗、４はカスコード接続をするＦＥＴ、５は回路に
信号を入力する入力端子、６は入力された信号を増幅す
るトランジスター、７はトランジスター６と共に信号を
増幅する抵抗、８は増幅された信号を外部に出力する出
力端子、９はＯＦＦ状態にすることで電源１のノイズを
遮断するスイッチ、１０は基準電圧を保持するコンデン
サーである。Ｓ１〜Ｓ１１は回路の接続経路である。
を参照しながら説明する。 （実施の形態１）図１は本発明のカスコード接続回路の
一例を示す回路図であり、１は回路を動かす電源、２は
カスコードトランジスターの基準電圧を作る抵抗、３は
抵抗２と共にカスコードトランジスターの基準電圧を作
る抵抗、４はカスコード接続をするＦＥＴ、５は回路に
信号を入力する入力端子、６は入力された信号を増幅す
るトランジスター、７はトランジスター６と共に信号を
増幅する抵抗、８は増幅された信号を外部に出力する出
力端子、９はＯＦＦ状態にすることで電源１のノイズを
遮断するスイッチ、１０は基準電圧を保持するコンデン
サーである。Ｓ１〜Ｓ１１は回路の接続経路である。
【００１３】以上のように構成された本実施の形態のカ
スコード接続回路について、以下その動作を説明する。
スコード接続回路について、以下その動作を説明する。
【００１４】電源１の電圧は経路Ｓ１によって抵抗２に
伝えられ、抵抗２の出力は経路Ｓ２によって抵抗３に伝
えられる。この時、抵抗２の両端には基準電圧が発生
し、経路Ｓ９によってスイッチ９に伝えられる。スイッ
チ９は電源投入時にはＯＮになっており、経路Ｓ１０に
よって基準電圧をコンデンサー１０に伝える。その後、
スイッチ９はＯＦＦし、基準電圧はスイッチ９以下の回
路から電気的に遮断される。
伝えられ、抵抗２の出力は経路Ｓ２によって抵抗３に伝
えられる。この時、抵抗２の両端には基準電圧が発生
し、経路Ｓ９によってスイッチ９に伝えられる。スイッ
チ９は電源投入時にはＯＮになっており、経路Ｓ１０に
よって基準電圧をコンデンサー１０に伝える。その後、
スイッチ９はＯＦＦし、基準電圧はスイッチ９以下の回
路から電気的に遮断される。
【００１５】この時コンデンサー１０の働きにより基準
電圧と同じ大きさの電圧が保持されるため、基準電圧が
遮断されても回路は正常に動作する。このコンデンサー
９によって保持された電圧は経路Ｓ３によってＦＥＴ４
のゲートに伝えられるが、ＦＥＴ４のゲートのインピー
ダンスは充分大きいためコンデンサー１０の電圧を放電
せず、コンデンサー１０には基準電圧と同じ大きさの電
圧が保持されるため、基準電圧が遮断されても回路は正
常に動作する。
電圧と同じ大きさの電圧が保持されるため、基準電圧が
遮断されても回路は正常に動作する。このコンデンサー
９によって保持された電圧は経路Ｓ３によってＦＥＴ４
のゲートに伝えられるが、ＦＥＴ４のゲートのインピー
ダンスは充分大きいためコンデンサー１０の電圧を放電
せず、コンデンサー１０には基準電圧と同じ大きさの電
圧が保持されるため、基準電圧が遮断されても回路は正
常に動作する。
【００１６】また、入力端子５に入力された信号は経路
Ｓ５によってトランジスター６のベースに伝えられる。
トランジスター６のエミッターは経路Ｓ４によって電源
１に接続されているため、入力された信号に比例した電
流がトランジスター６のコレクターから流れる。ここで
トランジスター６は経路Ｓ６によってＦＥＴ４に接続さ
れ、ＦＥＴ４は経路Ｓ７によって抵抗７に接続されてい
るため、トランジスター６のコレクターから流れる電流
は抵抗７まで伝えられ、抵抗７の両端に出力信号電圧が
発生する。また、抵抗７は経路Ｓ８によって出力端子８
に接続されているため、この出力信号電圧は出力端子８
によって外部に出力される。
Ｓ５によってトランジスター６のベースに伝えられる。
トランジスター６のエミッターは経路Ｓ４によって電源
１に接続されているため、入力された信号に比例した電
流がトランジスター６のコレクターから流れる。ここで
トランジスター６は経路Ｓ６によってＦＥＴ４に接続さ
れ、ＦＥＴ４は経路Ｓ７によって抵抗７に接続されてい
るため、トランジスター６のコレクターから流れる電流
は抵抗７まで伝えられ、抵抗７の両端に出力信号電圧が
発生する。また、抵抗７は経路Ｓ８によって出力端子８
に接続されているため、この出力信号電圧は出力端子８
によって外部に出力される。
【００１７】なお、トランジスター６のコレクター電圧
は、経路Ｓ６によってＦＥＴ４のエミッターに接続され
ているため抵抗７に発生する出力信号電圧にかかわらず
常に一定電圧に保たれる。
は、経路Ｓ６によってＦＥＴ４のエミッターに接続され
ているため抵抗７に発生する出力信号電圧にかかわらず
常に一定電圧に保たれる。
【００１８】以上のように本実施の形態によれば、電源
１のノイズはスイッチ９がＯＦＦする事により回路から
遮断されるため、ノイズのない出力信号電圧が得られ
る。
１のノイズはスイッチ９がＯＦＦする事により回路から
遮断されるため、ノイズのない出力信号電圧が得られ
る。
【００１９】（実施の形態２）次に本発明の実施の形態
２について、図２を参照しながら説明する。
２について、図２を参照しながら説明する。
【００２０】図の１は回路を動かす電源、２はカスコー
ドトランジスターの基準電圧を作る抵抗、３は抵抗２と
共にカスコードトランジスターの基準電圧を作る抵抗、
４はカスコード接続をするＦＥＴ、５は回路に信号を入
力する入力端子、６は入力された信号を増幅するトラン
ジスター、７はトランジスター６と共に信号を増幅する
抵抗、８は増幅された信号を外部に出力する出力端子、
１２は電源１のノイズを遮断するダイオード、１０は基
準電圧を保持するコンデンサー、１１はダイオード１２
をＯＦＦする抵抗である。Ｓ１〜Ｓ１３は回路の接続経
路である。
ドトランジスターの基準電圧を作る抵抗、３は抵抗２と
共にカスコードトランジスターの基準電圧を作る抵抗、
４はカスコード接続をするＦＥＴ、５は回路に信号を入
力する入力端子、６は入力された信号を増幅するトラン
ジスター、７はトランジスター６と共に信号を増幅する
抵抗、８は増幅された信号を外部に出力する出力端子、
１２は電源１のノイズを遮断するダイオード、１０は基
準電圧を保持するコンデンサー、１１はダイオード１２
をＯＦＦする抵抗である。Ｓ１〜Ｓ１３は回路の接続経
路である。
【００２１】以上のように構成された本実施の形態のカ
スコード接続回路について、以下その動作について説明
する。
スコード接続回路について、以下その動作について説明
する。
【００２２】電源１の電圧は経路Ｓ１によって抵抗２に
伝えられ、抵抗２の出力は経路Ｓ２によって抵抗３に伝
えられる。この時、抵抗２の両端には基準電圧が発生
し、経路Ｓ９によってダイオード１２のアノードに伝え
られる。ダイオード１２は電源投入時はＯＮ状態で抵抗
２に発生した基準電圧をコンデンサー１０に伝える。ま
た経路Ｓ１２によって基準電圧は抵抗１１にも伝えら
れ、抵抗１１のもう一端は経路Ｓ１３によってコンデン
サー１０に伝えられる。このためコンデンサー１０の保
持電圧は抵抗２の基準電圧まで大きくなり、その後、ダ
イオード１２はＯＦＦになる。抵抗１１の抵抗値は抵抗
２の抵抗値の数百倍〜数万倍の大きさで良いため、この
抵抗１１を通るノイズは、ほとんど０である。よってダ
イオード１２がＯＦＦする事で基準電圧のノイズは、電
気的に遮断される。
伝えられ、抵抗２の出力は経路Ｓ２によって抵抗３に伝
えられる。この時、抵抗２の両端には基準電圧が発生
し、経路Ｓ９によってダイオード１２のアノードに伝え
られる。ダイオード１２は電源投入時はＯＮ状態で抵抗
２に発生した基準電圧をコンデンサー１０に伝える。ま
た経路Ｓ１２によって基準電圧は抵抗１１にも伝えら
れ、抵抗１１のもう一端は経路Ｓ１３によってコンデン
サー１０に伝えられる。このためコンデンサー１０の保
持電圧は抵抗２の基準電圧まで大きくなり、その後、ダ
イオード１２はＯＦＦになる。抵抗１１の抵抗値は抵抗
２の抵抗値の数百倍〜数万倍の大きさで良いため、この
抵抗１１を通るノイズは、ほとんど０である。よってダ
イオード１２がＯＦＦする事で基準電圧のノイズは、電
気的に遮断される。
【００２３】この時、コンデンサー１０の働きにより基
準電圧と同じ大きさの電圧が保持されるため、ダイオー
ド１２がＯＦＦしても回路は正常に動作する。このコン
デンサー１２によって保持された電圧は経路Ｓ３によっ
てＦＥＴ４のゲートに伝えられる。
準電圧と同じ大きさの電圧が保持されるため、ダイオー
ド１２がＯＦＦしても回路は正常に動作する。このコン
デンサー１２によって保持された電圧は経路Ｓ３によっ
てＦＥＴ４のゲートに伝えられる。
【００２４】また、入力端子５に入力された信号は経路
Ｓ５によってトランジスター６のベースに伝えられる。
トランジスター６のエミッターは経路Ｓ４によって電源
１に接続されているため、入力された信号に比例した電
流がトランジスター６のコレクターから流れる。ここで
トランジスター６は経路Ｓ６によってＦＥＴ４に接続さ
れ、ＦＥＴ４は経路Ｓ７によって抵抗７に接続されてい
るため、トランジスター６のコレクターから流れる電流
は抵抗７まで伝えられ、抵抗７の両端に出力信号電圧が
発生する。
Ｓ５によってトランジスター６のベースに伝えられる。
トランジスター６のエミッターは経路Ｓ４によって電源
１に接続されているため、入力された信号に比例した電
流がトランジスター６のコレクターから流れる。ここで
トランジスター６は経路Ｓ６によってＦＥＴ４に接続さ
れ、ＦＥＴ４は経路Ｓ７によって抵抗７に接続されてい
るため、トランジスター６のコレクターから流れる電流
は抵抗７まで伝えられ、抵抗７の両端に出力信号電圧が
発生する。
【００２５】また、抵抗７は経路Ｓ８によって出力端子
８に接続されているため、この出力信号電圧は出力端子
８によって外部に出力される。なお、トランジスター６
のコレクター電圧は、経路Ｓ６によってＦＥＴ４のエミ
ッターに接続されているため抵抗７に発生する出力信号
電圧にかかわらず常に一定電圧に保たれる。
８に接続されているため、この出力信号電圧は出力端子
８によって外部に出力される。なお、トランジスター６
のコレクター電圧は、経路Ｓ６によってＦＥＴ４のエミ
ッターに接続されているため抵抗７に発生する出力信号
電圧にかかわらず常に一定電圧に保たれる。
【００２６】以上のように本実施の形態によれば、電源
１のノイズはダイオード１２がＯＦＦする事により回路
から遮断されるため、ノイズのない出力信号電圧を得る
ことができる。
１のノイズはダイオード１２がＯＦＦする事により回路
から遮断されるため、ノイズのない出力信号電圧を得る
ことができる。
【００２７】（実施の形態３）次に本発明の実施の形態
３について、図３を参照しながら説明する。
３について、図３を参照しながら説明する。
【００２８】本実施の形態のカスコード接続回路は、実
施の形態１と対称となる回路を構成する事で、実施の形
態１と正反対の方向の電流を出力する回路である。図３
において、１は回路を動かす電源、２はカスコードトラ
ンジスターの基準電圧を作る抵抗、３は抵抗２と共にカ
スコードトランジスターの基準電圧を作る抵抗、４はカ
スコード接続をするＦＥＴ、５は回路に信号を入力する
入力端子、６は入力された信号を増幅するトランジスタ
ー、７はトランジスター６と共に信号を増幅する抵抗、
８は増幅された信号を外部に出力する出力端子、９はＯ
ＦＦ状態にすることで電源１のノイズを遮断するスイッ
チ、１０は基準電圧を保持するコンデンサーである。Ｓ
１〜Ｓ１１は回路の接続経路である。
施の形態１と対称となる回路を構成する事で、実施の形
態１と正反対の方向の電流を出力する回路である。図３
において、１は回路を動かす電源、２はカスコードトラ
ンジスターの基準電圧を作る抵抗、３は抵抗２と共にカ
スコードトランジスターの基準電圧を作る抵抗、４はカ
スコード接続をするＦＥＴ、５は回路に信号を入力する
入力端子、６は入力された信号を増幅するトランジスタ
ー、７はトランジスター６と共に信号を増幅する抵抗、
８は増幅された信号を外部に出力する出力端子、９はＯ
ＦＦ状態にすることで電源１のノイズを遮断するスイッ
チ、１０は基準電圧を保持するコンデンサーである。Ｓ
１〜Ｓ１１は回路の接続経路である。
【００２９】以上のように構成された本実施の形態のカ
スコード接続回路について、以下その動作を説明する。
スコード接続回路について、以下その動作を説明する。
【００３０】電源１の電圧は経路Ｓ１によって抵抗２に
伝えられ、抵抗２の出力は経路Ｓ２によって抵抗３に伝
えられる。この時、抵抗２の両端には基準電圧が発生
し、経路Ｓ９によってスイッチ９に伝えられる。スイッ
チ９は電源投入時にはＯＮして基準電圧を経路Ｓ１０に
よってコンデンサー１０に伝える。その後、スイッチ９
はＯＦＦし、基準電圧はスイッチ９以下の回路から電気
的に遮断される。この時、コンデンサー１０の働きによ
り基準電圧と同じ大きさの電圧が保持されるため、基準
電圧がスイッチ９によって電気的に遮断されても以下の
回路は正常に動作できる。
伝えられ、抵抗２の出力は経路Ｓ２によって抵抗３に伝
えられる。この時、抵抗２の両端には基準電圧が発生
し、経路Ｓ９によってスイッチ９に伝えられる。スイッ
チ９は電源投入時にはＯＮして基準電圧を経路Ｓ１０に
よってコンデンサー１０に伝える。その後、スイッチ９
はＯＦＦし、基準電圧はスイッチ９以下の回路から電気
的に遮断される。この時、コンデンサー１０の働きによ
り基準電圧と同じ大きさの電圧が保持されるため、基準
電圧がスイッチ９によって電気的に遮断されても以下の
回路は正常に動作できる。
【００３１】このコンデンサー９によって保持された電
圧は経路Ｓ３によってＦＥＴ４のゲートに伝えられる。
また入力端子５に入力された信号は経路Ｓ５によってト
ランジスター６のベースに伝えられる。トランジスター
６のエミッターは経路Ｓ４によって電源１に接続されて
いるため、入力された信号に比例した電流がトランジス
ター６のコレクターから流れる。ここでトランジスター
６は経路Ｓ６によってＦＥＴ４に接続され、ＦＥＴ４は
経路Ｓ７によって抵抗７に接続されているため、トラン
ジスター６のコレクターから流れる電流は抵抗７まで伝
えられ、抵抗７の両端に出力信号電圧が発生する。
圧は経路Ｓ３によってＦＥＴ４のゲートに伝えられる。
また入力端子５に入力された信号は経路Ｓ５によってト
ランジスター６のベースに伝えられる。トランジスター
６のエミッターは経路Ｓ４によって電源１に接続されて
いるため、入力された信号に比例した電流がトランジス
ター６のコレクターから流れる。ここでトランジスター
６は経路Ｓ６によってＦＥＴ４に接続され、ＦＥＴ４は
経路Ｓ７によって抵抗７に接続されているため、トラン
ジスター６のコレクターから流れる電流は抵抗７まで伝
えられ、抵抗７の両端に出力信号電圧が発生する。
【００３２】また、抵抗７は経路Ｓ８によって出力端子
８に接続されているため、この出力信号電圧は出力端子
８によって外部に出力される。なおトランジスター６の
コレクター電圧は、経路Ｓ６によってＦＥＴ４のエミッ
ターに接続されているため抵抗７に発生する出力信号電
圧にかかわらず常に一定電圧に保たれる。
８に接続されているため、この出力信号電圧は出力端子
８によって外部に出力される。なおトランジスター６の
コレクター電圧は、経路Ｓ６によってＦＥＴ４のエミッ
ターに接続されているため抵抗７に発生する出力信号電
圧にかかわらず常に一定電圧に保たれる。
【００３３】以上のように本実施の形態によれば、電源
１のノイズはスイッチ９がＯＦＦする事により回路から
遮断されるため、ノイズのない出力信号電圧が得られ
る。
１のノイズはスイッチ９がＯＦＦする事により回路から
遮断されるため、ノイズのない出力信号電圧が得られ
る。
【００３４】
【発明の効果】以上のように本発明は、電源から回路に
混入するノイズを遮断し、ノイズのない出力信号電圧が
得られるという優れた効果が得られる。
混入するノイズを遮断し、ノイズのない出力信号電圧が
得られるという優れた効果が得られる。
【図１】本発明の実施の形態１のカスコード接続回路の
回路図
回路図
【図２】本発明の実施の形態２のカスコード接続回路の
回路図
回路図
【図３】本発明の実施の形態３のカスコード接続回路の
回路図
回路図
【図４】従来のカスコード接続回路の回路図
１ 電源 ２ 抵抗 ３ 抵抗 ４ ＦＥＴ ５ 入力端子 ６ トランジスター ８ 出力端子
Claims (1)
- 【請求項１】 回路を動かす電源と、前記電源から電源
電圧が入力されることにより基準電圧が発生する抵抗
と、前記抵抗で発生した基準電圧を保持するコンデンサ
ーと、カスコード接続をするＦＥＴとを備え、前記電源
に含まれるノイズ成分を遮断するスイッチ手段を備えた
ことを特徴とするカスコード接続回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23004296A JP3757483B2 (ja) | 1996-08-30 | 1996-08-30 | カスコード接続回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23004296A JP3757483B2 (ja) | 1996-08-30 | 1996-08-30 | カスコード接続回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1075126A true JPH1075126A (ja) | 1998-03-17 |
| JP3757483B2 JP3757483B2 (ja) | 2006-03-22 |
Family
ID=16901661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23004296A Expired - Fee Related JP3757483B2 (ja) | 1996-08-30 | 1996-08-30 | カスコード接続回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3757483B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT411945B (de) * | 2001-07-16 | 2004-07-26 | Siemens Ag Oesterreich | Schalteinrichtung |
| KR100778355B1 (ko) | 2005-08-22 | 2007-11-22 | 미쓰비시덴키 가부시키가이샤 | 캐스코드 접속회로 |
| KR100882386B1 (ko) | 2006-06-21 | 2009-02-05 | 샤프 가부시키가이샤 | 캐스코드 접속 증폭 회로 및 그것을 이용한 반도체 집적회로와 수신 장치 |
-
1996
- 1996-08-30 JP JP23004296A patent/JP3757483B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT411945B (de) * | 2001-07-16 | 2004-07-26 | Siemens Ag Oesterreich | Schalteinrichtung |
| KR100778355B1 (ko) | 2005-08-22 | 2007-11-22 | 미쓰비시덴키 가부시키가이샤 | 캐스코드 접속회로 |
| KR100882386B1 (ko) | 2006-06-21 | 2009-02-05 | 샤프 가부시키가이샤 | 캐스코드 접속 증폭 회로 및 그것을 이용한 반도체 집적회로와 수신 장치 |
| US7570119B2 (en) | 2006-06-21 | 2009-08-04 | Sharp Kabushiki Kaisha | Cascode-connected amplifier circuit, semiconductor integrated circuit using same, and receiving apparatus using same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3757483B2 (ja) | 2006-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734265B2 (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| JP2861346B2 (ja) | 電流ミラー回路 | |
| KR900019342A (ko) | 광대역 ab급 crt캐소드 구동기 | |
| JP3739361B2 (ja) | 半導体集積回路装置 | |
| US4232273A (en) | PNP Output short circuit protection | |
| US4779059A (en) | Current mirror circuit | |
| JP3757483B2 (ja) | カスコード接続回路 | |
| JP3644156B2 (ja) | 電流制限回路 | |
| JPH0641381Y2 (ja) | 電流制限形帰還増幅回路 | |
| JPH1074111A (ja) | 定電流回路 | |
| JP2006522570A (ja) | 低シャットダウン電流を有する切替自在な増幅回路 | |
| KR900005302B1 (ko) | 동작점 바이어스 유지회로 | |
| JP3039265B2 (ja) | 電圧電流発生装置 | |
| KR940004746B1 (ko) | 과도응답억제겸용 가변임피던스회로 | |
| JP3249254B2 (ja) | 集積化増幅器 | |
| US6512418B1 (en) | Amplifier | |
| JP2897941B2 (ja) | 抵抗測定用定電流回路 | |
| JP2002185269A (ja) | バッファアンプ | |
| JPH10163761A (ja) | 電力増幅器 | |
| JP3324539B2 (ja) | Ｆｅｔ増幅器のゲートバイアス回路 | |
| JPS5868307A (ja) | プツシユプルアンプの過電流保護回路 | |
| JP2003264450A (ja) | 可変減衰回路 | |
| JPH0787319B2 (ja) | 増幅回路 | |
| JPH0752823B2 (ja) | 直流クランプ回路 | |
| JPH06308193A (ja) | Ｂｉｐ−ＣＭＯＳプロセスを用いたＬＳＩのテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051219 |
|
| LAPS | Cancellation because of no payment of annual fees |