JPH1075251A - Ａｔｍ交換装置 - Google Patents
Ａｔｍ交換装置Info
- Publication number
- JPH1075251A JPH1075251A JP22904096A JP22904096A JPH1075251A JP H1075251 A JPH1075251 A JP H1075251A JP 22904096 A JP22904096 A JP 22904096A JP 22904096 A JP22904096 A JP 22904096A JP H1075251 A JPH1075251 A JP H1075251A
- Authority
- JP
- Japan
- Prior art keywords
- output
- atm
- packet data
- queue
- atm cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 受信装置のパケットバッファメモリに多くの
組み立て途中のパケットが滞留し、後続するセルがパケ
ットバッファメモリから溢れ、廃棄されるという課題が
あった。 【解決手段】 選択制御回路２５ａ〜２５ｎを、全出力
キューに対して、ＡＴＭ通信端末間で転送されるパケッ
トデータの最後尾を含むＡＴＭセルの有無を検査し、一
つ以上の出力キューにパケットデータの最後尾を含むＡ
ＴＭセルがある場合、前記出力キューから一つを選択
し、前記出力キューの先頭ＡＴＭセルからパケットデー
タの最後尾を含むＡＴＭセルまでＡＴＭセルを出力ポー
トに出力する。
組み立て途中のパケットが滞留し、後続するセルがパケ
ットバッファメモリから溢れ、廃棄されるという課題が
あった。 【解決手段】 選択制御回路２５ａ〜２５ｎを、全出力
キューに対して、ＡＴＭ通信端末間で転送されるパケッ
トデータの最後尾を含むＡＴＭセルの有無を検査し、一
つ以上の出力キューにパケットデータの最後尾を含むＡ
ＴＭセルがある場合、前記出力キューから一つを選択
し、前記出力キューの先頭ＡＴＭセルからパケットデー
タの最後尾を含むＡＴＭセルまでＡＴＭセルを出力ポー
トに出力する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＡＴＭ（非同期
転送モード）交換装置に関するものである。
転送モード）交換装置に関するものである。
【０００２】
【従来の技術】図１９は例えば「帯域制御機能を有する
ＡＴＭスイッチングシステム」電子情報通信学会論文誌
Ｂ−Ｉ Ｖｏ１．Ｊ７６−Ｂ−Ｉ Ｎｏ．１１（１９
９３年）に示された従来のＡＴＭ交換装置を示す構成図
であり、図において、１はＡＴＭ交換装置、７ａ〜７ｎ
は、ＡＴＭ交換装置１と接続された他のＡＴＭ通信装置
からＡＴＭセル（以降、単にセルと呼ぶ）を受信する入
力ポート、２は入力ポート７ａ〜７ｎから入力されたセ
ルを交換するＡＴＭセルスイッチ、３ａ〜３ｎはＡＴＭ
セルスイッチ２から出力されるセルを保持する出力バッ
ファメモリ部、８ａ〜８ｎは出力バッファメモリ部３ａ
〜３ｎから出力されるセルを送信する出力ポートであ
る。
ＡＴＭスイッチングシステム」電子情報通信学会論文誌
Ｂ−Ｉ Ｖｏ１．Ｊ７６−Ｂ−Ｉ Ｎｏ．１１（１９
９３年）に示された従来のＡＴＭ交換装置を示す構成図
であり、図において、１はＡＴＭ交換装置、７ａ〜７ｎ
は、ＡＴＭ交換装置１と接続された他のＡＴＭ通信装置
からＡＴＭセル（以降、単にセルと呼ぶ）を受信する入
力ポート、２は入力ポート７ａ〜７ｎから入力されたセ
ルを交換するＡＴＭセルスイッチ、３ａ〜３ｎはＡＴＭ
セルスイッチ２から出力されるセルを保持する出力バッ
ファメモリ部、８ａ〜８ｎは出力バッファメモリ部３ａ
〜３ｎから出力されるセルを送信する出力ポートであ
る。
【０００３】また、出力バッファメモリ部３ａ〜３ｎに
おいて、６ａａ〜６ｎｍ等６はＡＴＭセルスイッチ２か
ら出力されるセルを、ＡＴＭ通信端末間に設定された論
理的接続方路（以降、バーチャルコネクションと呼ぶ）
毎に保持するバーチャルコネクション・キュー（以降、
ＶＣキューと呼ぶ）、９ａ〜９ｎはＡＴＭ通信端末間の
バーチャルコネクション毎に割り当てられたデータ転送
帯域の情報を格納する帯域制御テーブル、４ａ〜４ｎは
帯域制御回路であり、例えば帯域制御回路４ａは、帯域
制御テーブル９ａに保持された帯域情報に基づいて、周
期的にＶＣキュー６ａａ〜６ａｍから一つを選択し、選
択したＶＣキュー６ａａ〜６ａｍからセルを取り出すも
のである。
おいて、６ａａ〜６ｎｍ等６はＡＴＭセルスイッチ２か
ら出力されるセルを、ＡＴＭ通信端末間に設定された論
理的接続方路（以降、バーチャルコネクションと呼ぶ）
毎に保持するバーチャルコネクション・キュー（以降、
ＶＣキューと呼ぶ）、９ａ〜９ｎはＡＴＭ通信端末間の
バーチャルコネクション毎に割り当てられたデータ転送
帯域の情報を格納する帯域制御テーブル、４ａ〜４ｎは
帯域制御回路であり、例えば帯域制御回路４ａは、帯域
制御テーブル９ａに保持された帯域情報に基づいて、周
期的にＶＣキュー６ａａ〜６ａｍから一つを選択し、選
択したＶＣキュー６ａａ〜６ａｍからセルを取り出すも
のである。
【０００４】５ａ〜５ｎ等５は、選択回路であり、例え
ば選択回路５ａは、帯域制御回路４ａの指示に従い、Ｖ
Ｃキュー６ａａ〜６ａｍと出力ポート８ａの接続を切り
替える。なお、ＶＣキュー６ａａ〜６ｎｍは、バーチャ
ルコネクション毎に設けたファースト・イン・ファース
ト・アウト（以降、ＦＩＦＯと呼ぶ）メモリであるが、
論理的に全ＶＣキュー６ａａ〜６ｎｍをＶＣ毎に設けた
ＦＩＦＯメモリとして動作するよう、一つの共通メモリ
上で構成しても良い。
ば選択回路５ａは、帯域制御回路４ａの指示に従い、Ｖ
Ｃキュー６ａａ〜６ａｍと出力ポート８ａの接続を切り
替える。なお、ＶＣキュー６ａａ〜６ｎｍは、バーチャ
ルコネクション毎に設けたファースト・イン・ファース
ト・アウト（以降、ＦＩＦＯと呼ぶ）メモリであるが、
論理的に全ＶＣキュー６ａａ〜６ｎｍをＶＣ毎に設けた
ＦＩＦＯメモリとして動作するよう、一つの共通メモリ
上で構成しても良い。
【０００５】次に動作について説明する。ＡＴＭ交換装
置１の例えば入力ポート７ｎにセルを送信するＡＴＭ通
信装置（以降、送信装置と呼ぶ）が接続され、出力ポー
ト８ａにセルを受信するＡＴＭ通信装置（以降、受信装
置と呼ぶ）が接続され、送信装置と受信装置間にバーチ
ャルコネクションが設定された場合を考える。送信装置
は、予め割り当てられた帯域に等しい速度でセルをＡＴ
Ｍ交換装置１に送信する。送信装置が送信するセルは、
入力ポート７ｎから入力され、ＡＴＭセルスイッチ２
で、出力バッファメモリ部３ａ内の前記バーチャルコネ
クションに対応するＶＣキュー、例えば６ａａに入力さ
れる。帯域制御回路４ａは、次に説明するフローチャー
トに基づきＶＣキュー６ａａを選択し、選択回路５ａを
操作して、出力ポート８ａより受信装置へ前記セルを送
信する。
置１の例えば入力ポート７ｎにセルを送信するＡＴＭ通
信装置（以降、送信装置と呼ぶ）が接続され、出力ポー
ト８ａにセルを受信するＡＴＭ通信装置（以降、受信装
置と呼ぶ）が接続され、送信装置と受信装置間にバーチ
ャルコネクションが設定された場合を考える。送信装置
は、予め割り当てられた帯域に等しい速度でセルをＡＴ
Ｍ交換装置１に送信する。送信装置が送信するセルは、
入力ポート７ｎから入力され、ＡＴＭセルスイッチ２
で、出力バッファメモリ部３ａ内の前記バーチャルコネ
クションに対応するＶＣキュー、例えば６ａａに入力さ
れる。帯域制御回路４ａは、次に説明するフローチャー
トに基づきＶＣキュー６ａａを選択し、選択回路５ａを
操作して、出力ポート８ａより受信装置へ前記セルを送
信する。
【０００６】図２０は、帯域制御回路４ａ〜４ｎの動作
を簡単に示すフローチャートである。以降、帯域制御回
路４ａを例にとり説明する。帯域制御回路４ａは、周期
的かつＶＣキュー６ａａ〜６ａｍに付与した番号の若い
順番にＶＣキュー６ａａ〜６ａｍの一つ、例えばＶＣキ
ュー６ａａを選択する（ステップＳＴ１０）。以降、こ
の選択手順をラウンドロビンと呼ぶ。次に、帯域制御回
路４ａは、選択したＶＣキュー６ａａに関する帯域制御
テーブル９ａに格納した帯域情報を参照し、ＶＣキュー
６ａａから、帯域情報に応じた数のセルを取り出し、出
力ポート８ａから送信するよう選択回路５ａを操作する
（ステップＳＴ１１）。
を簡単に示すフローチャートである。以降、帯域制御回
路４ａを例にとり説明する。帯域制御回路４ａは、周期
的かつＶＣキュー６ａａ〜６ａｍに付与した番号の若い
順番にＶＣキュー６ａａ〜６ａｍの一つ、例えばＶＣキ
ュー６ａａを選択する（ステップＳＴ１０）。以降、こ
の選択手順をラウンドロビンと呼ぶ。次に、帯域制御回
路４ａは、選択したＶＣキュー６ａａに関する帯域制御
テーブル９ａに格納した帯域情報を参照し、ＶＣキュー
６ａａから、帯域情報に応じた数のセルを取り出し、出
力ポート８ａから送信するよう選択回路５ａを操作する
（ステップＳＴ１１）。
【０００７】前記では、ＡＴＭ交換装置１に接続された
送信装置が、前記ＡＴＭ交換装置１に接続された受信装
置に対し、予め割り当てられた帯域に等しい速度でセル
を送信する場合を説明した。次に、送信装置が、ローカ
ル・エリア・ネットワークの通信手順であるＴＣＰ／Ｉ
Ｐ等のパケットデータ（以降、単にパケットと呼ぶ）を
セルに分割して、予め割り当てられた上限速度の範囲内
で送信する場合を考える。その際の受信装置のセル受信
動作について説明する。受信装置で受信されたパケット
を構成するセルは、パケットバッファメモリ上で再びパ
ケットに組み立てられる。その際、パケットを構成する
先頭のセル及び途中のセルは、パケットを構成する最後
尾のセルが到着し、パケットが組み立て上がるまでの
間、パケットバッファメモリに保持される。組み立て上
がったパケットは、パケットバッファメモリからメイン
メモリに移動され、例えばＴＣＰ／ＩＰ等の上位の通信
手順で処理される。前記パケットバッファメモリは、通
常、小容量のメモリであり、メインメモリは、プログラ
ム等様々なデータを保持する大容量のメモリである。
送信装置が、前記ＡＴＭ交換装置１に接続された受信装
置に対し、予め割り当てられた帯域に等しい速度でセル
を送信する場合を説明した。次に、送信装置が、ローカ
ル・エリア・ネットワークの通信手順であるＴＣＰ／Ｉ
Ｐ等のパケットデータ（以降、単にパケットと呼ぶ）を
セルに分割して、予め割り当てられた上限速度の範囲内
で送信する場合を考える。その際の受信装置のセル受信
動作について説明する。受信装置で受信されたパケット
を構成するセルは、パケットバッファメモリ上で再びパ
ケットに組み立てられる。その際、パケットを構成する
先頭のセル及び途中のセルは、パケットを構成する最後
尾のセルが到着し、パケットが組み立て上がるまでの
間、パケットバッファメモリに保持される。組み立て上
がったパケットは、パケットバッファメモリからメイン
メモリに移動され、例えばＴＣＰ／ＩＰ等の上位の通信
手順で処理される。前記パケットバッファメモリは、通
常、小容量のメモリであり、メインメモリは、プログラ
ム等様々なデータを保持する大容量のメモリである。
【０００８】
【発明が解決しようとする課題】従来のＡＴＭ交換装置
は以上のように構成されているので、送信装置が、パケ
ットをセルに分割して、予め割り当てられた上限速度の
範囲内で送信する場合、ＡＴＭ交換装置１は、パケット
とパケットの区切りを意識せず、例えば各ＶＣキュー６
ａａ〜６ａｍにあるセルを公平に送信するため、あるバ
ーチャルコネクションのパケットに属するセルが、他の
バーチャルコネクションのパケットに属するセルと混在
して受信装置に到着する確率が高くなり、一つのパケッ
トに属する先頭セルと最後尾のセルの到着時間間隔が開
いてくる。この結果、受信装置のパケットバッファメモ
リに多くの組み立て途中のパケットが滞留し、パケット
バッファメモリの空きが無くなり、後続するセルがパケ
ットバッファメモリから溢れ、廃棄される課題があっ
た。また、セル廃棄により、送信装置はパケットを再送
する場合では、送信装置、受信装置間のスループットが
低下する課題があった。また、前記課題を解決するため
に、受信装置に内蔵されるパケットバッファメモリの容
量を増やさなければならない課題があった。
は以上のように構成されているので、送信装置が、パケ
ットをセルに分割して、予め割り当てられた上限速度の
範囲内で送信する場合、ＡＴＭ交換装置１は、パケット
とパケットの区切りを意識せず、例えば各ＶＣキュー６
ａａ〜６ａｍにあるセルを公平に送信するため、あるバ
ーチャルコネクションのパケットに属するセルが、他の
バーチャルコネクションのパケットに属するセルと混在
して受信装置に到着する確率が高くなり、一つのパケッ
トに属する先頭セルと最後尾のセルの到着時間間隔が開
いてくる。この結果、受信装置のパケットバッファメモ
リに多くの組み立て途中のパケットが滞留し、パケット
バッファメモリの空きが無くなり、後続するセルがパケ
ットバッファメモリから溢れ、廃棄される課題があっ
た。また、セル廃棄により、送信装置はパケットを再送
する場合では、送信装置、受信装置間のスループットが
低下する課題があった。また、前記課題を解決するため
に、受信装置に内蔵されるパケットバッファメモリの容
量を増やさなければならない課題があった。
【０００９】この発明は上記のような課題を解決するた
めになされたもので、接続される受信装置のパケットバ
ッファメモリの容量を削減するＡＴＭ交換装置を得るこ
とを目的とする。
めになされたもので、接続される受信装置のパケットバ
ッファメモリの容量を削減するＡＴＭ交換装置を得るこ
とを目的とする。
【００１０】
【課題を解決するための手段】請求項１記載の発明に係
るＡＴＭ交換装置は、選択制御回路を、全出力キューに
対して、ＡＴＭ通信端末間で転送されるパケットデータ
の最後尾を含むＡＴＭセルの有無を検査し、前記検査の
結果、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューから一つ
を選択し、前記出力キューの先頭ＡＴＭセルからパケッ
トデータの最後尾を含むＡＴＭセルまでＡＴＭセルを出
力ポートに出力し、前記検査の結果、全出力キューにパ
ケットデータの最後尾を含むＡＴＭセルが無い場合、全
出力キューから一つを選択し、前記出力キューの先頭Ａ
ＴＭセルから最後のＡＴＭセルまでＡＴＭセルを出力ポ
ートに出力するようにしたものである。
るＡＴＭ交換装置は、選択制御回路を、全出力キューに
対して、ＡＴＭ通信端末間で転送されるパケットデータ
の最後尾を含むＡＴＭセルの有無を検査し、前記検査の
結果、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューから一つ
を選択し、前記出力キューの先頭ＡＴＭセルからパケッ
トデータの最後尾を含むＡＴＭセルまでＡＴＭセルを出
力ポートに出力し、前記検査の結果、全出力キューにパ
ケットデータの最後尾を含むＡＴＭセルが無い場合、全
出力キューから一つを選択し、前記出力キューの先頭Ａ
ＴＭセルから最後のＡＴＭセルまでＡＴＭセルを出力ポ
ートに出力するようにしたものである。
【００１１】請求項２記載の発明に係るＡＴＭ交換装置
は、選択制御回路を、一つ以上の出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、出力キュ
ーに付与した番号の若い順番に、前記出力キューから一
つを選択するようにしたものである。
は、選択制御回路を、一つ以上の出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、出力キュ
ーに付与した番号の若い順番に、前記出力キューから一
つを選択するようにしたものである。
【００１２】請求項３記載の発明に係るＡＴＭ交換装置
は、選択制御回路を、一つ以上の出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューからパケットデータの最後尾を含むＡＴＭセルの
数が最も多い出力キューを選択するようにしたものであ
る。
は、選択制御回路を、一つ以上の出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューからパケットデータの最後尾を含むＡＴＭセルの
数が最も多い出力キューを選択するようにしたものであ
る。
【００１３】請求項４記載の発明に係るＡＴＭ交換装置
は、選択制御回路を、一つ以上の出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューの中で、出力キューの先頭セルから最初のパケッ
トデータの最後尾を含むＡＴＭセルまでのＡＴＭセルの
数が最も少ない出力キューを選択するようにしたもので
ある。
は、選択制御回路を、一つ以上の出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューの中で、出力キューの先頭セルから最初のパケッ
トデータの最後尾を含むＡＴＭセルまでのＡＴＭセルの
数が最も少ない出力キューを選択するようにしたもので
ある。
【００１４】請求項５記載の発明に係るＡＴＭ交換装置
は、選択制御回路を、一つ以上の出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューの先頭に対して、ＡＴＭ通信端末間で転送される
パケットデータの先頭を含むＡＴＭセルの有無を検査
し、前記検査の結果、パケットデータの最後尾を含むＡ
ＴＭセルを含む全ての出力キューの先頭に、パケットデ
ータの先頭を含むＡＴＭセルがある場合、出力キューに
付与した番号の若い順番に、前記出力キューから一つを
選択し、前記検査の結果、パケットデータの最後尾を含
むＡＴＭセルを含む一つ以上の出力キューの先頭に、パ
ケットデータの先頭を含むＡＴＭセルが無い場合、出力
キューに付与した番号の若い順番に、前記出力キューか
ら一つを選択するようにしたものである。
は、選択制御回路を、一つ以上の出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューの先頭に対して、ＡＴＭ通信端末間で転送される
パケットデータの先頭を含むＡＴＭセルの有無を検査
し、前記検査の結果、パケットデータの最後尾を含むＡ
ＴＭセルを含む全ての出力キューの先頭に、パケットデ
ータの先頭を含むＡＴＭセルがある場合、出力キューに
付与した番号の若い順番に、前記出力キューから一つを
選択し、前記検査の結果、パケットデータの最後尾を含
むＡＴＭセルを含む一つ以上の出力キューの先頭に、パ
ケットデータの先頭を含むＡＴＭセルが無い場合、出力
キューに付与した番号の若い順番に、前記出力キューか
ら一つを選択するようにしたものである。
【００１５】請求項６記載の発明に係るＡＴＭ交換装置
は、選択制御回路を、一つ以上の出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューから一つを選択し、前記出力キューの先頭ＡＴＭ
セルからパケットデータの最後尾を含むＡＴＭセルまで
ＡＴＭセルを出力ポートに出力し、かつ前記パケットデ
ータの最後尾を含むＡＴＭセルが、前記出力キューの中
で、最初のパケットの最後尾を含むＡＴＭセルであるよ
うにしたものである。
は、選択制御回路を、一つ以上の出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューから一つを選択し、前記出力キューの先頭ＡＴＭ
セルからパケットデータの最後尾を含むＡＴＭセルまで
ＡＴＭセルを出力ポートに出力し、かつ前記パケットデ
ータの最後尾を含むＡＴＭセルが、前記出力キューの中
で、最初のパケットの最後尾を含むＡＴＭセルであるよ
うにしたものである。
【００１６】請求項７記載の発明に係るＡＴＭ交換装置
は、選択制御回路を、一つ以上の出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューから一つを選択し、前記出力キューの先頭ＡＴＭ
セルからパケットデータの最後尾を含むＡＴＭセルまで
ＡＴＭセルを出力ポートに出力し、かつ前記パケットデ
ータの最後尾を含むＡＴＭセルが、前記出力キューの中
で、最後のパケットの最後尾を含むＡＴＭセルであるよ
うにしたものである。
は、選択制御回路を、一つ以上の出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューから一つを選択し、前記出力キューの先頭ＡＴＭ
セルからパケットデータの最後尾を含むＡＴＭセルまで
ＡＴＭセルを出力ポートに出力し、かつ前記パケットデ
ータの最後尾を含むＡＴＭセルが、前記出力キューの中
で、最後のパケットの最後尾を含むＡＴＭセルであるよ
うにしたものである。
【００１７】請求項８記載の発明に係るＡＴＭ交換装置
は、選択制御回路を、全出力キューにパケットデータの
最後尾を含むＡＴＭセルが無い場合、出力キューに付与
した番号の若い順番に、全出力キューから一つを選択す
るようにしたものである。
は、選択制御回路を、全出力キューにパケットデータの
最後尾を含むＡＴＭセルが無い場合、出力キューに付与
した番号の若い順番に、全出力キューから一つを選択す
るようにしたものである。
【００１８】請求項９記載の発明に係るＡＴＭ交換装置
は、選択制御回路を、全出力キューにパケットデータの
最後尾を含むＡＴＭセルが無い場合、全出力キューに対
して、パケットデータの先頭を含むＡＴＭセルの有無を
検査し、前記検査の結果、全出力キューにパケットデー
タの先頭を含むＡＴＭセルがある場合、出力キューに付
与した番号の若い順番に、全出力キューから一つを選択
し、前記検査の結果、一つ以上の出力キューにパケット
データの先頭を含むＡＴＭセルが無い場合、出力キュー
に付与した番号の若い順番に、前記出力キューから一つ
を選択するようにしたものである。
は、選択制御回路を、全出力キューにパケットデータの
最後尾を含むＡＴＭセルが無い場合、全出力キューに対
して、パケットデータの先頭を含むＡＴＭセルの有無を
検査し、前記検査の結果、全出力キューにパケットデー
タの先頭を含むＡＴＭセルがある場合、出力キューに付
与した番号の若い順番に、全出力キューから一つを選択
し、前記検査の結果、一つ以上の出力キューにパケット
データの先頭を含むＡＴＭセルが無い場合、出力キュー
に付与した番号の若い順番に、前記出力キューから一つ
を選択するようにしたものである。
【００１９】請求項１０記載の発明に係るＡＴＭ交換装
置は、選択制御回路を、全出力キューにパケットデータ
の最後尾を含むＡＴＭセルが無い場合、全出力キューか
ら一つを選択し、前記出力キューから１セル取り出す毎
に、全出力キューに対して、パケットデータの最後尾を
含むＡＴＭセルの有無を再検査し、前記再検査の結果、
全出力キューにパケットデータの最後尾を含むＡＴＭセ
ルが無い場合、再び元の出力キューを選択し、前記再検
査の結果、一つ以上の出力キューにパケットデータの最
後尾を含むＡＴＭセルがある場合、前記出力キューから
一つを選択し、前記出力キューの先頭ＡＴＭセルからパ
ケットデータの最後尾を含むＡＴＭセルまでＡＴＭセル
を出力ポートに出力し、全出力キューにパケットデータ
の最後尾を含むＡＴＭセルが無くなった後、再び元の出
力キューを選択するようにしたものである。
置は、選択制御回路を、全出力キューにパケットデータ
の最後尾を含むＡＴＭセルが無い場合、全出力キューか
ら一つを選択し、前記出力キューから１セル取り出す毎
に、全出力キューに対して、パケットデータの最後尾を
含むＡＴＭセルの有無を再検査し、前記再検査の結果、
全出力キューにパケットデータの最後尾を含むＡＴＭセ
ルが無い場合、再び元の出力キューを選択し、前記再検
査の結果、一つ以上の出力キューにパケットデータの最
後尾を含むＡＴＭセルがある場合、前記出力キューから
一つを選択し、前記出力キューの先頭ＡＴＭセルからパ
ケットデータの最後尾を含むＡＴＭセルまでＡＴＭセル
を出力ポートに出力し、全出力キューにパケットデータ
の最後尾を含むＡＴＭセルが無くなった後、再び元の出
力キューを選択するようにしたものである。
【００２０】請求項１１記載の発明に係るＡＴＭ交換装
置は、選択制御回路を、全出力キューにパケットデータ
の最後尾を含むＡＴＭセルが無い場合、全出力キューか
ら一つを選択し、前記出力キューから１セル取り出す毎
に、全出力キューに対して、パケットデータの最後尾を
含むＡＴＭセルの有無を再検査し、前記再検査の結果、
全出力キューにパケットデータの最後尾を含むＡＴＭセ
ルが無い場合、再び元の出力キューを選択し、前記再検
査の結果、一つ以上の出力キューにパケットデータの最
後尾を含むＡＴＭセルがある場合、前記出力キューから
一つを選択し、前記出力キューの先頭ＡＴＭセルからパ
ケットデータの最後尾を含むＡＴＭセルまでＡＴＭセル
を出力ポートに出力し、全出力キューにパケットデータ
の最後尾を含むＡＴＭセルが無くなった後、再び元の出
力キューに戻らず、次の順番の出力キューを選択するよ
うにしたものである。
置は、選択制御回路を、全出力キューにパケットデータ
の最後尾を含むＡＴＭセルが無い場合、全出力キューか
ら一つを選択し、前記出力キューから１セル取り出す毎
に、全出力キューに対して、パケットデータの最後尾を
含むＡＴＭセルの有無を再検査し、前記再検査の結果、
全出力キューにパケットデータの最後尾を含むＡＴＭセ
ルが無い場合、再び元の出力キューを選択し、前記再検
査の結果、一つ以上の出力キューにパケットデータの最
後尾を含むＡＴＭセルがある場合、前記出力キューから
一つを選択し、前記出力キューの先頭ＡＴＭセルからパ
ケットデータの最後尾を含むＡＴＭセルまでＡＴＭセル
を出力ポートに出力し、全出力キューにパケットデータ
の最後尾を含むＡＴＭセルが無くなった後、再び元の出
力キューに戻らず、次の順番の出力キューを選択するよ
うにしたものである。
【００２１】請求項１２記載の発明に係るＡＴＭ交換装
置は、選択制御回路を、出力キューに付与した番号の若
い順番に、全出力キューから一つを選択し、前記出力キ
ューに対して、パケットデータの最後尾を含むＡＴＭセ
ルの有無を検査し、前記検査の結果、前記出力キューに
パケットデータの最後尾を含むＡＴＭセルがある場合、
前記出力キューの先頭ＡＴＭセルからパケットデータの
最後尾を含むＡＴＭセルまでＡＴＭセルを出力ポートに
出力し、前記検査の結果、前記出力キューにパケットデ
ータの最後尾を含むＡＴＭセルが無い場合、前記出力キ
ューの先頭ＡＴＭセルから最後のＡＴＭセルまでＡＴＭ
セルを出力ポートに出力するようにしたものである。
置は、選択制御回路を、出力キューに付与した番号の若
い順番に、全出力キューから一つを選択し、前記出力キ
ューに対して、パケットデータの最後尾を含むＡＴＭセ
ルの有無を検査し、前記検査の結果、前記出力キューに
パケットデータの最後尾を含むＡＴＭセルがある場合、
前記出力キューの先頭ＡＴＭセルからパケットデータの
最後尾を含むＡＴＭセルまでＡＴＭセルを出力ポートに
出力し、前記検査の結果、前記出力キューにパケットデ
ータの最後尾を含むＡＴＭセルが無い場合、前記出力キ
ューの先頭ＡＴＭセルから最後のＡＴＭセルまでＡＴＭ
セルを出力ポートに出力するようにしたものである。
【００２２】請求項１３記載の発明に係るＡＴＭ交換装
置は、選択制御回路を、選択した出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューの先頭ＡＴＭセルからパケットデータの最後尾を
含むＡＴＭセルまでＡＴＭセルを出力ポートに出力し、
かつ前記パケットデータの最後尾を含むＡＴＭセルが、
前記出力キューの中で、最初のパケットの最後尾を含む
ＡＴＭセルであるようにしたものである。
置は、選択制御回路を、選択した出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューの先頭ＡＴＭセルからパケットデータの最後尾を
含むＡＴＭセルまでＡＴＭセルを出力ポートに出力し、
かつ前記パケットデータの最後尾を含むＡＴＭセルが、
前記出力キューの中で、最初のパケットの最後尾を含む
ＡＴＭセルであるようにしたものである。
【００２３】請求項１４記載の発明に係るＡＴＭ交換装
置は、選択制御回路を、選択した出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューの先頭ＡＴＭセルからパケットデータの最後尾を
含むＡＴＭセルまでＡＴＭセルを出力ポートに出力し、
かつ前記パケットデータの最後尾を含むＡＴＭセルが、
前記出力キューの中で、最後のパケットの最後尾を含む
ＡＴＭセルであるようにしたものである。
置は、選択制御回路を、選択した出力キューにパケット
データの最後尾を含むＡＴＭセルがある場合、前記出力
キューの先頭ＡＴＭセルからパケットデータの最後尾を
含むＡＴＭセルまでＡＴＭセルを出力ポートに出力し、
かつ前記パケットデータの最後尾を含むＡＴＭセルが、
前記出力キューの中で、最後のパケットの最後尾を含む
ＡＴＭセルであるようにしたものである。
【００２４】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＡ
ＴＭ交換装置を示す構成図であり、図において、２０は
ＡＴＭ交換装置、７ａ〜７ｎはＡＴＭ交換装置２０と接
続された他のＡＴＭ通信装置からＡＴＭセル（以降、単
にセルと呼ぶ）を受信する入力ポート、２は入力ポート
７ａ〜７ｎから入力されたセルを交換するＡＴＭセルス
イッチ、２４ａ〜２４ｎ等２４はＡＴＭセルスイッチ２
から出力されるセルを保持する出力バッファメモリ部で
ある。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＡ
ＴＭ交換装置を示す構成図であり、図において、２０は
ＡＴＭ交換装置、７ａ〜７ｎはＡＴＭ交換装置２０と接
続された他のＡＴＭ通信装置からＡＴＭセル（以降、単
にセルと呼ぶ）を受信する入力ポート、２は入力ポート
７ａ〜７ｎから入力されたセルを交換するＡＴＭセルス
イッチ、２４ａ〜２４ｎ等２４はＡＴＭセルスイッチ２
から出力されるセルを保持する出力バッファメモリ部で
ある。
【００２５】また、出力バッファメモリ部２４ａ〜２４
ｎにおいて、６ａａ〜６ｎｍ等６はＡＴＭセルスイッチ
２から出力されるセルを、ＡＴＭ通信端末間に設定され
た論理的接続方路（以降、バーチャルコネクションと呼
ぶ）毎に保持するバーチャルコネクション・キュー（出
力キュー：以降、ＶＣキューと呼ぶ）、２５ａ〜２５ｎ
等２５は選択制御回路であり、例えば選択制御回路２５
ａは、ＶＣキュー６ａａ〜６ａｍから一つを選択し、選
択したＶＣキュー６ａａ〜６ａｍからセルを取り出すも
のである。５ａ〜５ｎ等５は選択回路であり、例えば選
択回路５ａは、選択制御回路２５ａの指示に従い、ＶＣ
キュー６ａａ〜６ａｍと出力ポート８ａの接続を切り替
える。８ａ〜８ｎは出力バッファメモリ部２４ａ〜２４
ｎから出力されるセルを送信する出力ポートである。ま
た、従来例と同様に、ＶＣキュー６ａａ〜６ｎｍは、バ
ーチャルコネクション毎に設けたＦＩＦＯメモリである
が、論理的に全ＶＣキュー６ａａ〜６ｎｍをＶＣ毎に設
けたＦＩＦＯメモリとして動作するよう、一つの共通メ
モリ上で構成しても良い。
ｎにおいて、６ａａ〜６ｎｍ等６はＡＴＭセルスイッチ
２から出力されるセルを、ＡＴＭ通信端末間に設定され
た論理的接続方路（以降、バーチャルコネクションと呼
ぶ）毎に保持するバーチャルコネクション・キュー（出
力キュー：以降、ＶＣキューと呼ぶ）、２５ａ〜２５ｎ
等２５は選択制御回路であり、例えば選択制御回路２５
ａは、ＶＣキュー６ａａ〜６ａｍから一つを選択し、選
択したＶＣキュー６ａａ〜６ａｍからセルを取り出すも
のである。５ａ〜５ｎ等５は選択回路であり、例えば選
択回路５ａは、選択制御回路２５ａの指示に従い、ＶＣ
キュー６ａａ〜６ａｍと出力ポート８ａの接続を切り替
える。８ａ〜８ｎは出力バッファメモリ部２４ａ〜２４
ｎから出力されるセルを送信する出力ポートである。ま
た、従来例と同様に、ＶＣキュー６ａａ〜６ｎｍは、バ
ーチャルコネクション毎に設けたＦＩＦＯメモリである
が、論理的に全ＶＣキュー６ａａ〜６ｎｍをＶＣ毎に設
けたＦＩＦＯメモリとして動作するよう、一つの共通メ
モリ上で構成しても良い。
【００２６】図２は出力バッファメモリ部２４ａ〜２４
ｎ等２４を示す詳細なＨ／Ｗ構成図であり、図におい
て、８４ａ〜８４ｍは入力されるセルに対しＡＴＭ通信
端末間で転送されるパケットの最後尾のセルであるエン
ド・オブ・パケット・セル（以降、ＥＯＰと呼ぶ）を識
別する第一のＥＯＰ識別回路、８５ａ〜８５ｍはＶＣキ
ュー６ａ〜６ｍから入力されるセルに対しＥＯＰを識別
する第二のＥＯＰ識別回路、８６ａ〜８６ｍは第一のＥ
ＯＰ識別回路８４ａ〜８４ｍの指示によりカウント値を
＋１し、第二のＥＯＰ識別回路８５ａ〜８５ｍの指示に
よりカウント値を−１するＥＯＰカウンタ、８２は選択
制御回路２５ａ〜２５ｎが選択したＶＣキュー６ａ〜６
ｍの番号の何れか一つを保持するキューポインタレジス
タである。
ｎ等２４を示す詳細なＨ／Ｗ構成図であり、図におい
て、８４ａ〜８４ｍは入力されるセルに対しＡＴＭ通信
端末間で転送されるパケットの最後尾のセルであるエン
ド・オブ・パケット・セル（以降、ＥＯＰと呼ぶ）を識
別する第一のＥＯＰ識別回路、８５ａ〜８５ｍはＶＣキ
ュー６ａ〜６ｍから入力されるセルに対しＥＯＰを識別
する第二のＥＯＰ識別回路、８６ａ〜８６ｍは第一のＥ
ＯＰ識別回路８４ａ〜８４ｍの指示によりカウント値を
＋１し、第二のＥＯＰ識別回路８５ａ〜８５ｍの指示に
よりカウント値を−１するＥＯＰカウンタ、８２は選択
制御回路２５ａ〜２５ｎが選択したＶＣキュー６ａ〜６
ｍの番号の何れか一つを保持するキューポインタレジス
タである。
【００２７】図３は送信装置と受信装置間で送受信され
るＡＴＭアダプテーション・レイヤ（以降、ＡＡＬと呼
ぶ）タイプ５共通部のプロトコル・データ・ユニットと
パケットとセルの３者の関係を示す説明図である。４０
はＡＡＬタイプ５共通部プロトコル・データ・ユニット
であり、４６はＡＡＬタイプ５共通部プロトコル・デー
タ・ユニット４０のデータ格納部分であるペイロードで
あり、上位プロトコルが使用するパケットを格納する部
分である。４５はＡＡＬタイプ５共通部のプロトコル・
データ・ユニット４０のトレイラ、４４ａ〜４４ｊはＡ
ＡＬタイプ５共通部のペイロード４６を分解したセル分
解組立サブレイヤのプロトコル・データ・ユニットであ
り、セルのペイロードに相当する。４１ａ〜４１ｊはセ
ルヘッダ、４３ａ〜４３ｊはセルである。特に、セル４
３ａはビギニング・オブ・パケットセル（以降、ＢＯＰ
と呼ぶ）、セル４３ｊは、ＥＯＰとして他のセルと区別
して呼ばれる。
るＡＴＭアダプテーション・レイヤ（以降、ＡＡＬと呼
ぶ）タイプ５共通部のプロトコル・データ・ユニットと
パケットとセルの３者の関係を示す説明図である。４０
はＡＡＬタイプ５共通部プロトコル・データ・ユニット
であり、４６はＡＡＬタイプ５共通部プロトコル・デー
タ・ユニット４０のデータ格納部分であるペイロードで
あり、上位プロトコルが使用するパケットを格納する部
分である。４５はＡＡＬタイプ５共通部のプロトコル・
データ・ユニット４０のトレイラ、４４ａ〜４４ｊはＡ
ＡＬタイプ５共通部のペイロード４６を分解したセル分
解組立サブレイヤのプロトコル・データ・ユニットであ
り、セルのペイロードに相当する。４１ａ〜４１ｊはセ
ルヘッダ、４３ａ〜４３ｊはセルである。特に、セル４
３ａはビギニング・オブ・パケットセル（以降、ＢＯＰ
と呼ぶ）、セル４３ｊは、ＥＯＰとして他のセルと区別
して呼ばれる。
【００２８】次に動作について説明する。ＡＴＭ交換装
置２０の例えば入力ポート７ｎにセルを送信するＡＴＭ
通信装置（以降、送信装置と呼ぶ）が接続され、出力ポ
ート８ａにセルを受信するＡＴＭ通信装置（以降、受信
装置と呼ぶ）が接続され、送信装置と受信装置間にバー
チャルコネクションが設定された場合を考える。送信装
置は、予め割り当てられた帯域に等しい速度でセルをＡ
ＴＭ交換装置２０に送信する。送信装置が送信するセル
は、入力ポート７ｎから入力され、ＡＴＭセルスイッチ
２で、出力バッファメモリ部２４ａ内の前記バーチャル
コネクションに対応するＶＣキュー、例えばＶＣキュー
６ａａに入力される。選択制御回路２５ａは、次に説明
するフローチャートに基づきＶＣキュー６ａａを選択
し、選択回路５ａを操作して、出力ポート８ａより受信
装置へ前記セルを送信する。
置２０の例えば入力ポート７ｎにセルを送信するＡＴＭ
通信装置（以降、送信装置と呼ぶ）が接続され、出力ポ
ート８ａにセルを受信するＡＴＭ通信装置（以降、受信
装置と呼ぶ）が接続され、送信装置と受信装置間にバー
チャルコネクションが設定された場合を考える。送信装
置は、予め割り当てられた帯域に等しい速度でセルをＡ
ＴＭ交換装置２０に送信する。送信装置が送信するセル
は、入力ポート７ｎから入力され、ＡＴＭセルスイッチ
２で、出力バッファメモリ部２４ａ内の前記バーチャル
コネクションに対応するＶＣキュー、例えばＶＣキュー
６ａａに入力される。選択制御回路２５ａは、次に説明
するフローチャートに基づきＶＣキュー６ａａを選択
し、選択回路５ａを操作して、出力ポート８ａより受信
装置へ前記セルを送信する。
【００２９】図４はＡＴＭ交換装置の出力バッファメモ
リ部に含まれる選択制御回路２５ａ〜２５ｎ等２５の動
作を示すフローチャート図である。ここでは、出力バッ
ファメモリ部におけるセル送信動作を、図２と図４に従
って詳細に説明する。選択制御回路２５は、最初にキュ
ーポインタレジスタ８２を初期化する（ステップＳＴ６
０）。次に、選択制御回路２５は、ＥＯＰカウンタ８６
ａ〜８６ｍのカウント値を検査し、全ＶＣキュー６ａ〜
６ｍ内のＥＯＰの有無を識別する（ステップＳＴ６
１）。ここで、ＥＯＰカウンタ、例えばＥＯＰカウンタ
８６ａは、第一のＥＯＰ識別回路８４ａと第２のＥＯＰ
識別回路８５ａの指示により、ＶＣキュー６ａに入力さ
れるＥＯＰの数を各々保持している。例えば、ＥＯＰカ
ウンタ８６ａのカウント値が０のとき、ＶＣキュー６ａ
にはＥＯＰが無く、カウント値が１以上のとき、ＶＣキ
ュー６ａにはＥＯＰがあることを示す。
リ部に含まれる選択制御回路２５ａ〜２５ｎ等２５の動
作を示すフローチャート図である。ここでは、出力バッ
ファメモリ部におけるセル送信動作を、図２と図４に従
って詳細に説明する。選択制御回路２５は、最初にキュ
ーポインタレジスタ８２を初期化する（ステップＳＴ６
０）。次に、選択制御回路２５は、ＥＯＰカウンタ８６
ａ〜８６ｍのカウント値を検査し、全ＶＣキュー６ａ〜
６ｍ内のＥＯＰの有無を識別する（ステップＳＴ６
１）。ここで、ＥＯＰカウンタ、例えばＥＯＰカウンタ
８６ａは、第一のＥＯＰ識別回路８４ａと第２のＥＯＰ
識別回路８５ａの指示により、ＶＣキュー６ａに入力さ
れるＥＯＰの数を各々保持している。例えば、ＥＯＰカ
ウンタ８６ａのカウント値が０のとき、ＶＣキュー６ａ
にはＥＯＰが無く、カウント値が１以上のとき、ＶＣキ
ュー６ａにはＥＯＰがあることを示す。
【００３０】まず、前記ステップＳＴ６１の結果、一つ
以上のＶＣキュー、例えばＶＣキュー６ａ〜６ｃにＥＯ
Ｐがある場合（ステップＳＴ６２）、選択制御回路２５
は、キューポインタレジスタ８２をリードし（ステップ
ＳＴ６３）、前記リードされたＶＣキューの番号とその
他の条件から、ＥＯＰを含むＶＣキュー６ａ〜６ｃの一
つ、例えば６ａを選択する（ステップＳＴ６４）。その
他の条件としては、後に述べる実施の形態２に示す条件
の他、例えば、各バーチャルコネクションに設定された
優先度等がある。選択制御回路２５は、選択したＶＣキ
ュー６ａの番号をキューポインタレジスタ８２にライト
する（ステップＳＴ６５）。選択制御回路２５は、選択
回路５を操作して、選択したＶＣキュー６ａ内の先頭セ
ルからＥＯＰまで順にセルを取り出す。選択制御回路２
５は、ＥＯＰカウンタ８６ａのカウント値の減少によ
り、ＥＯＰが送信されたことを認識する（ステップＳＴ
６６）。ここで、選択したＶＣキュー６ａ内にＥＯＰが
複数ある場合、実施の形態３に示す条件でＥＯＰを選択
し、前記ＥＯＰまでセルを取り出す他、例えば、各バー
チャルコネクションに設定された優先度等に応じてＥＯ
Ｐを選択し、前記ＥＯＰまでセルを取り出してもよい。
選択制御回路２５は、セルの出力を終えると、再びステ
ップＳＴ６１に戻り、全ＶＣキュー６ａ〜６ｍ内のＥＯ
Ｐの有無を検査する。
以上のＶＣキュー、例えばＶＣキュー６ａ〜６ｃにＥＯ
Ｐがある場合（ステップＳＴ６２）、選択制御回路２５
は、キューポインタレジスタ８２をリードし（ステップ
ＳＴ６３）、前記リードされたＶＣキューの番号とその
他の条件から、ＥＯＰを含むＶＣキュー６ａ〜６ｃの一
つ、例えば６ａを選択する（ステップＳＴ６４）。その
他の条件としては、後に述べる実施の形態２に示す条件
の他、例えば、各バーチャルコネクションに設定された
優先度等がある。選択制御回路２５は、選択したＶＣキ
ュー６ａの番号をキューポインタレジスタ８２にライト
する（ステップＳＴ６５）。選択制御回路２５は、選択
回路５を操作して、選択したＶＣキュー６ａ内の先頭セ
ルからＥＯＰまで順にセルを取り出す。選択制御回路２
５は、ＥＯＰカウンタ８６ａのカウント値の減少によ
り、ＥＯＰが送信されたことを認識する（ステップＳＴ
６６）。ここで、選択したＶＣキュー６ａ内にＥＯＰが
複数ある場合、実施の形態３に示す条件でＥＯＰを選択
し、前記ＥＯＰまでセルを取り出す他、例えば、各バー
チャルコネクションに設定された優先度等に応じてＥＯ
Ｐを選択し、前記ＥＯＰまでセルを取り出してもよい。
選択制御回路２５は、セルの出力を終えると、再びステ
ップＳＴ６１に戻り、全ＶＣキュー６ａ〜６ｍ内のＥＯ
Ｐの有無を検査する。
【００３１】次に、前記ステップＳＴ６１の結果、全Ｖ
Ｃキュー６ａ〜６ｍにＥＯＰが無い場合（ステップＳＴ
６２）、選択制御回路２５は、キューポインタレジスタ
８２をリードし（ステップＳＴ６７）、前記リードされ
たＶＣキューの番号とその他の条件から、全ＶＣキュー
６ａ〜６ｍの一つ、例えばＶＣキュー６ｍを選択する
（ステップＳＴ６８）。その他の条件としては、後に述
べる実施の形態４に示す条件の他、例えば、各バーチャ
ルコネクションに設定された優先度等がある。選択制御
回路２５は、選択したＶＣキュー６ｍの番号をキューポ
インタレジスタ８２にライトする（ステップＳＴ６
９）。選択制御回路２５は、選択回路５を操作して、選
択したＶＣキュー６ｍ内の先頭セルから最後のセルまで
順にセルを取り出す（ステップＳＴ７０，７１）。選択
制御回路２５は、セルの出力を終えると、再びステップ
ＳＴ６１に戻り、全ＶＣキュー６ａ〜６ｍ内のＥＯＰの
有無を検査する。
Ｃキュー６ａ〜６ｍにＥＯＰが無い場合（ステップＳＴ
６２）、選択制御回路２５は、キューポインタレジスタ
８２をリードし（ステップＳＴ６７）、前記リードされ
たＶＣキューの番号とその他の条件から、全ＶＣキュー
６ａ〜６ｍの一つ、例えばＶＣキュー６ｍを選択する
（ステップＳＴ６８）。その他の条件としては、後に述
べる実施の形態４に示す条件の他、例えば、各バーチャ
ルコネクションに設定された優先度等がある。選択制御
回路２５は、選択したＶＣキュー６ｍの番号をキューポ
インタレジスタ８２にライトする（ステップＳＴ６
９）。選択制御回路２５は、選択回路５を操作して、選
択したＶＣキュー６ｍ内の先頭セルから最後のセルまで
順にセルを取り出す（ステップＳＴ７０，７１）。選択
制御回路２５は、セルの出力を終えると、再びステップ
ＳＴ６１に戻り、全ＶＣキュー６ａ〜６ｍ内のＥＯＰの
有無を検査する。
【００３２】以上のように、この実施の形態１によるＡ
ＴＭ交換装置は、前記のＡＴＭセル交換方式を採用する
ことにより、できるだけ一つのパケットに属するセルを
他のパケットに属するセルと混在せずに、ＥＯＰまでま
とめて送信することが可能である。
ＴＭ交換装置は、前記のＡＴＭセル交換方式を採用する
ことにより、できるだけ一つのパケットに属するセルを
他のパケットに属するセルと混在せずに、ＥＯＰまでま
とめて送信することが可能である。
【００３３】実施の形態２．実施の形態１におけるＡＴ
Ｍ交換装置では、複数のＶＣキューにＥＯＰがある場
合、選択制御回路が、前記ＶＣキューから一つを選択し
たが、この実施の形態２におけるＡＴＭ交換装置では、
選択制御回路が、以下に示す第一から第四の手順の何れ
か一つに従い、ＶＣキューから一つを選択する。
Ｍ交換装置では、複数のＶＣキューにＥＯＰがある場
合、選択制御回路が、前記ＶＣキューから一つを選択し
たが、この実施の形態２におけるＡＴＭ交換装置では、
選択制御回路が、以下に示す第一から第四の手順の何れ
か一つに従い、ＶＣキューから一つを選択する。
【００３４】実施の形態２において、ＡＴＭ交換装置の
構成、出力バッファメモリ部の構成、パケットとセルの
関係は、実施の形態１に示す図１〜図３と同一である。
また、ＡＴＭ交換装置２０において、選択制御回路２５
ａ〜２５ｎの動作を除く、各部位の動作は、実施の形態
１で説明した動作と同一である。
構成、出力バッファメモリ部の構成、パケットとセルの
関係は、実施の形態１に示す図１〜図３と同一である。
また、ＡＴＭ交換装置２０において、選択制御回路２５
ａ〜２５ｎの動作を除く、各部位の動作は、実施の形態
１で説明した動作と同一である。
【００３５】次に動作について説明する。まず、この実
施の形態２による出力バッファメモリ部における第一の
セル送信動作を図２と選択制御回路２５ａ〜２５ｎ等２
５の動作を示すフローチャート図５に従って説明する。
図５におけるステップＳＴ２００を除く各ステップの動
作は、図４における同一ステップ番号を記したステップ
と同一の動作である。ステップＳＴ６１の結果、一つ以
上のＶＣキュー、例えばＶＣキュー６ａ〜６ｃにＥＯＰ
がある場合（ステップＳＴ６２）、選択制御回路２５
は、キューポインタレジスタ８２をリードし（ステップ
ＳＴ６３）、例えば、前記リードされたＶＣキューの番
号が、ＶＣキュー６ａの番号とすると、ラウンドロビン
により、ＥＯＰを含むＶＣキュー６ａ〜６ｃから、前記
番号の次以降の番号が付与されたＶＣキュー６ｂを選択
する（ステップＳＴ２００）。
施の形態２による出力バッファメモリ部における第一の
セル送信動作を図２と選択制御回路２５ａ〜２５ｎ等２
５の動作を示すフローチャート図５に従って説明する。
図５におけるステップＳＴ２００を除く各ステップの動
作は、図４における同一ステップ番号を記したステップ
と同一の動作である。ステップＳＴ６１の結果、一つ以
上のＶＣキュー、例えばＶＣキュー６ａ〜６ｃにＥＯＰ
がある場合（ステップＳＴ６２）、選択制御回路２５
は、キューポインタレジスタ８２をリードし（ステップ
ＳＴ６３）、例えば、前記リードされたＶＣキューの番
号が、ＶＣキュー６ａの番号とすると、ラウンドロビン
により、ＥＯＰを含むＶＣキュー６ａ〜６ｃから、前記
番号の次以降の番号が付与されたＶＣキュー６ｂを選択
する（ステップＳＴ２００）。
【００３６】次に、この実施の形態２による出力バッフ
ァメモリ部における第二のセル送信動作を、図２と選択
制御回路２５ａ〜２５ｎ等２５の動作を示すフローチャ
ート図６に従って説明する。図６におけるステップＳＴ
２０１を除く各ステップの動作は、図４における同一ス
テップ番号を記したステップと同一の動作である。ステ
ップＳＴ６１の結果、一つ以上のＶＣキュー、例えばＶ
Ｃキュー６ａ〜６ｃにＥＯＰがある場合（ステップＳＴ
６２）、選択制御回路２５は、キューポインタレジスタ
８２をリードする（ステップＳＴ６３）。選択制御回路
２５は、ＥＯＰカウンタ８６ａ〜８６ｃのカウント値を
再度検査し、例えば、前記リードされたＶＣキューの番
号が、ＶＣキュー６ａの番号とすると、ＥＯＰを含むＶ
Ｃキュー６ａ〜６ｃから、前記番号の次以降の番号か
ら、ＥＯＰを最も多く含むＶＣキュー、例えばＶＣキュ
ー６ｂを選択する（ステップＳＴ２０１）。
ァメモリ部における第二のセル送信動作を、図２と選択
制御回路２５ａ〜２５ｎ等２５の動作を示すフローチャ
ート図６に従って説明する。図６におけるステップＳＴ
２０１を除く各ステップの動作は、図４における同一ス
テップ番号を記したステップと同一の動作である。ステ
ップＳＴ６１の結果、一つ以上のＶＣキュー、例えばＶ
Ｃキュー６ａ〜６ｃにＥＯＰがある場合（ステップＳＴ
６２）、選択制御回路２５は、キューポインタレジスタ
８２をリードする（ステップＳＴ６３）。選択制御回路
２５は、ＥＯＰカウンタ８６ａ〜８６ｃのカウント値を
再度検査し、例えば、前記リードされたＶＣキューの番
号が、ＶＣキュー６ａの番号とすると、ＥＯＰを含むＶ
Ｃキュー６ａ〜６ｃから、前記番号の次以降の番号か
ら、ＥＯＰを最も多く含むＶＣキュー、例えばＶＣキュ
ー６ｂを選択する（ステップＳＴ２０１）。
【００３７】次に、この実施の形態２による出力バッフ
ァメモリ部における第三のセル送信動作を、図２と選択
制御回路２５ａ〜２５ｎ等２５の動作を示すフローチャ
ート図７に従って説明する。図７におけるステップＳＴ
２０２を除く各ステップの動作は、図４における同一ス
テップ番号を記したステップと同一の動作である。ステ
ップＳＴ６１の結果、一つ以上のＶＣキュー、例えばＶ
Ｃキュー６ａ〜６ｃにＥＯＰがある場合（ステップＳＴ
６２）、選択制御回路２５は、キューポインタレジスタ
８２をリードする（ステップＳＴ６３）。選択制御回路
２５は、例えば、前記リードされたＶＣキューの番号
が、ＶＣキュー６ａの番号とすると、ＥＯＰを含むＶＣ
キュー６ａ〜６ｃから、前記番号の次以降の番号から、
各ＶＣキューの先頭セルから最初のＥＯＰセルまでのセ
ル数の最も少ないＶＣキュー、例えば６ｂを選択する
（ステップＳＴ２０２）。
ァメモリ部における第三のセル送信動作を、図２と選択
制御回路２５ａ〜２５ｎ等２５の動作を示すフローチャ
ート図７に従って説明する。図７におけるステップＳＴ
２０２を除く各ステップの動作は、図４における同一ス
テップ番号を記したステップと同一の動作である。ステ
ップＳＴ６１の結果、一つ以上のＶＣキュー、例えばＶ
Ｃキュー６ａ〜６ｃにＥＯＰがある場合（ステップＳＴ
６２）、選択制御回路２５は、キューポインタレジスタ
８２をリードする（ステップＳＴ６３）。選択制御回路
２５は、例えば、前記リードされたＶＣキューの番号
が、ＶＣキュー６ａの番号とすると、ＥＯＰを含むＶＣ
キュー６ａ〜６ｃから、前記番号の次以降の番号から、
各ＶＣキューの先頭セルから最初のＥＯＰセルまでのセ
ル数の最も少ないＶＣキュー、例えば６ｂを選択する
（ステップＳＴ２０２）。
【００３８】最後に、この実施の形態２による出力バッ
ファメモリ部における第四のセル送信動作を、図２と選
択制御回路２５ａ〜２５ｎ等２５の動作を示すフローチ
ャート図８に従って説明する。図８におけるステップＳ
Ｔ２２０からステップＳＴ２２３を除く各ステップの動
作は、図４における同一ステップ番号を記したステップ
と同一の動作である。ステップＳＴ６１の結果、一つ以
上のＶＣキュー、例えばＶＣキュー６ａ〜６ｃにＥＯＰ
がある場合（ステップＳＴ６２）、選択制御回路２５
は、キューポインタレジスタ８２をリードし（ステップ
ＳＴ６３）、次に、選択制御回路２５は、前記ＶＣキュ
ー６ａ〜６ｃに対し、先頭セルがＢＯＰであるか否かを
検査する（ステップＳＴ２２０）。ここで、選択制御回
路２５は、各ＶＣキュー、例えばＶＣキュー６ａにおい
て、ＶＣキュー６ａから直前に出力されたセルがＥＯＰ
であり、かつ現在ＶＣキュー６ａにセルが格納されてい
るならば、ＶＣキュー６ａの先頭セルがＢＯＰであるこ
とを認識する。ステップＳＴ２２０の結果、ＥＯＰを含
むＶＣキュー６ａ〜６ｃの全ての先頭にＢＯＰがある場
合（ステップＳＴ２２１）、例えば、前記ステップＳＴ
６３でリードされたＶＣキューの番号が、ＶＣキュー６
ａの番号とすると、ラウンドロビンにより、前記ＶＣキ
ュー６ａ〜６ｃから、前記番号の次以降の番号が付与さ
れたＶＣキュー６ｂを選択する（ステップＳＴ２２
３）。ステップＳＴ２２０の結果、ＥＯＰを含むＶＣキ
ュー６ａ〜６ｃの一つ以上のＶＣキュー、例えば６ａ，
６ｂの各先頭にＢＯＰが無い場合（ステップＳＴ２２
１）、例えば、前記ステップＳＴ６３でリードされたＶ
Ｃキューの番号が、ＶＣキュー６ａの番号とすると、ラ
ウンドロビンにより、前記ＶＣキュー６ａ，６ｂから、
前記番号の次以降の番号が付与されたＶＣキュー６ｂを
選択する（ステップＳＴ２２２）。なお、この実施の形
態２で示した選択制御回路の第二から第四の動作の何れ
か２者または３者を組み合わせて実施してもよい。
ファメモリ部における第四のセル送信動作を、図２と選
択制御回路２５ａ〜２５ｎ等２５の動作を示すフローチ
ャート図８に従って説明する。図８におけるステップＳ
Ｔ２２０からステップＳＴ２２３を除く各ステップの動
作は、図４における同一ステップ番号を記したステップ
と同一の動作である。ステップＳＴ６１の結果、一つ以
上のＶＣキュー、例えばＶＣキュー６ａ〜６ｃにＥＯＰ
がある場合（ステップＳＴ６２）、選択制御回路２５
は、キューポインタレジスタ８２をリードし（ステップ
ＳＴ６３）、次に、選択制御回路２５は、前記ＶＣキュ
ー６ａ〜６ｃに対し、先頭セルがＢＯＰであるか否かを
検査する（ステップＳＴ２２０）。ここで、選択制御回
路２５は、各ＶＣキュー、例えばＶＣキュー６ａにおい
て、ＶＣキュー６ａから直前に出力されたセルがＥＯＰ
であり、かつ現在ＶＣキュー６ａにセルが格納されてい
るならば、ＶＣキュー６ａの先頭セルがＢＯＰであるこ
とを認識する。ステップＳＴ２２０の結果、ＥＯＰを含
むＶＣキュー６ａ〜６ｃの全ての先頭にＢＯＰがある場
合（ステップＳＴ２２１）、例えば、前記ステップＳＴ
６３でリードされたＶＣキューの番号が、ＶＣキュー６
ａの番号とすると、ラウンドロビンにより、前記ＶＣキ
ュー６ａ〜６ｃから、前記番号の次以降の番号が付与さ
れたＶＣキュー６ｂを選択する（ステップＳＴ２２
３）。ステップＳＴ２２０の結果、ＥＯＰを含むＶＣキ
ュー６ａ〜６ｃの一つ以上のＶＣキュー、例えば６ａ，
６ｂの各先頭にＢＯＰが無い場合（ステップＳＴ２２
１）、例えば、前記ステップＳＴ６３でリードされたＶ
Ｃキューの番号が、ＶＣキュー６ａの番号とすると、ラ
ウンドロビンにより、前記ＶＣキュー６ａ，６ｂから、
前記番号の次以降の番号が付与されたＶＣキュー６ｂを
選択する（ステップＳＴ２２２）。なお、この実施の形
態２で示した選択制御回路の第二から第四の動作の何れ
か２者または３者を組み合わせて実施してもよい。
【００３９】以上のように、この実施の形態２によるＡ
ＴＭ交換装置は、ＶＣキューに付与した番号の若い順番
に、ＶＣキューから一つを選択する場合は、各論理的接
続方路毎に平等に送信権を付与でき、また、ＶＣキュー
からパケットデータの最後尾を含むＡＴＭセルの数が最
も多いＶＣキューを選択する場合は、高負荷の論理的接
続方路を優先して送信権を付与でき、また、ＶＣキュー
の中で、ＶＣキューの先頭セルから最初のパケットデー
タの最後尾を含むＡＴＭセルまでのＡＴＭセルの数が最
も少ないＶＣキューを選択する場合は、受信装置のパケ
ットバッファメモリの滞留する組み立て途中のパケット
を少なくすることができ、さらに、パケットデータの最
後尾を含むＡＴＭセルを含む全てのＶＣキューの先頭
に、パケットデータの先頭を含むＡＴＭセルがある場
合、ＶＣキューに付与した番号の若い順番に、ＶＣキュ
ーから一つを選択し、パケットデータの最後尾を含むＡ
ＴＭセルを含む一つ以上のＶＣキューの先頭に、パケッ
トデータの先頭を含むＡＴＭセルが無い場合、ＶＣキュ
ーに付与した番号の若い順番に、ＶＣキューから一つを
選択する場合は、受信装置のパケットバッファメモリの
滞留する組み立て途中のパケットを少なくすることがで
きる効果がある。
ＴＭ交換装置は、ＶＣキューに付与した番号の若い順番
に、ＶＣキューから一つを選択する場合は、各論理的接
続方路毎に平等に送信権を付与でき、また、ＶＣキュー
からパケットデータの最後尾を含むＡＴＭセルの数が最
も多いＶＣキューを選択する場合は、高負荷の論理的接
続方路を優先して送信権を付与でき、また、ＶＣキュー
の中で、ＶＣキューの先頭セルから最初のパケットデー
タの最後尾を含むＡＴＭセルまでのＡＴＭセルの数が最
も少ないＶＣキューを選択する場合は、受信装置のパケ
ットバッファメモリの滞留する組み立て途中のパケット
を少なくすることができ、さらに、パケットデータの最
後尾を含むＡＴＭセルを含む全てのＶＣキューの先頭
に、パケットデータの先頭を含むＡＴＭセルがある場
合、ＶＣキューに付与した番号の若い順番に、ＶＣキュ
ーから一つを選択し、パケットデータの最後尾を含むＡ
ＴＭセルを含む一つ以上のＶＣキューの先頭に、パケッ
トデータの先頭を含むＡＴＭセルが無い場合、ＶＣキュ
ーに付与した番号の若い順番に、ＶＣキューから一つを
選択する場合は、受信装置のパケットバッファメモリの
滞留する組み立て途中のパケットを少なくすることがで
きる効果がある。
【００４０】実施の形態３．実施の形態１におけるＡＴ
Ｍ交換装置は、複数のＶＣキューにＥＯＰがある場合、
選択制御回路が、前記ＶＣキューから一つを選択し、選
択したＶＣキューの先頭セルからＥＯＰまで取り出した
が、この実施の形態３におけるＡＴＭ交換装置では、選
択制御回路が、以下に示す第一、第二の手順の何れか一
つに従い、選択したＶＣキューの先頭セルからＥＯＰま
で取り出す。
Ｍ交換装置は、複数のＶＣキューにＥＯＰがある場合、
選択制御回路が、前記ＶＣキューから一つを選択し、選
択したＶＣキューの先頭セルからＥＯＰまで取り出した
が、この実施の形態３におけるＡＴＭ交換装置では、選
択制御回路が、以下に示す第一、第二の手順の何れか一
つに従い、選択したＶＣキューの先頭セルからＥＯＰま
で取り出す。
【００４１】この実施の形態３において、ＡＴＭ交換装
置の構成、出力バッファメモリ部の構成、パケットとセ
ルの関係は、実施の形態１に示す図１〜図３と同一であ
る。また、ＡＴＭ交換装置２０において、選択制御回路
２５ａ〜２５ｎの動作を除く、各部位の動作は、実施の
形態１で説明した動作と同一である。
置の構成、出力バッファメモリ部の構成、パケットとセ
ルの関係は、実施の形態１に示す図１〜図３と同一であ
る。また、ＡＴＭ交換装置２０において、選択制御回路
２５ａ〜２５ｎの動作を除く、各部位の動作は、実施の
形態１で説明した動作と同一である。
【００４２】次に動作について説明する。まず、この実
施の形態３による出力バッファメモリ部における第一の
セル送信動作を、図２と選択制御回路２５ａ〜２５ｎ等
２５の動作を示すフローチャート図９に従って説明す
る。図９におけるステップＳＴ２０４，２０５を除く各
ステップの動作は、図４における同一ステップ番号を記
したステップと同一の動作である。ステップＳＴ６１の
結果、一つ以上のＶＣキュー、例えばＶＣキュー６ａ〜
６ｃにＥＯＰがある場合（ステップＳＴ６２）、実施の
形態１と同様に、選択制御回路２５は、ステップＳＴ６
３からステップＳＴ６５に進み、ＥＯＰを含むＶＣキュ
ー６ａ〜６ｃの一つ、例えばＶＣキュー６ａを選択す
る。選択制御回路２５は、選択回路５を操作して、選択
したＶＣキュー６ａの先頭セルを取り出す。その際、選
択制御回路２５は、第２のＥＯＰ識別回路８５ａからの
通知により、ＥＯＰがＶＣキュー６ａから出力されたか
否かを判断する。選択制御回路２５は、前記通知を受け
るまで、選択したＶＣキュー６ａの先頭セルを取り出
す。この結果、ＶＣキュー６ａに含まれる先頭のパケッ
トのＥＯＰまで出力される（ステップＳＴ２０４，２０
５）。
施の形態３による出力バッファメモリ部における第一の
セル送信動作を、図２と選択制御回路２５ａ〜２５ｎ等
２５の動作を示すフローチャート図９に従って説明す
る。図９におけるステップＳＴ２０４，２０５を除く各
ステップの動作は、図４における同一ステップ番号を記
したステップと同一の動作である。ステップＳＴ６１の
結果、一つ以上のＶＣキュー、例えばＶＣキュー６ａ〜
６ｃにＥＯＰがある場合（ステップＳＴ６２）、実施の
形態１と同様に、選択制御回路２５は、ステップＳＴ６
３からステップＳＴ６５に進み、ＥＯＰを含むＶＣキュ
ー６ａ〜６ｃの一つ、例えばＶＣキュー６ａを選択す
る。選択制御回路２５は、選択回路５を操作して、選択
したＶＣキュー６ａの先頭セルを取り出す。その際、選
択制御回路２５は、第２のＥＯＰ識別回路８５ａからの
通知により、ＥＯＰがＶＣキュー６ａから出力されたか
否かを判断する。選択制御回路２５は、前記通知を受け
るまで、選択したＶＣキュー６ａの先頭セルを取り出
す。この結果、ＶＣキュー６ａに含まれる先頭のパケッ
トのＥＯＰまで出力される（ステップＳＴ２０４，２０
５）。
【００４３】次に、この実施の形態３による出力バッフ
ァメモリ部における第二のセル送信動作を、図２と選択
制御回路２５ａ〜２５ｎ等２５の動作を示すフローチャ
ート図１０に従って説明する。図１０におけるステップ
ＳＴ２０６を除く各ステップの動作は、図４または図９
における同一ステップ番号を記したステップと同一の動
作である。ステップＳＴ６１の結果、一つ以上のＶＣキ
ュー、例えばＶＣキュー６ａ〜６ｃにＥＯＰがある場合
（ステップＳＴ６２）、実施の形態１と同様に、選択制
御回路２５は、ステップＳＴ６３からステップＳＴ６５
に進み、ＥＯＰを含むＶＣキュー６ａ〜６ｃの一つ、例
えばＶＣキュー６ａを選択する。選択制御回路２５は、
選択回路５を操作して、選択したＶＣキュー６ａの先頭
セルを取り出す。その際、選択制御回路２５は、ＥＯＰ
カウンタ８６ａのカウント値が０になったことにより、
全てのＥＯＰがＶＣキュー６ａから出力されたか否かを
判断する。選択制御回路２５は、前記カウント値が０に
なるまで、選択したＶＣキュー６ａの先頭セルを取り出
す。この結果、ＶＣキュー６ａに含まれる最後のパケッ
トのＥＯＰまで出力される（ステップＳＴ２０４，２０
６）。
ァメモリ部における第二のセル送信動作を、図２と選択
制御回路２５ａ〜２５ｎ等２５の動作を示すフローチャ
ート図１０に従って説明する。図１０におけるステップ
ＳＴ２０６を除く各ステップの動作は、図４または図９
における同一ステップ番号を記したステップと同一の動
作である。ステップＳＴ６１の結果、一つ以上のＶＣキ
ュー、例えばＶＣキュー６ａ〜６ｃにＥＯＰがある場合
（ステップＳＴ６２）、実施の形態１と同様に、選択制
御回路２５は、ステップＳＴ６３からステップＳＴ６５
に進み、ＥＯＰを含むＶＣキュー６ａ〜６ｃの一つ、例
えばＶＣキュー６ａを選択する。選択制御回路２５は、
選択回路５を操作して、選択したＶＣキュー６ａの先頭
セルを取り出す。その際、選択制御回路２５は、ＥＯＰ
カウンタ８６ａのカウント値が０になったことにより、
全てのＥＯＰがＶＣキュー６ａから出力されたか否かを
判断する。選択制御回路２５は、前記カウント値が０に
なるまで、選択したＶＣキュー６ａの先頭セルを取り出
す。この結果、ＶＣキュー６ａに含まれる最後のパケッ
トのＥＯＰまで出力される（ステップＳＴ２０４，２０
６）。
【００４４】なお、この実施の形態３で示した選択制御
回路の動作を、実施の形態２で示した選択制御回路の動
作と組み合わせて実施してもよい。
回路の動作を、実施の形態２で示した選択制御回路の動
作と組み合わせて実施してもよい。
【００４５】以上のように、この実施の形態３によるＡ
ＴＭ交換装置は、パケットデータの最後尾を含むＡＴＭ
セルが、ＶＣキューの中で、最初のパケットの最後尾を
含むＡＴＭセルであるようにした場合は、各論理的接続
方路毎に平等に送信権を付与でき、また、パケットデー
タの最後尾を含むＡＴＭセルが、ＶＣキューの中で、最
後のパケットの最後尾を含むＡＴＭセルであるようにし
た場合は、高負荷の論理的接続方路を優先して送信権を
付与できる効果がある。
ＴＭ交換装置は、パケットデータの最後尾を含むＡＴＭ
セルが、ＶＣキューの中で、最初のパケットの最後尾を
含むＡＴＭセルであるようにした場合は、各論理的接続
方路毎に平等に送信権を付与でき、また、パケットデー
タの最後尾を含むＡＴＭセルが、ＶＣキューの中で、最
後のパケットの最後尾を含むＡＴＭセルであるようにし
た場合は、高負荷の論理的接続方路を優先して送信権を
付与できる効果がある。
【００４６】実施の形態４．実施の形態１におけるＡＴ
Ｍ交換装置では、全てのＶＣキューにＥＯＰが無い場
合、選択制御回路が、全ＶＣキューから一つを選択した
が、この実施の形態４におけるＡＴＭ交換装置では、選
択制御回路が、以下に示す第一、第二の手順の何れか一
つに従い、全ＶＣキューから一つを選択する。
Ｍ交換装置では、全てのＶＣキューにＥＯＰが無い場
合、選択制御回路が、全ＶＣキューから一つを選択した
が、この実施の形態４におけるＡＴＭ交換装置では、選
択制御回路が、以下に示す第一、第二の手順の何れか一
つに従い、全ＶＣキューから一つを選択する。
【００４７】この実施の形態４において、ＡＴＭ交換装
置の構成、出力バッファメモリ部の構成、パケットとセ
ルの関係は、実施の形態１に示す図１〜図３と同一であ
る。また、ＡＴＭ交換装置２０において、選択制御回路
２５ａ〜２５ｎの動作を除く、各部位の動作は、実施の
形態１で説明した動作と同一である。
置の構成、出力バッファメモリ部の構成、パケットとセ
ルの関係は、実施の形態１に示す図１〜図３と同一であ
る。また、ＡＴＭ交換装置２０において、選択制御回路
２５ａ〜２５ｎの動作を除く、各部位の動作は、実施の
形態１で説明した動作と同一である。
【００４８】次に動作について説明する。まず、この実
施の形態４による出力バッファメモリ部における第一の
セル送信動作を、図２と選択制御回路２５ａ〜２５ｎ等
２５の動作を示すフローチャート図１１に従って説明す
る。図１１におけるステップＳＴ２１０を除く各ステッ
プの動作は、図４における同一ステップ番号を記したス
テップと同一の動作である。ステップＳＴ６１の結果、
全ＶＣキュー６ａ〜６ｍにＥＯＰが無い場合（ステップ
ＳＴ６２）、選択制御回路２５は、キューポインタレジ
スタ８２をリードし（ステップＳＴ６７）、例えば、前
記リードされたＶＣキューの番号が、ＶＣキュー６ａの
番号とすると、ラウンドロビンにより、全ＶＣキュー６
ａ〜６ｍから、前記番号の次以降の番号が付与されたＶ
Ｃキュー６ｂを選択する（ステップＳＴ２１０）。
施の形態４による出力バッファメモリ部における第一の
セル送信動作を、図２と選択制御回路２５ａ〜２５ｎ等
２５の動作を示すフローチャート図１１に従って説明す
る。図１１におけるステップＳＴ２１０を除く各ステッ
プの動作は、図４における同一ステップ番号を記したス
テップと同一の動作である。ステップＳＴ６１の結果、
全ＶＣキュー６ａ〜６ｍにＥＯＰが無い場合（ステップ
ＳＴ６２）、選択制御回路２５は、キューポインタレジ
スタ８２をリードし（ステップＳＴ６７）、例えば、前
記リードされたＶＣキューの番号が、ＶＣキュー６ａの
番号とすると、ラウンドロビンにより、全ＶＣキュー６
ａ〜６ｍから、前記番号の次以降の番号が付与されたＶ
Ｃキュー６ｂを選択する（ステップＳＴ２１０）。
【００４９】次に、この実施の形態４による出力バッフ
ァメモリ部における第二のセル送信動作を、図２と選択
制御回路２５ａ〜２５ｎ等２５の動作を示すフローチャ
ート図１２に従って説明する。図１２におけるステップ
ＳＴ２１１からステップＳＴ２１４を除く各ステップの
動作は、図４における同一ステップ番号を記したステッ
プと同一の動作である。ステップＳＴ６１の結果、全Ｖ
Ｃキュー６ａ〜６ｍにＥＯＰが無い場合（ステップＳＴ
６２）、選択制御回路２５は、キューポインタレジスタ
８２をリードする（ステップＳＴ６７）。次に、選択制
御回路２５は、全ＶＣキュー６ａ〜６ｍに対し、先頭セ
ルがＢＯＰであるか否かを検査する（ステップＳＴ２１
１）。ステップＳＴ２１１の結果、全ＶＣキューの先頭
にＢＯＰがある場合（ステップＳＴ２１２）、例えば、
前記ステップＳＴ６７でリードされたＶＣキューの番号
が、ＶＣキュー６ａの番号とすると、ラウンドロビンに
より、全ＶＣキュー６ａ〜６ｍから、前記番号の次以降
の番号が付与されたＶＣキュー６ｂを選択する（ステッ
プＳＴ２１４）。ステップＳＴ２１１の結果、一つ以上
のＶＣキュー、例えばＶＣキュー６ａ〜６ｃの各先頭に
ＢＯＰが無い場合（ステップＳＴ２１２）、例えば、前
記ステップＳＴ６７でリードされたＶＣキューの番号
が、ＶＣキュー６ａの番号とすると、ラウンドロビンに
より、前記ＶＣキュー６ａ〜６ｃから、前記番号の次以
降の番号が付与されたＶＣキュー６ｂを選択する（ステ
ップＳＴ２１３）。
ァメモリ部における第二のセル送信動作を、図２と選択
制御回路２５ａ〜２５ｎ等２５の動作を示すフローチャ
ート図１２に従って説明する。図１２におけるステップ
ＳＴ２１１からステップＳＴ２１４を除く各ステップの
動作は、図４における同一ステップ番号を記したステッ
プと同一の動作である。ステップＳＴ６１の結果、全Ｖ
Ｃキュー６ａ〜６ｍにＥＯＰが無い場合（ステップＳＴ
６２）、選択制御回路２５は、キューポインタレジスタ
８２をリードする（ステップＳＴ６７）。次に、選択制
御回路２５は、全ＶＣキュー６ａ〜６ｍに対し、先頭セ
ルがＢＯＰであるか否かを検査する（ステップＳＴ２１
１）。ステップＳＴ２１１の結果、全ＶＣキューの先頭
にＢＯＰがある場合（ステップＳＴ２１２）、例えば、
前記ステップＳＴ６７でリードされたＶＣキューの番号
が、ＶＣキュー６ａの番号とすると、ラウンドロビンに
より、全ＶＣキュー６ａ〜６ｍから、前記番号の次以降
の番号が付与されたＶＣキュー６ｂを選択する（ステッ
プＳＴ２１４）。ステップＳＴ２１１の結果、一つ以上
のＶＣキュー、例えばＶＣキュー６ａ〜６ｃの各先頭に
ＢＯＰが無い場合（ステップＳＴ２１２）、例えば、前
記ステップＳＴ６７でリードされたＶＣキューの番号
が、ＶＣキュー６ａの番号とすると、ラウンドロビンに
より、前記ＶＣキュー６ａ〜６ｃから、前記番号の次以
降の番号が付与されたＶＣキュー６ｂを選択する（ステ
ップＳＴ２１３）。
【００５０】なお、この実施の形態４で示した選択制御
回路の動作を、実施の形態１から実施の形態３で示した
選択制御回路の動作と組み合わせて実施してもよい。
回路の動作を、実施の形態１から実施の形態３で示した
選択制御回路の動作と組み合わせて実施してもよい。
【００５１】以上のように、この実施の形態４によるＡ
ＴＭ交換装置は、全ＶＣキューにパケットデータの最後
尾を含むＡＴＭセルが無い場合、ＶＣキューに付与した
番号の若い順番に、全ＶＣキューから一つを選択するよ
うにした場合は、各論理的接続方路毎に平等に送信権を
付与でき、また、全ＶＣキューにパケットデータの先頭
を含むＡＴＭセルがある場合、ＶＣキューに付与した番
号の若い順番に、全ＶＣキューから一つを選択し、一つ
以上のＶＣキューにパケットデータの先頭を含むＡＴＭ
セルが無い場合、ＶＣキューに付与した番号の若い順番
に、ＶＣキューから一つを選択する場合は、受信装置の
パケットバッファメモリの滞留する組み立て途中のパケ
ットを少なくすることができる効果がある。
ＴＭ交換装置は、全ＶＣキューにパケットデータの最後
尾を含むＡＴＭセルが無い場合、ＶＣキューに付与した
番号の若い順番に、全ＶＣキューから一つを選択するよ
うにした場合は、各論理的接続方路毎に平等に送信権を
付与でき、また、全ＶＣキューにパケットデータの先頭
を含むＡＴＭセルがある場合、ＶＣキューに付与した番
号の若い順番に、全ＶＣキューから一つを選択し、一つ
以上のＶＣキューにパケットデータの先頭を含むＡＴＭ
セルが無い場合、ＶＣキューに付与した番号の若い順番
に、ＶＣキューから一つを選択する場合は、受信装置の
パケットバッファメモリの滞留する組み立て途中のパケ
ットを少なくすることができる効果がある。
【００５２】実施の形態５．実施の形態１におけるＡＴ
Ｍ交換装置では、全てのＶＣキューにＥＯＰが無い場
合、選択制御回路が、全ＶＣキューから一つを選択し、
選択したＶＣキューの先頭セルから最後のセルまで取り
出したが、この実施の形態５におけるＡＴＭ交換装置で
は、選択制御回路が、以下に示す第一、第二の手順の何
れか一つに従い、選択したＶＣキューの先頭セルから最
後のセルまで取り出す。
Ｍ交換装置では、全てのＶＣキューにＥＯＰが無い場
合、選択制御回路が、全ＶＣキューから一つを選択し、
選択したＶＣキューの先頭セルから最後のセルまで取り
出したが、この実施の形態５におけるＡＴＭ交換装置で
は、選択制御回路が、以下に示す第一、第二の手順の何
れか一つに従い、選択したＶＣキューの先頭セルから最
後のセルまで取り出す。
【００５３】この実施の形態５において、ＡＴＭ交換装
置の構成、出力バッファメモリ部の構成、パケットとセ
ルの関係は、実施の形態１に示す図１〜図３と同一であ
る。また、ＡＴＭ交換装置２０において、選択制御回路
２５ａ〜２５ｎの動作を除く、各部位の動作は、実施の
形態１で説明した動作と同一である。
置の構成、出力バッファメモリ部の構成、パケットとセ
ルの関係は、実施の形態１に示す図１〜図３と同一であ
る。また、ＡＴＭ交換装置２０において、選択制御回路
２５ａ〜２５ｎの動作を除く、各部位の動作は、実施の
形態１で説明した動作と同一である。
【００５４】次に動作について説明する。まず、この実
施の形態５による出力バッファメモリ部における第一の
セル送信動作を、図２と選択制御回路２５ａ〜２５ｎ等
２５の動作を示すフローチャート図１３に従って説明す
る。図１３におけるステップＳＴ１０２からステップＳ
Ｔ１０５を除く各ステップの動作は、図４における同一
ステップ番号を記したステップと同一の動作である。ス
テップＳＴ６１の結果、全ＶＣキュー６ａ〜６ｍにＥＯ
Ｐが無い場合（ステップＳＴ６２）、実施の形態１と同
様に、選択制御回路２５は、ステップＳＴ６７からステ
ップＳＴ６９に進み、全ＶＣキュー６ａ〜６ｍの一つ、
例えばＶＣキュー６ａを選択する。選択制御回路２５
は、選択回路５を操作して、選択したＶＣキュー６ａの
先頭セルを取り出す（ステップＳＴ７０）。選択制御回
路２５は、１セル取り出す毎に、ＶＣキュー６ａの空き
を確認する（ステップＳＴ７１）。ステップＳＴ７１の
結果、ＶＣキュー６ａにセルが無い場合、選択制御回路
２５は、再びステップＳＴ６１に戻り、全ＶＣキュー６
ａ〜６ｍ内のＥＯＰの有無を検査する。ステップＳＴ７
１の結果、ＶＣキュー６ａにセルがある場合、選択制御
回路２５は、全ＶＣキュー６ａ〜６ｍ内のＥＯＰの有無
を再検査する（ステップＳＴ１０２）。ステップＳＴ１
０２の結果、一つ以上のＶＣキュー、例えばＶＣキュー
６ｂ，６ｃにＥＯＰがある場合（ステップＳＴ１０
３）、ＶＣキュー６ｂ，６ｃから一つのＶＣキュー、例
えばＶＣキュー６ｂを選択し（ステップＳＴ１０４）、
選択回路５を操作して、選択したＶＣキュー６ｂ内の先
頭セルからＥＯＰまで順にセルを取り出す（ステップＳ
Ｔ１０５）。ここで、ＶＣキューを選択する条件とし
て、実施の形態２で説明した、例えばＥＯＰを最も多く
含むＶＣキューを選択する等の条件を適用してもよい。
ステップＳＴ１０２からステップＳＴ１０５の動作をＶ
Ｃキュー６ｃについてもくり返す。ステップＳＴ１０２
の結果、全てのＶＣキューにＥＯＰが無い場合（ステッ
プＳＴ１０３）、再びステップＳＴ７０に戻り、ＶＣキ
ュー６ａの先頭セルを取り出す。
施の形態５による出力バッファメモリ部における第一の
セル送信動作を、図２と選択制御回路２５ａ〜２５ｎ等
２５の動作を示すフローチャート図１３に従って説明す
る。図１３におけるステップＳＴ１０２からステップＳ
Ｔ１０５を除く各ステップの動作は、図４における同一
ステップ番号を記したステップと同一の動作である。ス
テップＳＴ６１の結果、全ＶＣキュー６ａ〜６ｍにＥＯ
Ｐが無い場合（ステップＳＴ６２）、実施の形態１と同
様に、選択制御回路２５は、ステップＳＴ６７からステ
ップＳＴ６９に進み、全ＶＣキュー６ａ〜６ｍの一つ、
例えばＶＣキュー６ａを選択する。選択制御回路２５
は、選択回路５を操作して、選択したＶＣキュー６ａの
先頭セルを取り出す（ステップＳＴ７０）。選択制御回
路２５は、１セル取り出す毎に、ＶＣキュー６ａの空き
を確認する（ステップＳＴ７１）。ステップＳＴ７１の
結果、ＶＣキュー６ａにセルが無い場合、選択制御回路
２５は、再びステップＳＴ６１に戻り、全ＶＣキュー６
ａ〜６ｍ内のＥＯＰの有無を検査する。ステップＳＴ７
１の結果、ＶＣキュー６ａにセルがある場合、選択制御
回路２５は、全ＶＣキュー６ａ〜６ｍ内のＥＯＰの有無
を再検査する（ステップＳＴ１０２）。ステップＳＴ１
０２の結果、一つ以上のＶＣキュー、例えばＶＣキュー
６ｂ，６ｃにＥＯＰがある場合（ステップＳＴ１０
３）、ＶＣキュー６ｂ，６ｃから一つのＶＣキュー、例
えばＶＣキュー６ｂを選択し（ステップＳＴ１０４）、
選択回路５を操作して、選択したＶＣキュー６ｂ内の先
頭セルからＥＯＰまで順にセルを取り出す（ステップＳ
Ｔ１０５）。ここで、ＶＣキューを選択する条件とし
て、実施の形態２で説明した、例えばＥＯＰを最も多く
含むＶＣキューを選択する等の条件を適用してもよい。
ステップＳＴ１０２からステップＳＴ１０５の動作をＶ
Ｃキュー６ｃについてもくり返す。ステップＳＴ１０２
の結果、全てのＶＣキューにＥＯＰが無い場合（ステッ
プＳＴ１０３）、再びステップＳＴ７０に戻り、ＶＣキ
ュー６ａの先頭セルを取り出す。
【００５５】次に、この実施の形態５による出力バッフ
ァメモリ部における第二のセル送信動作を、図２と選択
制御回路２５ａ〜２５ｎ等２５の動作を示すフローチャ
ート図１４に従って説明する。図１４におけるステップ
ＳＴ１０６を除く各ステップの動作は、図４および図１
３における同一ステップ番号を記したステップと同一の
動作である。ステップＳＴ６１の結果、全ＶＣキュー６
ａ〜６ｍにＥＯＰが無い場合（ステップＳＴ６２）、実
施の形態１と同様に、選択制御回路２５は、ステップＳ
Ｔ６７からステップＳＴ６９に進み、全ＶＣキュー６ａ
〜６ｍの一つ、例えばＶＣキュー６ａを選択する。選択
制御回路２５は、選択回路５を操作して、選択したＶＣ
キュー６ａの先頭セルを取り出す（ステップＳＴ７
０）。選択制御回路２５は、１セル取り出す毎に、ＶＣ
キュー６ａの空きを確認する（ステップＳＴ７１）。ス
テップＳＴ７１の結果、ＶＣキュー６ａにセルが無い場
合、選択制御回路２５は、再びステップＳＴ６１に戻
り、全ＶＣキュー６ａ〜６ｍ内のＥＯＰの有無を検査す
る。ステップＳＴ７１の結果、ＶＣキュー６ａにセルが
ある場合、選択制御回路２５は、全ＶＣキュー６ａ〜６
ｍ内のＥＯＰの有無を再検査する（ステップＳＴ１０
２）。ステップＳＴ１０２の結果、一つ以上のＶＣキュ
ー、例えば６ｂ，６ｃにＥＯＰがある場合（ステップＳ
Ｔ１０３）、ＶＣキュー６ｂ，６ｃから一つのＶＣキュ
ー、例えばＶＣキュー６ｂを選択し（ステップＳＴ１０
４）、前記ＶＣキュー６ｂの番号をキューポインタレジ
スタ８２にライトし（ステップＳＴ１０６）、選択回路
５を操作して、選択したＶＣキュー６ｂ内の先頭セルか
らＥＯＰまで順にセルを取り出す（ステップＳＴ１０
５）。ここで、ＶＣキューを選択する条件として、実施
の形態２で説明した、例えばＥＯＰを最も多く含むＶＣ
キューを選択する等の条件を適用してもよい。選択制御
回路２５は、再びＶＣキュー６ａに戻らず、ステップＳ
Ｔ６１に進み、全ＶＣキュー６ａ〜６ｍ内のＥＯＰの有
無を検査する。ステップＳＴ１０２の結果、全てのＶＣ
キューにＥＯＰが無い場合（ステップＳＴ１０３）、再
びステップＳＴ７０に戻り、ＶＣキュー６ａの先頭セル
を取り出す。
ァメモリ部における第二のセル送信動作を、図２と選択
制御回路２５ａ〜２５ｎ等２５の動作を示すフローチャ
ート図１４に従って説明する。図１４におけるステップ
ＳＴ１０６を除く各ステップの動作は、図４および図１
３における同一ステップ番号を記したステップと同一の
動作である。ステップＳＴ６１の結果、全ＶＣキュー６
ａ〜６ｍにＥＯＰが無い場合（ステップＳＴ６２）、実
施の形態１と同様に、選択制御回路２５は、ステップＳ
Ｔ６７からステップＳＴ６９に進み、全ＶＣキュー６ａ
〜６ｍの一つ、例えばＶＣキュー６ａを選択する。選択
制御回路２５は、選択回路５を操作して、選択したＶＣ
キュー６ａの先頭セルを取り出す（ステップＳＴ７
０）。選択制御回路２５は、１セル取り出す毎に、ＶＣ
キュー６ａの空きを確認する（ステップＳＴ７１）。ス
テップＳＴ７１の結果、ＶＣキュー６ａにセルが無い場
合、選択制御回路２５は、再びステップＳＴ６１に戻
り、全ＶＣキュー６ａ〜６ｍ内のＥＯＰの有無を検査す
る。ステップＳＴ７１の結果、ＶＣキュー６ａにセルが
ある場合、選択制御回路２５は、全ＶＣキュー６ａ〜６
ｍ内のＥＯＰの有無を再検査する（ステップＳＴ１０
２）。ステップＳＴ１０２の結果、一つ以上のＶＣキュ
ー、例えば６ｂ，６ｃにＥＯＰがある場合（ステップＳ
Ｔ１０３）、ＶＣキュー６ｂ，６ｃから一つのＶＣキュ
ー、例えばＶＣキュー６ｂを選択し（ステップＳＴ１０
４）、前記ＶＣキュー６ｂの番号をキューポインタレジ
スタ８２にライトし（ステップＳＴ１０６）、選択回路
５を操作して、選択したＶＣキュー６ｂ内の先頭セルか
らＥＯＰまで順にセルを取り出す（ステップＳＴ１０
５）。ここで、ＶＣキューを選択する条件として、実施
の形態２で説明した、例えばＥＯＰを最も多く含むＶＣ
キューを選択する等の条件を適用してもよい。選択制御
回路２５は、再びＶＣキュー６ａに戻らず、ステップＳ
Ｔ６１に進み、全ＶＣキュー６ａ〜６ｍ内のＥＯＰの有
無を検査する。ステップＳＴ１０２の結果、全てのＶＣ
キューにＥＯＰが無い場合（ステップＳＴ１０３）、再
びステップＳＴ７０に戻り、ＶＣキュー６ａの先頭セル
を取り出す。
【００５６】なお、この実施の形態５で示した選択制御
回路の動作を、実施の形態１から実施の形態４で示した
選択制御回路の動作と組み合わせて実施してもよい。
回路の動作を、実施の形態１から実施の形態４で示した
選択制御回路の動作と組み合わせて実施してもよい。
【００５７】以上のように、この実施の形態５によるＡ
ＴＭ交換装置は、再検査の結果、一つ以上のＶＣキュー
にパケットデータの最後尾を含むＡＴＭセルがある場
合、ＶＣキューから一つを選択し、ＶＣキューの先頭Ａ
ＴＭセルからパケットデータの最後尾を含むＡＴＭセル
までＡＴＭセルを出力ポートに出力し、全ＶＣキューに
パケットデータの最後尾を含むＡＴＭセルが無くなった
後、再び元のＶＣキューを選択するようにした場合は、
受信装置のパケットバッファメモリの滞留する組み立て
途中のパケットを少なくすることができ、また、全ＶＣ
キューにパケットデータの最後尾を含むＡＴＭセルが無
くなった後、再び元のＶＣキューに戻らず、次の順番の
ＶＣキューを選択するようにした場合は、受信装置のパ
ケットバッファメモリの滞留する組み立て途中のパケッ
トを少なくすることができると共に、処理が単純であ
り、簡単なハードウェアで構成できる効果がある。
ＴＭ交換装置は、再検査の結果、一つ以上のＶＣキュー
にパケットデータの最後尾を含むＡＴＭセルがある場
合、ＶＣキューから一つを選択し、ＶＣキューの先頭Ａ
ＴＭセルからパケットデータの最後尾を含むＡＴＭセル
までＡＴＭセルを出力ポートに出力し、全ＶＣキューに
パケットデータの最後尾を含むＡＴＭセルが無くなった
後、再び元のＶＣキューを選択するようにした場合は、
受信装置のパケットバッファメモリの滞留する組み立て
途中のパケットを少なくすることができ、また、全ＶＣ
キューにパケットデータの最後尾を含むＡＴＭセルが無
くなった後、再び元のＶＣキューに戻らず、次の順番の
ＶＣキューを選択するようにした場合は、受信装置のパ
ケットバッファメモリの滞留する組み立て途中のパケッ
トを少なくすることができると共に、処理が単純であ
り、簡単なハードウェアで構成できる効果がある。
【００５８】実施の形態６．この実施の形態６では、Ａ
ＴＭ交換装置の別の形態を示す。この実施の形態６にお
いて、ＡＴＭ交換装置の構成、出力バッファメモリ部の
構成、パケットとセルの関係は、実施の形態１に示す図
１〜図３と同一である。また、ＡＴＭ交換装置２０にお
いて、選択制御回路２５ａ〜２５ｎの動作を除く、各部
位の動作は、実施の形態１で説明した動作と同一であ
る。
ＴＭ交換装置の別の形態を示す。この実施の形態６にお
いて、ＡＴＭ交換装置の構成、出力バッファメモリ部の
構成、パケットとセルの関係は、実施の形態１に示す図
１〜図３と同一である。また、ＡＴＭ交換装置２０にお
いて、選択制御回路２５ａ〜２５ｎの動作を除く、各部
位の動作は、実施の形態１で説明した動作と同一であ
る。
【００５９】次に動作について説明する。まず、この実
施の形態６による出力バッファメモリ部におけるセル送
信動作を、図２と選択制御回路２５ａ〜２５ｎ等２５の
動作を示すフローチャート図１５に従って詳細に説明す
る。
施の形態６による出力バッファメモリ部におけるセル送
信動作を、図２と選択制御回路２５ａ〜２５ｎ等２５の
動作を示すフローチャート図１５に従って詳細に説明す
る。
【００６０】選択制御回路２５は、最初にキューポイン
タレジスタ８２を初期化する（ステップＳＴ１２０）。
次に、選択制御回路２５は、キューポインタレジスタ８
２をリードし（ステップＳＴ１２１）、例えば、前記リ
ードされたＶＣキューの番号が、ＶＣキュー６ａの番号
とすると、ラウンドロビンにより、全ＶＣキュー６ａ〜
６ｍから、前記番号の次の番号が付与されたＶＣキュー
６ｂを選択する（ステップＳＴ１２２）。次に、選択制
御回路２５は、選択したＶＣキュー６ｂの番号をキュー
ポインタレジスタ８２にライトする（ステップＳＴ１２
３）。選択制御回路２５は、ＥＯＰカウンタ８６ｂのカ
ウント値を参照し、ＶＣキュー６ｂ内のＥＯＰの有無を
検査する（ステップＳＴ１２４）。前記ステップＳＴ１
２４の結果、ＶＣキュー６ｂにＥＯＰがある場合（ステ
ップＳＴ１２５）、選択制御回路２５は、選択回路５を
操作して、選択したＶＣキュー６ｂ内の先頭セルからＥ
ＯＰまで順にセルを取り出す（ステップＳＴ１２６）。
前記ステップＳＴ１２４の結果、ＶＣキュー６ｂにＥＯ
Ｐが無い場合（ステップＳＴ１２５）、選択制御回路２
５は、選択回路５を操作して、選択したＶＣキュー６ｂ
内の先頭セルから最後のセルまで順にセルを取り出す
（ステップＳＴ１２７，１２８）。選択制御回路２５
は、セルの出力を終えると、再びステップＳＴ１２１に
戻り、キューポインタレジスタ８２をリードする。
タレジスタ８２を初期化する（ステップＳＴ１２０）。
次に、選択制御回路２５は、キューポインタレジスタ８
２をリードし（ステップＳＴ１２１）、例えば、前記リ
ードされたＶＣキューの番号が、ＶＣキュー６ａの番号
とすると、ラウンドロビンにより、全ＶＣキュー６ａ〜
６ｍから、前記番号の次の番号が付与されたＶＣキュー
６ｂを選択する（ステップＳＴ１２２）。次に、選択制
御回路２５は、選択したＶＣキュー６ｂの番号をキュー
ポインタレジスタ８２にライトする（ステップＳＴ１２
３）。選択制御回路２５は、ＥＯＰカウンタ８６ｂのカ
ウント値を参照し、ＶＣキュー６ｂ内のＥＯＰの有無を
検査する（ステップＳＴ１２４）。前記ステップＳＴ１
２４の結果、ＶＣキュー６ｂにＥＯＰがある場合（ステ
ップＳＴ１２５）、選択制御回路２５は、選択回路５を
操作して、選択したＶＣキュー６ｂ内の先頭セルからＥ
ＯＰまで順にセルを取り出す（ステップＳＴ１２６）。
前記ステップＳＴ１２４の結果、ＶＣキュー６ｂにＥＯ
Ｐが無い場合（ステップＳＴ１２５）、選択制御回路２
５は、選択回路５を操作して、選択したＶＣキュー６ｂ
内の先頭セルから最後のセルまで順にセルを取り出す
（ステップＳＴ１２７，１２８）。選択制御回路２５
は、セルの出力を終えると、再びステップＳＴ１２１に
戻り、キューポインタレジスタ８２をリードする。
【００６１】以上のように、この実施の形態６によるＡ
ＴＭ交換装置は、ＶＣキューに付与した番号の若い順番
に、全ＶＣキューから一つを選択し、ＶＣキューに対し
て、パケットデータの最後尾を含むＡＴＭセルの有無を
検査し、検査の結果、ＶＣキューにパケットデータの最
後尾を含むＡＴＭセルがある場合、ＶＣキューの先頭Ａ
ＴＭセルからパケットデータの最後尾を含むＡＴＭセル
までＡＴＭセルを出力ポートに出力し、検査の結果、Ｖ
Ｃキューにパケットデータの最後尾を含むＡＴＭセルが
無い場合、ＶＣキューの先頭ＡＴＭセルから最後のＡＴ
ＭセルまでＡＴＭセルを出力ポートに出力するようにし
たので、各論理的接続方路毎に平等に送信権を付与でき
る効果がある。
ＴＭ交換装置は、ＶＣキューに付与した番号の若い順番
に、全ＶＣキューから一つを選択し、ＶＣキューに対し
て、パケットデータの最後尾を含むＡＴＭセルの有無を
検査し、検査の結果、ＶＣキューにパケットデータの最
後尾を含むＡＴＭセルがある場合、ＶＣキューの先頭Ａ
ＴＭセルからパケットデータの最後尾を含むＡＴＭセル
までＡＴＭセルを出力ポートに出力し、検査の結果、Ｖ
Ｃキューにパケットデータの最後尾を含むＡＴＭセルが
無い場合、ＶＣキューの先頭ＡＴＭセルから最後のＡＴ
ＭセルまでＡＴＭセルを出力ポートに出力するようにし
たので、各論理的接続方路毎に平等に送信権を付与でき
る効果がある。
【００６２】実施の形態７．実施の形態６におけるＡＴ
Ｍ交換装置では、選択したＶＣキューにＥＯＰがある場
合、選択制御回路が、選択したＶＣキューの先頭セルか
らＥＯＰまで取り出したが、この実施の形態７における
ＡＴＭ交換装置では、選択制御回路が、以下に示す第
一、第二の手順の何れか一つに従い、選択したＶＣキュ
ーの先頭セルからＥＯＰまで取り出す。この実施の形態
７において、ＡＴＭ交換装置の構成、パケットとセルの
関係は、実施の形態１に示す図１，図３と同一である。
また、ＡＴＭ交換装置２０において、出力バッファメモ
リ部２４ａ〜２４ｎの動作を除く、基本的なセル交換動
作は、実施の形態１で説明した動作と同一である。
Ｍ交換装置では、選択したＶＣキューにＥＯＰがある場
合、選択制御回路が、選択したＶＣキューの先頭セルか
らＥＯＰまで取り出したが、この実施の形態７における
ＡＴＭ交換装置では、選択制御回路が、以下に示す第
一、第二の手順の何れか一つに従い、選択したＶＣキュ
ーの先頭セルからＥＯＰまで取り出す。この実施の形態
７において、ＡＴＭ交換装置の構成、パケットとセルの
関係は、実施の形態１に示す図１，図３と同一である。
また、ＡＴＭ交換装置２０において、出力バッファメモ
リ部２４ａ〜２４ｎの動作を除く、基本的なセル交換動
作は、実施の形態１で説明した動作と同一である。
【００６３】次に動作について説明する。まず、この実
施の形態７による出力バッファメモリ部における第一の
セル送信動作を説明する。図１６は出力バッファメモリ
部２４ａ〜２４ｎを示す詳細な構成図であり、図におい
て、各部分は、実施の形態１の図１，図２における同一
符号で記された部分と同一の機能を持つ。図１６は、図
２に比較し、第一のＥＯＰ識別回路、ＥＯＰカウンタを
含まず、第二のＥＯＰ識別回路８５ａ〜８５ｍが、ＶＣ
キュー６ａ〜６ｍからＥＯＰが出力されたことを選択制
御回路に通知する。次に、図１６と選択制御回路２５ａ
〜２５ｎ等２５の動作を示すフローチャート図１７に従
って説明する。図１７におけるステップＳＴ１３０、ス
テップＳＴ１３１を除く各ステップの動作は、実施の形
態６に示す図１５における同一ステップ番号を記したス
テップと同一の動作である。ステップＳＴ１２４の結
果、ＶＣキュー、例えばＶＣキュー６ｂにＥＯＰがある
場合（ステップＳＴ１２５）、選択制御回路２５は、選
択回路５を操作して、第二のＥＯＰ識別回路８５ｂから
通知を受けるまで、ＶＣキュー６ｂの先頭セルを取り出
す。この結果、ＶＣキュー６ｂに含まれる先頭のパケッ
トのＥＯＰまで出力される（ステップＳＴ１３０，１３
１）。
施の形態７による出力バッファメモリ部における第一の
セル送信動作を説明する。図１６は出力バッファメモリ
部２４ａ〜２４ｎを示す詳細な構成図であり、図におい
て、各部分は、実施の形態１の図１，図２における同一
符号で記された部分と同一の機能を持つ。図１６は、図
２に比較し、第一のＥＯＰ識別回路、ＥＯＰカウンタを
含まず、第二のＥＯＰ識別回路８５ａ〜８５ｍが、ＶＣ
キュー６ａ〜６ｍからＥＯＰが出力されたことを選択制
御回路に通知する。次に、図１６と選択制御回路２５ａ
〜２５ｎ等２５の動作を示すフローチャート図１７に従
って説明する。図１７におけるステップＳＴ１３０、ス
テップＳＴ１３１を除く各ステップの動作は、実施の形
態６に示す図１５における同一ステップ番号を記したス
テップと同一の動作である。ステップＳＴ１２４の結
果、ＶＣキュー、例えばＶＣキュー６ｂにＥＯＰがある
場合（ステップＳＴ１２５）、選択制御回路２５は、選
択回路５を操作して、第二のＥＯＰ識別回路８５ｂから
通知を受けるまで、ＶＣキュー６ｂの先頭セルを取り出
す。この結果、ＶＣキュー６ｂに含まれる先頭のパケッ
トのＥＯＰまで出力される（ステップＳＴ１３０，１３
１）。
【００６４】次に、この実施の形態７による出力バッフ
ァメモリ部における第二のセル送信動作を説明する。出
力バッファメモリ部２４ａ〜２４ｎの詳細な構成は、実
施の形態１に示す図２と同一であり、出力バッファメモ
リ部２４ａ〜２４ｎにおいて、選択制御回路２５ａ〜２
５ｎの動作を除く、各部位の動作は、実施の形態１で説
明した動作と同様である。次に、図２と選択制御回路２
５ａ〜２５ｎ等２５の動作を示すフローチャート図１８
に従って説明する。図１８におけるステップＳＴ１３２
を除く各ステップの動作は、実施の形態６に示す図１
５、およびこの実施の形態７の図１７における同一ステ
ップ番号を記したステップと同一の動作である。ステッ
プＳＴ１２４の結果、ＶＣキュー、例えばＶＣキュー６
ｂにＥＯＰがある場合（ステップＳＴ１２５）、選択制
御回路２５は、選択回路５を操作して、ＥＯＰカウンタ
８６ｂのカウント値が０になるまで、ＶＣキュー６ｂの
先頭セルを取り出す。この結果、ＶＣキュー６ｂに含ま
れる最後のパケットのＥＯＰまで出力される（ステップ
ＳＴ１３０，１３２）。
ァメモリ部における第二のセル送信動作を説明する。出
力バッファメモリ部２４ａ〜２４ｎの詳細な構成は、実
施の形態１に示す図２と同一であり、出力バッファメモ
リ部２４ａ〜２４ｎにおいて、選択制御回路２５ａ〜２
５ｎの動作を除く、各部位の動作は、実施の形態１で説
明した動作と同様である。次に、図２と選択制御回路２
５ａ〜２５ｎ等２５の動作を示すフローチャート図１８
に従って説明する。図１８におけるステップＳＴ１３２
を除く各ステップの動作は、実施の形態６に示す図１
５、およびこの実施の形態７の図１７における同一ステ
ップ番号を記したステップと同一の動作である。ステッ
プＳＴ１２４の結果、ＶＣキュー、例えばＶＣキュー６
ｂにＥＯＰがある場合（ステップＳＴ１２５）、選択制
御回路２５は、選択回路５を操作して、ＥＯＰカウンタ
８６ｂのカウント値が０になるまで、ＶＣキュー６ｂの
先頭セルを取り出す。この結果、ＶＣキュー６ｂに含ま
れる最後のパケットのＥＯＰまで出力される（ステップ
ＳＴ１３０，１３２）。
【００６５】以上のように、この実施の形態７によるＡ
ＴＭ交換装置は、選択したＶＣキューにパケットデータ
の最後尾を含むＡＴＭセルがある場合、ＶＣキューの先
頭ＡＴＭセルからパケットデータの最後尾を含むＡＴＭ
セルまでＡＴＭセルを出力ポートに出力し、かつパケッ
トデータの最後尾を含むＡＴＭセルが、ＶＣキューの中
で、最初のパケットの最後尾を含むＡＴＭセルであるよ
うにした場合は、各論理的接続方路毎に平等に送信権を
付与できると共に、最も処理が単純であり、簡単なハー
ドウェアで構成できる効果がある。また、パケットデー
タの最後尾を含むＡＴＭセルが、ＶＣキューの中で、最
後のパケットの最後尾を含むＡＴＭセルである場合は、
高負荷の論理的接続方路を優先して送信権を付与できる
効果がある。
ＴＭ交換装置は、選択したＶＣキューにパケットデータ
の最後尾を含むＡＴＭセルがある場合、ＶＣキューの先
頭ＡＴＭセルからパケットデータの最後尾を含むＡＴＭ
セルまでＡＴＭセルを出力ポートに出力し、かつパケッ
トデータの最後尾を含むＡＴＭセルが、ＶＣキューの中
で、最初のパケットの最後尾を含むＡＴＭセルであるよ
うにした場合は、各論理的接続方路毎に平等に送信権を
付与できると共に、最も処理が単純であり、簡単なハー
ドウェアで構成できる効果がある。また、パケットデー
タの最後尾を含むＡＴＭセルが、ＶＣキューの中で、最
後のパケットの最後尾を含むＡＴＭセルである場合は、
高負荷の論理的接続方路を優先して送信権を付与できる
効果がある。
【００６６】
【発明の効果】以上のように、請求項１記載の発明によ
れば、選択制御回路を、全出力キューに対して、ＡＴＭ
通信端末間で転送されるパケットデータの最後尾を含む
ＡＴＭセルの有無を検査し、前記検査の結果、一つ以上
の出力キューにパケットデータの最後尾を含むＡＴＭセ
ルがある場合、前記出力キューから一つを選択し、前記
出力キューの先頭ＡＴＭセルからパケットデータの最後
尾を含むＡＴＭセルまでＡＴＭセルを出力ポートに出力
し、前記検査の結果、全出力キューにパケットデータの
最後尾を含むＡＴＭセルが無い場合、全出力キューから
一つを選択し、前記出力キューの先頭ＡＴＭセルから最
後のＡＴＭセルまでＡＴＭセルを出力ポートに出力する
ように構成したので、受信装置に到着する一つのパケッ
トに属する先頭セルと最後尾のセルの到着時間間隔を短
くすることができる。また、受信装置のパケットバッフ
ァメモリに滞留する組み立て途中のパケットを少なく
し、パケットバッファメモリを有効に使用することがで
きる。また、後続するセルがパケットバッファメモリか
ら溢れることによるセル廃棄を緩和することができる。
さらに、同一のセル廃棄率を達成する場合、受信装置の
パケットバッファメモリの実装容量を削減できる効果が
ある。
れば、選択制御回路を、全出力キューに対して、ＡＴＭ
通信端末間で転送されるパケットデータの最後尾を含む
ＡＴＭセルの有無を検査し、前記検査の結果、一つ以上
の出力キューにパケットデータの最後尾を含むＡＴＭセ
ルがある場合、前記出力キューから一つを選択し、前記
出力キューの先頭ＡＴＭセルからパケットデータの最後
尾を含むＡＴＭセルまでＡＴＭセルを出力ポートに出力
し、前記検査の結果、全出力キューにパケットデータの
最後尾を含むＡＴＭセルが無い場合、全出力キューから
一つを選択し、前記出力キューの先頭ＡＴＭセルから最
後のＡＴＭセルまでＡＴＭセルを出力ポートに出力する
ように構成したので、受信装置に到着する一つのパケッ
トに属する先頭セルと最後尾のセルの到着時間間隔を短
くすることができる。また、受信装置のパケットバッフ
ァメモリに滞留する組み立て途中のパケットを少なく
し、パケットバッファメモリを有効に使用することがで
きる。また、後続するセルがパケットバッファメモリか
ら溢れることによるセル廃棄を緩和することができる。
さらに、同一のセル廃棄率を達成する場合、受信装置の
パケットバッファメモリの実装容量を削減できる効果が
ある。
【００６７】請求項２記載の発明によれば、選択制御回
路を、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、出力キューに付与した番
号の若い順番に、前記出力キューから一つを選択するよ
うに構成したので、請求項１記載の発明と同様の効果を
有すると共に、請求項１記載の発明に比較し、出力キュ
ーにパケットデータの最後尾を含むＡＴＭセルがある場
合、各論理的接続方路毎に平等に送信権を付与できる効
果がある。
路を、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、出力キューに付与した番
号の若い順番に、前記出力キューから一つを選択するよ
うに構成したので、請求項１記載の発明と同様の効果を
有すると共に、請求項１記載の発明に比較し、出力キュ
ーにパケットデータの最後尾を含むＡＴＭセルがある場
合、各論理的接続方路毎に平等に送信権を付与できる効
果がある。
【００６８】請求項３記載の発明によれば、選択制御回
路を、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューからパケ
ットデータの最後尾を含むＡＴＭセルの数が最も多い出
力キューを選択するように構成したので、請求項１記載
の発明と同様の効果を有すると共に、請求項１記載の発
明に比較し、出力キューにパケットデータの最後尾を含
むＡＴＭセルがある場合、高負荷の論理的接続方路を優
先して送信権を付与できる効果がある。
路を、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューからパケ
ットデータの最後尾を含むＡＴＭセルの数が最も多い出
力キューを選択するように構成したので、請求項１記載
の発明と同様の効果を有すると共に、請求項１記載の発
明に比較し、出力キューにパケットデータの最後尾を含
むＡＴＭセルがある場合、高負荷の論理的接続方路を優
先して送信権を付与できる効果がある。
【００６９】請求項４記載の発明によれば、選択制御回
路を、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューの中で、
出力キューの先頭セルから最初のパケットデータの最後
尾を含むＡＴＭセルまでのＡＴＭセルの数が最も少ない
出力キューを選択するように構成したので、請求項１記
載の発明と同様の効果を有すると共に、請求項１記載の
発明に比較し、出力キューにパケットデータの最後尾を
含むＡＴＭセルがある場合、受信装置のパケットバッフ
ァメモリの滞留する組み立て途中のパケットを少なくす
ることができる効果がある。
路を、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューの中で、
出力キューの先頭セルから最初のパケットデータの最後
尾を含むＡＴＭセルまでのＡＴＭセルの数が最も少ない
出力キューを選択するように構成したので、請求項１記
載の発明と同様の効果を有すると共に、請求項１記載の
発明に比較し、出力キューにパケットデータの最後尾を
含むＡＴＭセルがある場合、受信装置のパケットバッフ
ァメモリの滞留する組み立て途中のパケットを少なくす
ることができる効果がある。
【００７０】請求項５記載の発明によれば、選択制御回
路を、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューの先頭に
対して、ＡＴＭ通信端末間で転送されるパケットデータ
の先頭を含むＡＴＭセルの有無を検査し、前記検査の結
果、パケットデータの最後尾を含むＡＴＭセルを含む全
ての出力キューの先頭に、パケットデータの先頭を含む
ＡＴＭセルがある場合、出力キューに付与した番号の若
い順番に、前記出力キューから一つを選択し、前記検査
の結果、パケットデータの最後尾を含むＡＴＭセルを含
む一つ以上の出力キューの先頭に、パケットデータの先
頭を含むＡＴＭセルが無い場合、出力キューに付与した
番号の若い順番に、前記出力キューから一つを選択する
ように構成したので、請求項１記載の発明と同様の効果
を有すると共に、請求項１記載の発明に比較し、出力キ
ューにパケットデータの最後尾を含むＡＴＭセルがある
場合、受信装置のパケットバッファメモリの滞留する組
み立て途中のパケットを少なくすることができる効果が
ある。
路を、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューの先頭に
対して、ＡＴＭ通信端末間で転送されるパケットデータ
の先頭を含むＡＴＭセルの有無を検査し、前記検査の結
果、パケットデータの最後尾を含むＡＴＭセルを含む全
ての出力キューの先頭に、パケットデータの先頭を含む
ＡＴＭセルがある場合、出力キューに付与した番号の若
い順番に、前記出力キューから一つを選択し、前記検査
の結果、パケットデータの最後尾を含むＡＴＭセルを含
む一つ以上の出力キューの先頭に、パケットデータの先
頭を含むＡＴＭセルが無い場合、出力キューに付与した
番号の若い順番に、前記出力キューから一つを選択する
ように構成したので、請求項１記載の発明と同様の効果
を有すると共に、請求項１記載の発明に比較し、出力キ
ューにパケットデータの最後尾を含むＡＴＭセルがある
場合、受信装置のパケットバッファメモリの滞留する組
み立て途中のパケットを少なくすることができる効果が
ある。
【００７１】請求項６記載の発明によれば、選択制御回
路を、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューから一つ
を選択し、前記出力キューの先頭ＡＴＭセルからパケッ
トデータの最後尾を含むＡＴＭセルまでＡＴＭセルを出
力ポートに出力し、かつ前記パケットデータの最後尾を
含むＡＴＭセルが、前記出力キューの中で、最初のパケ
ットの最後尾を含むＡＴＭセルであるように構成したの
で、請求項１記載の発明と同様の効果を有すると共に、
請求項１記載の発明に比較し、出力キューにパケットデ
ータの最後尾を含むＡＴＭセルがある場合、各論理的接
続方路毎に平等に送信権を付与できる効果がある。
路を、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューから一つ
を選択し、前記出力キューの先頭ＡＴＭセルからパケッ
トデータの最後尾を含むＡＴＭセルまでＡＴＭセルを出
力ポートに出力し、かつ前記パケットデータの最後尾を
含むＡＴＭセルが、前記出力キューの中で、最初のパケ
ットの最後尾を含むＡＴＭセルであるように構成したの
で、請求項１記載の発明と同様の効果を有すると共に、
請求項１記載の発明に比較し、出力キューにパケットデ
ータの最後尾を含むＡＴＭセルがある場合、各論理的接
続方路毎に平等に送信権を付与できる効果がある。
【００７２】請求項７記載の発明によれば、選択制御回
路を、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューから一つ
を選択し、前記出力キューの先頭ＡＴＭセルからパケッ
トデータの最後尾を含むＡＴＭセルまでＡＴＭセルを出
力ポートに出力し、かつ前記パケットデータの最後尾を
含むＡＴＭセルが、前記出力キューの中で、最後のパケ
ットの最後尾を含むＡＴＭセルであるように構成したの
で、請求項１記載の発明と同様の効果を有すると共に、
請求項１記載の発明に比較し、出力キューにパケットデ
ータの最後尾を含むＡＴＭセルがある場合、高負荷の論
理的接続方路を優先して送信権を付与できる効果があ
る。
路を、一つ以上の出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューから一つ
を選択し、前記出力キューの先頭ＡＴＭセルからパケッ
トデータの最後尾を含むＡＴＭセルまでＡＴＭセルを出
力ポートに出力し、かつ前記パケットデータの最後尾を
含むＡＴＭセルが、前記出力キューの中で、最後のパケ
ットの最後尾を含むＡＴＭセルであるように構成したの
で、請求項１記載の発明と同様の効果を有すると共に、
請求項１記載の発明に比較し、出力キューにパケットデ
ータの最後尾を含むＡＴＭセルがある場合、高負荷の論
理的接続方路を優先して送信権を付与できる効果があ
る。
【００７３】請求項８記載の発明によれば、選択制御回
路を、全出力キューにパケットデータの最後尾を含むＡ
ＴＭセルが無い場合、出力キューに付与した番号の若い
順番に、全出力キューから一つを選択するように構成し
たので、請求項１記載の発明と同様の効果を有すると共
に、請求項１記載の発明に比較し、全出力キューにパケ
ットデータの最後尾を含むＡＴＭセルが無い場合、各論
理的接続方路毎に平等に送信権を付与できる効果があ
る。
路を、全出力キューにパケットデータの最後尾を含むＡ
ＴＭセルが無い場合、出力キューに付与した番号の若い
順番に、全出力キューから一つを選択するように構成し
たので、請求項１記載の発明と同様の効果を有すると共
に、請求項１記載の発明に比較し、全出力キューにパケ
ットデータの最後尾を含むＡＴＭセルが無い場合、各論
理的接続方路毎に平等に送信権を付与できる効果があ
る。
【００７４】請求項９記載の発明によれば、選択制御回
路を、全出力キューにパケットデータの最後尾を含むＡ
ＴＭセルが無い場合、全出力キューに対して、パケット
データの先頭を含むＡＴＭセルの有無を検査し、前記検
査の結果、全出力キューにパケットデータの先頭を含む
ＡＴＭセルがある場合、出力キューに付与した番号の若
い順番に、全出力キューから一つを選択し、前記検査の
結果、一つ以上の出力キューにパケットデータの先頭を
含むＡＴＭセルが無い場合、出力キューに付与した番号
の若い順番に、前記出力キューから一つを選択するよう
に構成したので、請求項１記載の発明と同様の効果を有
すると共に、請求項１記載の発明に比較し、全出力キュ
ーにパケットデータの最後尾を含むＡＴＭセルが無い場
合、受信装置のパケットバッファメモリの滞留する組み
立て途中のパケットを少なくすることができる効果があ
る。
路を、全出力キューにパケットデータの最後尾を含むＡ
ＴＭセルが無い場合、全出力キューに対して、パケット
データの先頭を含むＡＴＭセルの有無を検査し、前記検
査の結果、全出力キューにパケットデータの先頭を含む
ＡＴＭセルがある場合、出力キューに付与した番号の若
い順番に、全出力キューから一つを選択し、前記検査の
結果、一つ以上の出力キューにパケットデータの先頭を
含むＡＴＭセルが無い場合、出力キューに付与した番号
の若い順番に、前記出力キューから一つを選択するよう
に構成したので、請求項１記載の発明と同様の効果を有
すると共に、請求項１記載の発明に比較し、全出力キュ
ーにパケットデータの最後尾を含むＡＴＭセルが無い場
合、受信装置のパケットバッファメモリの滞留する組み
立て途中のパケットを少なくすることができる効果があ
る。
【００７５】請求項１０記載の発明によれば、選択制御
回路を、全出力キューにパケットデータの最後尾を含む
ＡＴＭセルが無い場合、全出力キューから一つを選択
し、前記出力キューから１セル取り出す毎に、全出力キ
ューに対して、パケットデータの最後尾を含むＡＴＭセ
ルの有無を再検査し、前記再検査の結果、全出力キュー
にパケットデータの最後尾を含むＡＴＭセルが無い場
合、再び元の出力キューを選択し、前記再検査の結果、
一つ以上の出力キューにパケットデータの最後尾を含む
ＡＴＭセルがある場合、前記出力キューから一つを選択
し、前記出力キューの先頭ＡＴＭセルからパケットデー
タの最後尾を含むＡＴＭセルまでＡＴＭセルを出力ポー
トに出力し、全出力キューにパケットデータの最後尾を
含むＡＴＭセルが無くなった後、再び元の出力キューを
選択するように構成したので、請求項１記載の発明と同
様の効果を有すると共に、請求項１記載の発明に比較
し、全出力キューにパケットデータの最後尾を含むＡＴ
Ｍセルが無い場合、受信装置のパケットバッファメモリ
の滞留する組み立て途中のパケットを少なくすることが
できる効果がある。
回路を、全出力キューにパケットデータの最後尾を含む
ＡＴＭセルが無い場合、全出力キューから一つを選択
し、前記出力キューから１セル取り出す毎に、全出力キ
ューに対して、パケットデータの最後尾を含むＡＴＭセ
ルの有無を再検査し、前記再検査の結果、全出力キュー
にパケットデータの最後尾を含むＡＴＭセルが無い場
合、再び元の出力キューを選択し、前記再検査の結果、
一つ以上の出力キューにパケットデータの最後尾を含む
ＡＴＭセルがある場合、前記出力キューから一つを選択
し、前記出力キューの先頭ＡＴＭセルからパケットデー
タの最後尾を含むＡＴＭセルまでＡＴＭセルを出力ポー
トに出力し、全出力キューにパケットデータの最後尾を
含むＡＴＭセルが無くなった後、再び元の出力キューを
選択するように構成したので、請求項１記載の発明と同
様の効果を有すると共に、請求項１記載の発明に比較
し、全出力キューにパケットデータの最後尾を含むＡＴ
Ｍセルが無い場合、受信装置のパケットバッファメモリ
の滞留する組み立て途中のパケットを少なくすることが
できる効果がある。
【００７６】請求項１１記載の発明によれば、選択制御
回路を、全出力キューにパケットデータの最後尾を含む
ＡＴＭセルが無い場合、全出力キューから一つを選択
し、前記出力キューから１セル取り出す毎に、全出力キ
ューに対して、パケットデータの最後尾を含むＡＴＭセ
ルの有無を再検査し、前記再検査の結果、全出力キュー
にパケットデータの最後尾を含むＡＴＭセルが無い場
合、再び元の出力キューを選択し、前記再検査の結果、
一つ以上の出力キューにパケットデータの最後尾を含む
ＡＴＭセルがある場合、前記出力キューから一つを選択
し、前記出力キューの先頭ＡＴＭセルからパケットデー
タの最後尾を含むＡＴＭセルまでＡＴＭセルを出力ポー
トに出力し、全出力キューにパケットデータの最後尾を
含むＡＴＭセルが無くなった後、再び元の出力キューに
戻らず、次の順番の出力キューを選択するように構成し
たので、請求項１記載の発明と同様の効果を有すると共
に、請求項１記載の発明に比較し、全出力キューにパケ
ットデータの最後尾を含むＡＴＭセルが無い場合、受信
装置のパケットバッファメモリの滞留する組み立て途中
のパケットを少なくすることができる効果がある。ま
た、請求項１０記載の発明に比較して、処理が単純であ
り、簡単なハードウェアで構成できる効果がある。
回路を、全出力キューにパケットデータの最後尾を含む
ＡＴＭセルが無い場合、全出力キューから一つを選択
し、前記出力キューから１セル取り出す毎に、全出力キ
ューに対して、パケットデータの最後尾を含むＡＴＭセ
ルの有無を再検査し、前記再検査の結果、全出力キュー
にパケットデータの最後尾を含むＡＴＭセルが無い場
合、再び元の出力キューを選択し、前記再検査の結果、
一つ以上の出力キューにパケットデータの最後尾を含む
ＡＴＭセルがある場合、前記出力キューから一つを選択
し、前記出力キューの先頭ＡＴＭセルからパケットデー
タの最後尾を含むＡＴＭセルまでＡＴＭセルを出力ポー
トに出力し、全出力キューにパケットデータの最後尾を
含むＡＴＭセルが無くなった後、再び元の出力キューに
戻らず、次の順番の出力キューを選択するように構成し
たので、請求項１記載の発明と同様の効果を有すると共
に、請求項１記載の発明に比較し、全出力キューにパケ
ットデータの最後尾を含むＡＴＭセルが無い場合、受信
装置のパケットバッファメモリの滞留する組み立て途中
のパケットを少なくすることができる効果がある。ま
た、請求項１０記載の発明に比較して、処理が単純であ
り、簡単なハードウェアで構成できる効果がある。
【００７７】請求項１２記載の発明によれば、選択制御
回路を、出力キューに付与した番号の若い順番に、全出
力キューから一つを選択し、前記出力キューに対して、
パケットデータの最後尾を含むＡＴＭセルの有無を検査
し、前記検査の結果、前記出力キューにパケットデータ
の最後尾を含むＡＴＭセルがある場合、前記出力キュー
の先頭ＡＴＭセルからパケットデータの最後尾を含むＡ
ＴＭセルまでＡＴＭセルを出力ポートに出力し、前記検
査の結果、前記出力キューにパケットデータの最後尾を
含むＡＴＭセルが無い場合、前記出力キューの先頭ＡＴ
Ｍセルから最後のＡＴＭセルまでＡＴＭセルを出力ポー
トに出力するように構成したので、請求項１記載の発明
と同様の効果を有すると共に、請求項１から請求項１１
の発明に比較して、各論理的接続方路毎に平等に送信権
を付与できる効果がある。
回路を、出力キューに付与した番号の若い順番に、全出
力キューから一つを選択し、前記出力キューに対して、
パケットデータの最後尾を含むＡＴＭセルの有無を検査
し、前記検査の結果、前記出力キューにパケットデータ
の最後尾を含むＡＴＭセルがある場合、前記出力キュー
の先頭ＡＴＭセルからパケットデータの最後尾を含むＡ
ＴＭセルまでＡＴＭセルを出力ポートに出力し、前記検
査の結果、前記出力キューにパケットデータの最後尾を
含むＡＴＭセルが無い場合、前記出力キューの先頭ＡＴ
Ｍセルから最後のＡＴＭセルまでＡＴＭセルを出力ポー
トに出力するように構成したので、請求項１記載の発明
と同様の効果を有すると共に、請求項１から請求項１１
の発明に比較して、各論理的接続方路毎に平等に送信権
を付与できる効果がある。
【００７８】請求項１３記載の発明によれば、選択制御
回路を、選択した出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューの先頭Ａ
ＴＭセルからパケットデータの最後尾を含むＡＴＭセル
までＡＴＭセルを出力ポートに出力し、かつ前記パケッ
トデータの最後尾を含むＡＴＭセルが、前記出力キュー
の中で、最初のパケットの最後尾を含むＡＴＭセルであ
るように構成したので、請求項１２記載の発明と同様の
効果を有すると共に、請求項１２の発明に比較して、各
論理的接続方路毎に平等に送信権を付与できる効果があ
る。また、請求項１から請求項１２の発明に比較して、
最も処理が単純であり、簡単なハードウェアで構成でき
る効果がある。
回路を、選択した出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューの先頭Ａ
ＴＭセルからパケットデータの最後尾を含むＡＴＭセル
までＡＴＭセルを出力ポートに出力し、かつ前記パケッ
トデータの最後尾を含むＡＴＭセルが、前記出力キュー
の中で、最初のパケットの最後尾を含むＡＴＭセルであ
るように構成したので、請求項１２記載の発明と同様の
効果を有すると共に、請求項１２の発明に比較して、各
論理的接続方路毎に平等に送信権を付与できる効果があ
る。また、請求項１から請求項１２の発明に比較して、
最も処理が単純であり、簡単なハードウェアで構成でき
る効果がある。
【００７９】請求項１４記載の発明によれば、選択制御
回路を、選択した出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューの先頭Ａ
ＴＭセルからパケットデータの最後尾を含むＡＴＭセル
までＡＴＭセルを出力ポートに出力し、かつ前記パケッ
トデータの最後尾を含むＡＴＭセルが、前記出力キュー
の中で、最後のパケットの最後尾を含むＡＴＭセルであ
るように構成したので、請求項１２記載の発明と同様の
効果を有すると共に、請求項１２の発明に比較して、高
負荷の論理的接続方路を優先して送信権を付与できる効
果がある。
回路を、選択した出力キューにパケットデータの最後尾
を含むＡＴＭセルがある場合、前記出力キューの先頭Ａ
ＴＭセルからパケットデータの最後尾を含むＡＴＭセル
までＡＴＭセルを出力ポートに出力し、かつ前記パケッ
トデータの最後尾を含むＡＴＭセルが、前記出力キュー
の中で、最後のパケットの最後尾を含むＡＴＭセルであ
るように構成したので、請求項１２記載の発明と同様の
効果を有すると共に、請求項１２の発明に比較して、高
負荷の論理的接続方路を優先して送信権を付与できる効
果がある。
【図１】 この発明の実施の形態１によるＡＴＭ交換装
置を示す構成図である。
置を示す構成図である。
【図２】 この発明の実施の形態１によるＡＴＭ交換装
置において出力バッファメモリ部のＨ／Ｗ構成図であ
る。
置において出力バッファメモリ部のＨ／Ｗ構成図であ
る。
【図３】 この発明の実施の形態１によるＡＴＭ通信装
置間で送受信されるＡＡＬタイプ５共通部プロトコル・
データ・ユニットとパケットとセルの関係を示す説明図
である。
置間で送受信されるＡＡＬタイプ５共通部プロトコル・
データ・ユニットとパケットとセルの関係を示す説明図
である。
【図４】 この発明の実施の形態１によるＡＴＭ交換装
置において選択制御回路の動作を示すフローチャートで
ある。
置において選択制御回路の動作を示すフローチャートで
ある。
【図５】 この発明の実施の形態２によるＡＴＭ交換装
置において選択制御回路の動作を示すフローチャートで
ある。
置において選択制御回路の動作を示すフローチャートで
ある。
【図６】 この発明の実施の形態２によるＡＴＭ交換装
置において選択制御回路の動作を示すフローチャートで
ある。
置において選択制御回路の動作を示すフローチャートで
ある。
【図７】 この発明の実施の形態２によるＡＴＭ交換装
置において選択制御回路の動作を示すフローチャートで
ある。
置において選択制御回路の動作を示すフローチャートで
ある。
【図８】 この発明の実施の形態２によるＡＴＭ交換装
置において選択制御回路の動作を示すフローチャートで
ある。
置において選択制御回路の動作を示すフローチャートで
ある。
【図９】 この発明の実施の形態３によるＡＴＭ交換装
置において選択制御回路の動作を示すフローチャートで
ある。
置において選択制御回路の動作を示すフローチャートで
ある。
【図１０】 この発明の実施の形態３によるＡＴＭ交換
装置において選択制御回路の動作を示すフローチャート
である。
装置において選択制御回路の動作を示すフローチャート
である。
【図１１】 この発明の実施の形態４によるＡＴＭ交換
装置において選択制御回路の動作を示すフローチャート
である。
装置において選択制御回路の動作を示すフローチャート
である。
【図１２】 この発明の実施の形態４によるＡＴＭ交換
装置において選択制御回路の動作を示すフローチャート
である。
装置において選択制御回路の動作を示すフローチャート
である。
【図１３】 この発明の実施の形態５によるＡＴＭ交換
装置において選択制御回路の動作を示すフローチャート
である。
装置において選択制御回路の動作を示すフローチャート
である。
【図１４】 この発明の実施の形態５によるＡＴＭ交換
装置において選択制御回路の動作を示すフローチャート
である。
装置において選択制御回路の動作を示すフローチャート
である。
【図１５】 この発明の実施の形態６によるＡＴＭ交換
装置において選択制御回路の動作を示すフローチャート
である。
装置において選択制御回路の動作を示すフローチャート
である。
【図１６】 この発明の実施の形態７によるＡＴＭ交換
装置において出力バッファメモリ部のＨ／Ｗ構成図であ
る。
装置において出力バッファメモリ部のＨ／Ｗ構成図であ
る。
【図１７】 この発明の実施の形態７によるＡＴＭ交換
装置において選択制御回路の動作を示すフローチャート
である。
装置において選択制御回路の動作を示すフローチャート
である。
【図１８】 この発明の実施の形態７によるＡＴＭ交換
装置において選択制御回路の動作を示すフローチャート
である。
装置において選択制御回路の動作を示すフローチャート
である。
【図１９】 従来のＡＴＭ交換装置を示す構成図であ
る。
る。
【図２０】 従来のＡＴＭ交換装置において帯域制御回
路の動作を示すフローチャートである。
路の動作を示すフローチャートである。
２ ＡＴＭセルスイッチ、６ａａ〜６ｎｍ，６ａ〜６ｍ
ＶＣキュー（出力キュー）、７ａ〜７ｎ 入力ポー
ト、８ａ〜８ｎ 出力ポート、２０ ＡＴＭ交換装置、
２５，２５ａ〜２５ｎ 選択制御回路。
ＶＣキュー（出力キュー）、７ａ〜７ｎ 入力ポー
ト、８ａ〜８ｎ 出力ポート、２０ ＡＴＭ交換装置、
２５，２５ａ〜２５ｎ 選択制御回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺内 学 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 小高 一紀 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 ▲か▼島 和幸 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (14)
- 【請求項１】 ＡＴＭセルを受信する複数の入力ポート
と、それら複数の入力ポートに入力されたＡＴＭセルを
交換するＡＴＭセルスイッチと、そのＡＴＭセルスイッ
チから出力されたＡＴＭセルを論理的接続方路毎に保持
する複数の出力キューと、一つの出力キューを選択して
その選択した出力キューからＡＴＭセルを取り出す選択
制御回路と、その出力キューから取り出されたＡＴＭセ
ルを送信する複数の出力ポートとを備えたＡＴＭ交換装
置において、前記選択制御回路は、全出力キューに対し
て、ＡＴＭ通信端末間で転送されるパケットデータの最
後尾を含むＡＴＭセルの有無を検査し、前記検査の結
果、一つ以上の出力キューにパケットデータの最後尾を
含むＡＴＭセルがある場合、前記出力キューから一つを
選択し、前記出力キューの先頭ＡＴＭセルからパケット
データの最後尾を含むＡＴＭセルまでＡＴＭセルを出力
ポートに出力し、前記検査の結果、全出力キューにパケ
ットデータの最後尾を含むＡＴＭセルが無い場合、全出
力キューから一つを選択し、前記出力キューの先頭ＡＴ
Ｍセルから最後のＡＴＭセルまでＡＴＭセルを出力ポー
トに出力することを特徴とするＡＴＭ交換装置。 - 【請求項２】 選択制御回路は、一つ以上の出力キュー
にパケットデータの最後尾を含むＡＴＭセルがある場
合、出力キューに付与した番号の若い順番に、前記出力
キューから一つを選択することを特徴とする請求項１記
載のＡＴＭ交換装置。 - 【請求項３】 選択制御回路は、一つ以上の出力キュー
にパケットデータの最後尾を含むＡＴＭセルがある場
合、前記出力キューからパケットデータの最後尾を含む
ＡＴＭセルの数が最も多い出力キューを選択することを
特徴とする請求項１記載のＡＴＭ交換装置。 - 【請求項４】 選択制御回路は、一つ以上の出力キュー
にパケットデータの最後尾を含むＡＴＭセルがある場
合、前記出力キューの中で、出力キューの先頭セルから
最初のパケットデータの最後尾を含むＡＴＭセルまでの
ＡＴＭセルの数が最も少ない出力キューを選択すること
を特徴とする請求項１記載のＡＴＭ交換装置。 - 【請求項５】 選択制御回路は、一つ以上の出力キュー
にパケットデータの最後尾を含むＡＴＭセルがある場
合、前記出力キューの先頭に対して、ＡＴＭ通信端末間
で転送されるパケットデータの先頭を含むＡＴＭセルの
有無を検査し、前記検査の結果、パケットデータの最後
尾を含むＡＴＭセルを含む全ての出力キューの先頭に、
パケットデータの先頭を含むＡＴＭセルがある場合、出
力キューに付与した番号の若い順番に、前記出力キュー
から一つを選択し、前記検査の結果、パケットデータの
最後尾を含むＡＴＭセルを含む一つ以上の出力キューの
先頭に、パケットデータの先頭を含むＡＴＭセルが無い
場合、出力キューに付与した番号の若い順番に、前記出
力キューから一つを選択することを特徴とする請求項１
記載のＡＴＭ交換装置。 - 【請求項６】 選択制御回路は、一つ以上の出力キュー
にパケットデータの最後尾を含むＡＴＭセルがある場
合、前記出力キューから一つを選択し、前記出力キュー
の先頭ＡＴＭセルからパケットデータの最後尾を含むＡ
ＴＭセルまでＡＴＭセルを出力ポートに出力し、かつ前
記パケットデータの最後尾を含むＡＴＭセルが、前記出
力キューの中で、最初のパケットの最後尾を含むＡＴＭ
セルであることを特徴とする請求項１から請求項５のう
ちのいずれか１項記載のＡＴＭ交換装置。 - 【請求項７】 選択制御回路は、一つ以上の出力キュー
にパケットデータの最後尾を含むＡＴＭセルがある場
合、前記出力キューから一つを選択し、前記出力キュー
の先頭ＡＴＭセルからパケットデータの最後尾を含むＡ
ＴＭセルまでＡＴＭセルを出力ポートに出力し、かつ前
記パケットデータの最後尾を含むＡＴＭセルが、前記出
力キューの中で、最後のパケットの最後尾を含むＡＴＭ
セルであることを特徴とする請求項１から請求項５のう
ちのいずれか１項記載のＡＴＭ交換装置。 - 【請求項８】 選択制御回路は、全出力キューにパケッ
トデータの最後尾を含むＡＴＭセルが無い場合、出力キ
ューに付与した番号の若い順番に、全出力キューから一
つを選択することを特徴とする請求項１から請求項７の
うちのいずれか１項記載のＡＴＭ交換装置。 - 【請求項９】 選択制御回路は、全出力キューにパケッ
トデータの最後尾を含むＡＴＭセルが無い場合、全出力
キューに対して、パケットデータの先頭を含むＡＴＭセ
ルの有無を検査し、前記検査の結果、全出力キューにパ
ケットデータの先頭を含むＡＴＭセルがある場合、出力
キューに付与した番号の若い順番に、全出力キューから
一つを選択し、前記検査の結果、一つ以上の出力キュー
にパケットデータの先頭を含むＡＴＭセルが無い場合、
出力キューに付与した番号の若い順番に、前記出力キュ
ーから一つを選択することを特徴とする請求項１から請
求項７のうちのいずれか１項記載のＡＴＭ交換装置。 - 【請求項１０】 選択制御回路は、全出力キューにパケ
ットデータの最後尾を含むＡＴＭセルが無い場合、全出
力キューから一つを選択し、前記出力キューから１セル
取り出す毎に、全出力キューに対して、パケットデータ
の最後尾を含むＡＴＭセルの有無を再検査し、前記再検
査の結果、全出力キューにパケットデータの最後尾を含
むＡＴＭセルが無い場合、再び元の出力キューを選択
し、前記再検査の結果、一つ以上の出力キューにパケッ
トデータの最後尾を含むＡＴＭセルがある場合、前記出
力キューから一つを選択し、前記出力キューの先頭ＡＴ
Ｍセルからパケットデータの最後尾を含むＡＴＭセルま
でＡＴＭセルを出力ポートに出力し、全出力キューにパ
ケットデータの最後尾を含むＡＴＭセルが無くなった
後、再び元の出力キューを選択することを特徴とする請
求項１から請求項９のうちのいずれか１項記載のＡＴＭ
交換装置。 - 【請求項１１】 選択制御回路は、全出力キューにパケ
ットデータの最後尾を含むＡＴＭセルが無い場合、全出
力キューから一つを選択し、前記出力キューから１セル
取り出す毎に、全出力キューに対して、パケットデータ
の最後尾を含むＡＴＭセルの有無を再検査し、前記再検
査の結果、全出力キューにパケットデータの最後尾を含
むＡＴＭセルが無い場合、再び元の出力キューを選択
し、前記再検査の結果、一つ以上の出力キューにパケッ
トデータの最後尾を含むＡＴＭセルがある場合、前記出
力キューから一つを選択し、前記出力キューの先頭ＡＴ
Ｍセルからパケットデータの最後尾を含むＡＴＭセルま
でＡＴＭセルを出力ポートに出力し、全出力キューにパ
ケットデータの最後尾を含むＡＴＭセルが無くなった
後、再び元の出力キューに戻らず、次の順番の出力キュ
ーを選択することを特徴とする請求項１から請求項９の
うちのいずれか１項記載のＡＴＭ交換装置。 - 【請求項１２】 ＡＴＭセルを受信する複数の入力ポー
トと、それら複数の入力ポートに入力されたＡＴＭセル
を交換するＡＴＭセルスイッチと、そのＡＴＭセルスイ
ッチから出力されたＡＴＭセルを論理的接続方路毎に保
持する複数の出力キューと、一つの出力キューを選択し
てその選択した出力キューからＡＴＭセルを取り出す選
択制御回路と、その出力キューから取り出されたＡＴＭ
セルを送信する複数の出力ポートとを備えたＡＴＭ交換
装置において、前記選択制御回路は、出力キューに付与
した番号の若い順番に、全出力キューから一つを選択
し、前記出力キューに対して、パケットデータの最後尾
を含むＡＴＭセルの有無を検査し、前記検査の結果、前
記出力キューにパケットデータの最後尾を含むＡＴＭセ
ルがある場合、前記出力キューの先頭ＡＴＭセルからパ
ケットデータの最後尾を含むＡＴＭセルまでＡＴＭセル
を出力ポートに出力し、前記検査の結果、前記出力キュ
ーにパケットデータの最後尾を含むＡＴＭセルが無い場
合、前記出力キューの先頭ＡＴＭセルから最後のＡＴＭ
セルまでＡＴＭセルを出力ポートに出力することを特徴
とするＡＴＭ交換装置。 - 【請求項１３】 選択制御回路は、選択した出力キュー
にパケットデータの最後尾を含むＡＴＭセルがある場
合、前記出力キューの先頭ＡＴＭセルからパケットデー
タの最後尾を含むＡＴＭセルまでＡＴＭセルを出力ポー
トに出力し、かつ前記パケットデータの最後尾を含むＡ
ＴＭセルが、前記出力キューの中で、最初のパケットの
最後尾を含むＡＴＭセルであることを特徴とする請求項
１２記載のＡＴＭ交換装置。 - 【請求項１４】 選択制御回路は、選択した出力キュー
にパケットデータの最後尾を含むＡＴＭセルがある場
合、前記出力キューの先頭ＡＴＭセルからパケットデー
タの最後尾を含むＡＴＭセルまでＡＴＭセルを出力ポー
トに出力し、かつ前記パケットデータの最後尾を含むＡ
ＴＭセルが、前記出力キューの中で、最後のパケットの
最後尾を含むＡＴＭセルであることを特徴とする請求項
１２記載のＡＴＭ交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22904096A JPH1075251A (ja) | 1996-08-29 | 1996-08-29 | Ａｔｍ交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22904096A JPH1075251A (ja) | 1996-08-29 | 1996-08-29 | Ａｔｍ交換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1075251A true JPH1075251A (ja) | 1998-03-17 |
Family
ID=16885808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22904096A Pending JPH1075251A (ja) | 1996-08-29 | 1996-08-29 | Ａｔｍ交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1075251A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339427A (ja) * | 2000-03-22 | 2001-12-07 | Fujitsu Ltd | パケットスイッチ、スケジューリング装置、廃棄制御回路、マルチキャスト制御回路、およびＱｏＳ制御装置 |
-
1996
- 1996-08-29 JP JP22904096A patent/JPH1075251A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339427A (ja) * | 2000-03-22 | 2001-12-07 | Fujitsu Ltd | パケットスイッチ、スケジューリング装置、廃棄制御回路、マルチキャスト制御回路、およびＱｏＳ制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7733889B2 (en) | Network switching device and method dividing packets and storing divided packets in shared buffer | |
| US5778180A (en) | Mechanism for reducing data copying overhead in protected memory operating systems | |
| JP3515263B2 (ja) | ルータ装置、データ通信ネットワークシステム、ノード装置、データ転送方法及びネットワーク接続方法 | |
| US5991295A (en) | Digital switch | |
| US6836479B1 (en) | Variable length packet communication device | |
| JP3610193B2 (ja) | Ａｔｍコントローラおよびそれを用いたａｔｍ通信制御装置 | |
| US7782849B2 (en) | Data switch and switch fabric | |
| US7133417B1 (en) | Multipath voice switching method and apparatus | |
| US20020176430A1 (en) | Buffer management for communication systems | |
| JP2000101651A (ja) | 順応性のある電気通信交換ネットワ―ク | |
| JPH09128313A (ja) | コンピュータ通信システム・インターフェースにおける送信データのバッファリング | |
| JPH05276189A (ja) | 同報通信装置 | |
| JPH07297842A (ja) | 着信インタリーブ非同期転送モード・セルを再配列する方法および装置 | |
| WO2000054469A1 (en) | Multimedia and multirate switching method and apparatus | |
| JP2001510301A (ja) | 非同期転送モード（ａｔｍ）交換装置および操作方法 | |
| US6747954B1 (en) | Asynchronous transfer mode switch providing pollstate status information | |
| US6483831B1 (en) | Asynchronous transfer mode switch | |
| JPH1075251A (ja) | Ａｔｍ交換装置 | |
| US20060174027A1 (en) | Method and apparatus for transmission queue in communication system | |
| EP0674825B1 (en) | Device for the conversion of data blocks, frame structured, into atm cells and vice versa | |
| US6680949B1 (en) | Method and circuit arrangement for the transmission of message cells during the course of virtual connections having different priorities | |
| US6694373B1 (en) | Method and apparatus for hitless switchover of a voice connection in a voice processing module | |
| JP2001345863A (ja) | Ｉｐ処理装置 | |
| JP2000022755A (ja) | ネットワーク装置 | |
| JP3511120B2 (ja) | Ａｔｍ交換機 |