JPH1075429A - 映像信号変換装置及び映像信号変換方法 - Google Patents

Abstract

(57)【要約】 【課題】 コストを増大させることなく、簡単な構成
で、かつ、リアルタイムに、フリッカを発生させること
なく、ノンインタレース方式の信号をインタレース方式
に変換する映像信号変換装置及び映像信号変換方法を提
供する。 【解決手段】 画像処理装置から出力されるアナログ映
像信号をアナログ遅延回路２により１ライン分遅延さ
せ、アナログ加算機３により、次のラインのアナログ映
像信号と係数を掛けて加算平均し、フィールド映像信号
を生成する。次に、フィールド映像信号の速度を倍速／
等速変換器４により１／２にする。このフィールド映像
信号に基づき、ビデオエンコーダによりビデオ信号を生
成する。画像処理装置から１フレーム分のアナログ映像
信号が出力されると、上記のようにして奇数フレームの
映像信号を生成し、次の１フレーム分のアナログ映像信
号に基づいて偶数フレームの映像信号を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、倍速インタレース
方式の映像信号をインタレース方式による家庭用テレビ
受像機向けのビデオ信号に変換する映像信号変換装置に
関する。

【０００２】

【従来の技術】一般に、家庭用のテレビゲーム機には、
ゲーム機全体を制御するＣＰＵと、ＣＰＵの制御のもと
画像データを生成する画像処理装置とが設けられてい
る。このような画像処理装置には、画像データを格納す
る画像メモリ（以下、ＶＲＡＭという）が接続されてお
り、また、このＶＲＡＭから画像データを水平・垂直同
期信号に同期して読出して、３原色ＲＧＢのレベルを示
す映像信号として出力するビデオディスプレイプロセッ
サ（ＶＤＰ）が設けられている。上記映像信号は、ＶＤ
Ｐに接続されたＤ／Ａコンバータによってアナログ信号
に変換され、ディスプレイにＲＧＢ映像信号として入力
されモニタに画像表示される。

【０００３】この場合、家庭用のテレビゲーム機では、
主として家庭用テレビ受像機のディスプレイをモニタと
してそのまま使用するため、家庭用テレビ受像機の表示
方法に対応した画像信号の出力がなされている。すなわ
ち、家庭用テレビ受像機では、テレビ放送の画像信号を
表示する場合、１フレーム分の画像データを奇数フィー
ルドと偶数フィールドとの２フィールドで走査し、各フ
ィールドを１／６０秒、すなわち１／３０秒で出力する
インタレースモードが使用されている。したがって、家
庭用テレビゲーム機で、ゲームソフトの画像信号を表示
する場合も、このようなインタレースモードが使用され
る。

【０００４】また、ゲームソフトによっては、ノンイン
タレースモードによる出力を行う場合もある。その場
合、１フレーム分の画像データを１フィールドとして１
／６０秒で走査している。この場合、通常のノンインタ
レースでは、１フレームの画像データを１ラインづつ順
に走査していくため、１フィールドを１／６０秒で走査
すると、垂直方向の解像度が１／２になる。しかしなが
ら、ノンインタレースモードによれば、画面のフリッカ
（ちらつき）の無い画面を表示することができる。

【０００５】一方、例えば、パソコンのディスプレイの
ように垂直解像度の高いモニタに対しても対応できるよ
うに、このようなノンインタレースモードで前記インタ
レースモードと同様な垂直方向解像度を得るため、倍速
ノンインタレースと呼ばれるモードを備えたテレビゲー
ム機も提案されている。この倍速ノンインタレースで
は、水平・垂直同期信号およびドットクロックなどの各
信号の周波数が２倍となることにより、前記２モードに
比較して倍の速度で走査を行うことができ、１フレーム
を構成する全ラインのデータを１／６０秒で走査する。

【０００６】

【発明が解決しようとする課題】ところで、最近、ゲー
ム機をインターネット等の通信端末として使用する技術
が開発されている。すなわち、ゲーム機にモデムを取り
付け、そのモデムを電話線につなぎ、専用のＣＤ−ＲＯ
Ｍ等のソフトを装着することによって、ネットワーク・
サービスに接続することができるようになってきてい
る。これにより、ゲーム機を家庭用テレビ受像機に接続
することによって、各種のネットワーク・サービスから
供給される画像を家庭用テレビ受像機で表示することが
できるようになる。

【０００７】しかしながら、上記のようなネットワーク
・サービス等から供給される画像を家庭用テレビ受像機
に表示する際に、以下のような問題があった。すなわ
ち、家庭用テレビ受像機では、モニタ画面の走査方式と
してインタレース方式が採用されている。これに対し、
上述した画像は、パーソナルコンピュータ向けの画像で
あり、ノンインタレース方式の映像信号で構成されてい
る。

【０００８】このようなノンインタレース方式の画像を
家庭用のテレビ受像機に表示する場合、テレビ受像機用
としてゲーム機が本来持っていた１ラインおきに走査を
行うノンインタレースモードで表示を行うと、垂直解像
度が低く、文字情報が判別できなくなったり、画像デー
タの密度が低くなる問題が生じる。そこで、テレビ受像
機で解像度の高い表示を行うには、インタレースモード
で表示を行う必要がある。すなわち、ゲーム機が高精度
のノンインタレース方式で受け入れた１フレーム分の画
像データを、奇数ラインと偶数ラインとに分けて走査し
て奇数フィールドと偶数フィールドの画像データを生成
し、これら２つのフィールドのデータを交互に出力する
ことにより、１ラインおきに出力するノンインタレース
に比較して高い垂直解像度を得ることができる。

【０００９】ところが、１フレーム分の画像データを奇
数ラインと偶数ラインとに分けて出力した場合、仮に、
もとの画像データにおいて１ラインのみに輝度信号が存
在すると、その輝度信号は一方のフィールドにのみ存在
することになり、人間の目にはそのフィールドの切換ご
とに信号が点滅して表示されることになり、フリッカと
して感じられるようになる。

【００１０】このような問題を解決するため、従来の技
術によれば、以下のような方法が考えられる。すなわ
ち、現在表示しようとしている画素と当該画素に隣接す
る画素との映像信号を用いて、２次元フィルタによって
当該画素を平均化することにより、当該画素と隣接画素
とのコントラストが弱くなるようにする方法である。

【００１１】しかしながら、このような方法によれば、
すべての画素に対して演算を施すため、処理に時間がか
かるという問題があった。従って、リアルタイム性を損
なうという問題があった。

【００１２】または、奇数フィールドの映像信号と偶数
フィールドの映像信号とをそれぞれ記憶するフィールド
メモリを設け、それぞれのフィールドメモリから隣接す
る奇数フィールドと偶数フィールドとの映像信号を読み
出して加算し、この加算した映像信号を平均化する。こ
れにより、隣接するラインのそれぞれの相加平均をと
り、新たな奇数フィールド及び偶数フィールドを生成す
る方法である。

【００１３】しかしながら、このような方法では、フィ
ールドメモリとして大容量記憶素子が必要であり、コス
トがかかるという問題があった。また、フィールドメモ
リに記憶させるために処理時間がかかり、リアルタイム
性が損なわれたり、画像と音声とのずれが生じるといっ
た問題があった。

【００１４】本発明は、このような従来技術の問題点に
鑑みて提案されたものであり、その目的は、コストを増
大させることなく、簡単な構成で、かつ、リアルタイム
に、フリッカを発生させることなく、ノンインタレース
方式の信号をインタレース方式に変換する映像信号変換
装置及び映像信号変換方法を提供することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明による映像信号変換装置は、各
垂直走査期間内に表示領域内の全走査線が走査される第
１のラスタ走査型映像表示装置用に出力されるアナログ
映像信号を、偶数フィールド及び奇数フィールドが垂直
走査期間毎に交互に走査される第２のラスタ走査型映像
表示装置用の映像信号に変換する映像信号変換装置であ
って、前記アナログ映像信号が入力され、これを前記第
１のラスタ走査型映像表示装置における１水平走査期間
分遅延させて出力する遅延回路と、前記アナログ映像信
号及び前記遅延回路から出力される遅延アナログ映像信
号が入力され、これらの映像信号を加算平均して平均映
像信号を出力するアナログ加算機と、前記平均映像信号
が入力され、この平均映像信号の出力速度を前記第２の
ラスタ走査型映像表示装置の走査速度に合わせて出力す
る出力調速手段とを具備することを特徴としている。

【００１６】請求項１記載の発明によれば、以下のよう
な作用が得られる。まず、第１のラスタ走査型映像表示
装置から１フレーム分のアナログ映像信号が出力される
ことにより、映像信号変換装置において奇数フィールド
の映像信号が生成される。最初に、１ライン目のアナロ
グ映像信号が遅延回路おいて１ライン分遅延される。次
に、２ライン目のアナログ映像信号がアナログ加算機に
入力され、遅延回路において遅延した１ライン目の遅延
アナログ映像信号と当該２ライン目のアナログ映像信号
とが加算される。アナログ加算機では、アナログ映像信
号と遅延アナログ映像信号とが加算平均されることによ
り、平均映像信号が生成される。

【００１７】アナログ加算機において生成された平均映
像信号は、出力調速手段に入力され、第２のラスタ走査
型映像表示装置の走査速度に合わせて出力される。例え
ば、第１のラスタ走査型映像表示装置から出力されるア
ナログ映像信号は第２のラスタ走査型映像表示装置の画
面走査速度の２倍である場合、それを１／２とすること
により、第２のラスタ走査型映像表示装置の走査速度と
等しい速度に変換する。

【００１８】以降、同様に、アナログ加算機において隣
合うラインのアナログ映像信号同士で加算され、出力調
速手段において速度が変換される。同様にして、１フレ
ームの最終ラインまでのアナログ映像信号が出力される
ことにより、奇数フィールドの映像信号が生成される。

【００１９】そして、次の１フレーム分の映像信号が出
力されることにより、同様に、映像信号変換装置におい
て偶数フィールドの映像信号が生成される。以上のよう
にして、奇数フィールド及び偶数フィールドの映像信号
が交互に生成され、第１のラスタ走査型映像表示装置に
出力される。

【００２０】このように、隣合うラインのアナログ映像
信号を順次加算することにより映像信号を生成するた
め、表示される画面のフリッカを減少させることができ
る。また、フィールドメモリのような大容量記憶素子を
設ける必要がないため、コストの増大を防ぐことができ
る。更に、フィールドメモリを介さずに順次演算を行う
ため、処理時間がかからず、リアルタイムに映像信号の
生成を行うことができる。

【００２１】請求項２記載の発明による映像信号変換装
置は、請求項１記載の発明において、前記アナログ加算
機に入力される前記アナログ映像信号が、所定のフィル
タ処理が施された後に前記アナログ加算機に入力される
ことを特徴としている。

【００２２】請求項２記載の発明によれば、第１のラス
タ走査型映像表示装置から出力されるアナログ映像信号
に対し、例えば、任意の周波数成分をカットもしくは強
調する等のフィルタ処理が施されることにより、第２の
ラスタ走査型映像表示装置において表示される画像の輪
郭を強調したり、画像をぼかす等の効果が得られる。

【００２３】請求項３記載の発明による映像信号変換装
置は、請求項２記載の発明において、前記所定のフィル
タ処理に用いられるフィルタが、ローパスフィルタであ
ることを特徴としている。

【００２４】請求項３記載の発明によれば、第１のラス
タ走査型映像表示装置から出力されるアナログ映像信号
の高域周波数成分が減衰されるため、第２のラスタ走査
型映像表示装置において輪郭をぼかした画像が得られ
る。

【００２５】請求項４記載の発明による映像信号変換装
置は、請求項２記載の発明において、前記所定のフィル
タ処理に用いられるフィルタが、ハイパスフィルタであ
ることを特徴としている。

【００２６】請求項４記載の発明によれば、第１のラス
タ走査型映像表示装置から出力されるアナログ映像信号
の低域周波数成分が減衰されるため、第２のラスタ走査
型映像表示装置で表示される画像において、文字が強調
されるという効果が得られる。

【００２７】請求項５記載の発明による映像信号変換装
置は、請求項１、２、３、または４記載の発明におい
て、前記アナログ加算機が、前記アナログ映像信号及び
前記遅延アナログ映像信号を相加平均して平均映像信号
を出力することを特徴としている。

【００２８】請求項５記載の発明によれば、奇数フィー
ルドのビデオ信号と、偶数フィールドのビデオ信号と
が、相加平均されることにより生成されるため、表示さ
れる画像の極端な垂直解像度の低下を防止することが可
能となる。

【００２９】請求項６記載の発明による映像信号変換装
置は、請求項１、２、３、または４記載の発明におい
て、前記アナログ加算機が、前記アナログ映像信号及び
前記遅延アナログ映像信号に所定の重み付けを行い、こ
れらを加重平均して平均映像信号を出力することを特徴
としている。

【００３０】請求項６記載の発明によれば、アナログ映
像信号と遅延アナログ映像信号に所定の重み付けを行
い、これらを加重平均しているため、表示される画像の
垂直解像度の低下を防止することができる。

【００３１】請求項７記載の発明による映像信号変換装
置は、請求項６記載の発明において、前記偶数フィール
ド用に映像信号を変換する場合と、前記奇数フィールド
用に映像信号を変換する場合とで、前記アナログ映像信
号及び前記遅延アナログ映像信号に付される重みが異な
ることを特徴としている。

【００３２】請求項７記載の発明によれば、奇数フィー
ルドの映像信号を偶数フィールドの映像信号とが異なる
ため、表示される画像の垂直解像度の低下を更に防止す
ることができる。

【００３３】請求項８記載の発明による映像信号変換装
置は、請求項７記載の発明において、前記偶数フィール
ド用に映像信号を変換する場合と、前記奇数フィールド
用に映像信号を変換する場合とで、前記アナログ映像信
号及び前記遅延アナログ映像信号に付される重みが交替
することを特徴としている。

【００３４】請求項８記載の発明によれば、例えば、奇
数フィールドの映像信号を生成する場合に、１ライン目
と２ライン目のアナログ映像信号の係数を２：１とした
とき、偶数フィールドの映像信号を生成する場合は、係
数を１：２とする。これにより、隣接するラインの輝度
を互いに近付けつつ、異なるアナログ映像信号とするた
め、垂直解像度を極端に低下させることなく、フリッカ
の防止を効果的に行うことができる。

【００３５】請求項９記載の発明による映像信号変換装
置は、請求項１乃至８のいずれか１項記載の発明におい
て、前記出力調速手段が、ＦＩＦＯメモリを有し、該Ｆ
ＩＦＯメモリが、前記アナログ加算機から２走査線分の
映像信号が入力される毎にリセットされることを特徴と
している。

【００３６】請求項９記載の発明によれば、以下のよう
な効果が得られる。すなわち、本発明では、第１のラス
タ走査型映像表示装置から各ラインのアナログ映像信号
が順次出力され、アナログ加算機において順次アナログ
加算される。例えば、１ライン目、２ライン目、３ライ
ン目、…と出力されると、１ライン目と２ライン目、２
ライン目と３ライン目、３ライン目と４ライン目、…と
順次加算されて平均映像信号が生成される。

【００３７】ここで、ＦＩＦＯメモリが２ライン分のフ
ィールド映像信号が入力されるとリセットがかけられる
ようになっているため、上記平均映像信号のうち、１ラ
イン目と２ライン目、３ライン目と４ライン目、…と必
要な平均映像信号のみ出力するようにすることができ
る。従って、遅延回路とアナログ加算機のみという簡単
な回路構成で、アナログ加算を行うことができる。

【００３８】請求項１０記載の発明による映像信号変換
方法は、各垂直走査期間内に表示領域内の全走査線が走
査される第１のラスタ走査型映像表示装置用に出力され
るアナログ映像信号を、偶数フィールド及び奇数フィー
ルドが垂直走査期間毎に交互に走査される第２のラスタ
走査型映像表示装置用の映像信号に変換する映像信号変
換方法であって、前記アナログ映像信号を前記第１のラ
スタ走査型映像表示装置における１水平走査期間分遅延
させて出力するステップと、前記アナログ映像信号及び
前記遅延させた遅延アナログ映像信号を加算平均して平
均映像信号を出力するステップと、前記平均映像信号の
出力速度を前記第２のラスタ走査型映像表示装置の走査
速度に合わせて出力するステップとを有することを特徴
としている。

【００３９】請求項１０記載の発明によれば、隣合うラ
インのアナログ映像信号を順次加算することにより奇数
フィールド及び偶数フィールドの映像信号を生成するた
め、表示される画面のフリッカを減少させることができ
る。

【００４０】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて具体的に説明する。 Ａ．第１の実施の形態 （１）構成 図１は、第１の実施の形態による映像信号変換装置を備
えたゲーム機の構成を示す図である。図１において、２
０はゲーム機本体を示す。このゲーム機本体２０には、
上述した倍速ノンインタレースモード対応の画像出力が
可能なソフトウエアを記録したＣＤ−ＲＯＭ３０が装着
されるようになっている。また、ゲーム機本体２０は、
図示しないモデムを介してインターネット等のネットワ
ーク・サービスに接続されるようになっている。

【００４１】また、このゲーム機本体２０には、上述し
たＶＲＡＭに接続されると共にＶＤＰを有する画像処理
装置１０が設けられている。この画像処理装置１０は、
上記ＣＤ−ＲＯＭ３０が装着されたり、上記ネットワー
ク・サービスに接続されたりした場合、上述したモニタ
画面の走査方式として倍速ノンインタレースモードが設
定されるようになっている。

【００４２】また、５０は映像信号変換装置であり、画
像処理装置１０から上記映像信号が供給される。映像信
号変換装置５０は、倍速ノンインタレースモード対応の
映像信号を、家庭用テレビ受像機におけるインタレース
方式のビデオ信号に変換する。

【００４３】また、映像信号変換装置５０には、上記画
像処理装置１０から水平・垂直同期信号ＣＳＹＮＣ及び
ドットクロックＣＬＯＣＫが供給される。

【００４４】図２は、映像信号変換装置５０の構成を示
すブロック図である。同図において、１はアナログバッ
ファであり、上記画像処理装置１０から供給される映像
信号を受け渡す。上述したように、画像処理装置１０で
は倍速ノンインタレースモードが設定されているため、
このアナログバッファ１には、１／６０秒に１フレーム
分の映像信号が順次供給される。２はアナログ遅延回路
であり、アナログバッファ１からの映像信号を１ライン
分遅延させて出力する。

【００４５】３はアナログ加算機であり、アナログバッ
ファ１から出力される当該ラインの映像信号と、アナロ
グ遅延回路２から出力される１ライン分前の映像信号と
を加算して新たにフィールド映像信号を出力する。ここ
で、ｎライン目の１ライン分の映像信号をＳ_n 、ｎライ
ン目の１つ前のラインの映像信号をＳ_n-1 とする。

【００４６】アナログ加算機３は、垂直フィルタにより
加算平均法によって演算を行うようになっている。そし
て、アナログ加算機３は、この垂直フィルタのフィルタ
係数を異ならせることにより、２種類の演算結果を得
る。例えば、（２Ｓ_n-1 ＋Ｓ_n）／３という演算と、
（Ｓ_n-1 ＋２Ｓ_n ）／３という演算を行う。

【００４７】４は倍速／等速変換器であり、アナログ加
算機３から出力される映像信号の速度を１／２にして出
力する。倍速／等速変換器４は、Ａ／Ｄ変換器５と、Ｆ
ＩＦＯラインメモリ６と、Ｄ／Ａ変換器７とからなる。
Ａ／Ｄ変換器５は、上記映像信号ＳＩＧ_n をアナログ信
号からデジタル信号に変換する。

【００４８】ＦＩＦＯラインメモリ６は、書込み系の端
子を有する倍速書込みブロック６ａと、読出し系の端子
を有する等速読出しブロック６ｂとから構成されてお
り、非同期かつ異なる速度で同時に書込み／読出しが可
能な構成となっている。倍速書込みブロック６ａには、
画像処理装置１０から供給される水平同期信号にロック
したピクセル毎の書込みクロックwrite が供給され、等
速読出しブロック６ｂには、上記書込みクロックwrite
の１／２倍の周波数の読出しクロックreadが供給され
る。

【００４９】すなわち、倍速書込みブロック６ａに書込
みクロックwrite のタイミングで映像信号が書き込ま
れ、書き込まれた映像信号が、読出しクロックreadのタ
イミングで、すなわち書込み時の１／２の速度で等速読
出しブロック６ｂから読み出される。Ｄ／Ａ変換器７
は、上記ＦＩＦＯラインメモリ６から読み出された映像
信号を、デジタル信号からアナログ信号に変換する。

【００５０】また、上記ＦＩＦＯラインメモリ６は、倍
速書込みブロック６ａ及び等速読出しブロック６ｂ共
に、倍速の２ライン毎にリセットがかけられるようにな
っている。すなわち、倍速書込みブロック６ａに、２ラ
イン分の映像信号、例えば、（２Ｓ₁ ＋Ｓ₂ ）／３で求
められる映像信号と（２Ｓ₂ ＋Ｓ₃ ）／３で求められる
映像信号とが供給されると、ＦＩＦＯラインメモリ６を
リセットする。従って、前者の映像信号のみが１／２倍
の周波数で出力され、後者の映像信号は出力されない。

【００５１】８はビデオエンコーダであり、倍速／等速
変換器４から出力される映像信号に基づき、ＮＴＳＣ方
式のビデオ信号を生成する。９はタイミング発生回路で
あり、ゲーム機本体２０の画像処理装置１０からの供給
される水平・垂直同期信号ＣＳＹＮＣに基づき、水平同
期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとを出力す
る。また、タイミング発生回路９は、ドットクロックＣ
ＬＯＣＫが入力されることにより、ドットクロックＣＬ
ＯＣＫに同期したクロック信号ＣＬＫを出力する。

【００５２】上記タイミング発生回路９は、アナログ遅
延回路２に対して水平同期信号ＨＳＹＮＣを出力する。
アナログ遅延回路２では、この水平同期信号ＨＳＹＮＣ
のタイミングで、入力される１ライン分の映像信号を遅
延して出力する。

【００５３】また、タイミング発生回路９は、アナログ
加算機３に対して垂直同期信号ＶＳＹＮＣを出力する。
アナログ加算機３では、この垂直同期信号ＶＳＹＮＣの
タイミングで、垂直フィルタのフィルタ係数を切り換え
る。また、倍速／等速変換器４に対して、水平同期信号
ＨＳＹＮＣと同期した書込みクロックwrite と、水平同
期信号ＨＳＹＮＣの１／２の周波数の読出しクロックre
adとを供給する。更に、ビデオエンコーダ８に対して
は、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮ
Ｃ、及びクロック信号ＣＬＫを出力する。

【００５４】（２）作用及び効果 次に、以上のような構成を有する映像信号変換装置５０
の作用について説明する。図４に、各信号のタイミング
チャートを示す。まず、図１に示すように、ゲーム機本
体２０に倍速ノンインタレース対応のＣＤ−ＲＯＭ３０
が装着され、ＣＤ−ＲＯＭ３０に記録されたプログラム
がゲーム機本体２０のＣＰＵによって取り込まれると、
このプログラムの制御のもと、画像処理装置１０から映
像信号が映像信号変換装置５０に出力される。このと
き、倍速ノンインタレースモードとなっているため、画
像処理装置１０からは１フレーム分の映像信号が１／６
０秒単位で出力される。ここでは、上記１フレーム分の
映像信号が、図３（ａ）に示すように、１ライン目から
Ｓ₁ ，Ｓ₂ ，Ｓ₃ ，Ｓ₄ ，…Ｓ_n と構成されているもの
とする。

【００５５】また、画像処理装置１０から図２に示すタ
イミング発生回路９に対し、水平・垂直同期信号ＣＳＹ
ＮＣ及びクロック信号ＣＬＯＣＫが出力される。このと
き画像処理装置１０では倍速ノンインタレースモードに
設定されているため、この水平・垂直同期信号ＣＳＹＮ
Ｃ及びクロック信号ＣＬＯＣＫは、通常のノンインタレ
ースモードの場合の２倍の周波数で出力されている。

【００５６】まず、１ライン目の映像信号Ｓ₁ が、図２
に示す映像信号変換装置５０において、アナログバッフ
ァ１を介してアナログ遅延回路２に入力される。このア
ナログ遅延回路２には、タイミング発生回路９より、図
５に示すように水平同期信号ＨＳＹＮＣが供給されてい
る。

【００５７】次に、２ライン目の映像信号Ｓ₂ がアナロ
グバッファ１に入力され、アナログ加算機３に供給され
る。このとき、アナログ遅延回路２からは、図４に示す
ように１ライン分遅延して上記１ライン目の映像信号Ｓ
₁ が出力され、アナログ加算機３に供給される。

【００５８】アナログ加算機３では、例えば（２Ｓ₁ ＋
Ｓ₂ ）／３という演算が行われ、この演算結果であるフ
ィールド映像信号が倍速／等速変換器４に供給される。
図４に、このフィールド信号の発生タイミングを示す。

【００５９】倍速／等速変換器４では、まず、上記フィ
ールド映像信号は、Ａ／Ｄ変換器５によりアナログ信号
からデジタル信号に変換される。そして、ＦＩＦＯライ
ンメモリ６の倍速書込みブロック６ａに供給される。こ
のとき、倍速書込みブロック６ａにはタイミング発生回
路９から図５に示すような書込みクロックwrite が供給
されているため、水平同期信号ＨＳＹＮＣに同期したタ
イミングでフィールド映像信号が書込まれる。

【００６０】そして、ＦＩＦＯラインメモリ６の等速読
出しブロック６ｂから、上記フィールド映像信号が読み
出される。このとき、等速読出しブロック６ｂにはタイ
ミング発生回路９から図４に示すような読出しクロック
readが供給されているため、水平同期信号ＨＳＹＮＣの
２倍の速度でフィールド映像信号が読み出される。その
後、フィールド映像信号は、Ｄ／Ａコンバータ７によっ
てデジタル信号に変換される。図５に、この倍速／等速
変換器４から出力されるフィールド映像信号の発生タイ
ミングを示す。この図に示すように、倍速／等速変換器
４から出力されるフィールド映像信号は、アナログ加算
機３から出力され倍速／等速変換器４に入力されたフィ
ールド映像信号に対し、２倍の長さとなっている。

【００６１】そして、上記フィールド映像信号は、ビデ
オエンコーダ８に供給される。そして、ビデオエンコー
ダ８において、このフィールド映像信号に基づきＮＴＳ
Ｃ方式のビデオ信号ＳＩＧ₁ が生成され、図示しないモ
ニタに供給される。

【００６２】同様に、３ライン目の映像信号Ｓ₂ と４ラ
イン目の映像信号Ｓ₃ 、５ライン目の映像信号Ｓ₃ と６
ライン目の映像信号Ｓ₄ 、…と、順次隣り合うラインの
映像信号同士で新たに映像信号が生成される。このよう
にして、最終ラインまで演算することにより、奇数フィ
ールドのフィールド映像信号が作成される。そして、図
３（ｂ）に示すように、これらのフィールド映像信号に
より順次ビデオ信号ＳＩＧ₁ ，ＳＩＧ₃ ，ＳＩＧ₅ ，Ｓ
ＩＧ₇ ，…が生成され、図示しないモニタに供給され
る。モニタでは、これらビデオ信号に基づき、奇数フィ
ールドが走査される。

【００６３】以上のようにして、画像処理装置１０から
１／６０秒で１フレーム分の映像信号が供給された後、
再びアナログバッファ１に対し、映像信号Ｓ₁ ，Ｓ₂ ，
Ｓ₃，…が供給される。そして、上述したように、１つ
前のラインの映像信号がアナログ遅延回路２によって遅
延され、アナログ加算機３によって当該映像信号と加算
される。この場合は、例えば（Ｓ₁ ＋２Ｓ₂ ）／３，
（Ｓ₃ ＋２Ｓ₄ ）／３，（Ｓ₅ ＋２Ｓ₆ ）／３，…とい
う演算が順次行われる。このようにして、最終ラインま
で演算することにより、偶数フィールドのフィールド映
像信号が作成される。

【００６４】そして、同様に、この演算結果であるフィ
ールド映像信号は倍速／等速変換器４に供給され、周波
数が１／２となる。その後、ビデオエンコーダ８に供給
され、図３（ｂ）に示すように、これらフィールド映像
信号に基づいてビデオ信号ＳＩＧ₂ ，ＳＩＧ₄ ，ＳＩＧ
₆ ，ＳＩＧ₈ ，…が生成され、モニタに出力される。モ
ニタでは、これらビデオ信号に基づき、偶数フィールド
が走査される。

【００６５】図５（ａ）に、画像処理装置１０から出力
される映像例を示す。同図において、ｎライン目のみ黒
色となっており、その前後のラインは白色となってい
る。従って、ｎライン目の映像信号のレベルのみ「０」
であり、その前後のラインの映像信号のレベルが「２５
５」あるものとする。

【００６６】このような映像信号が順次画像処理装置１
０から出力されると、映像信号変換装置５０によって生
成される奇数フィールド及び偶数フィールドは、図５
（ｂ）に示すようになる。そして、これら奇数フィール
ド及び偶数フィールドにより最終的に生成される映像
は、図５（ｃ）のようになる。すなわち、ｎライン目の
映像信号のレベルが「８５」となり、その１つ前のｎ−
１ライン目の映像信号のレベルが「１７０」となる。

【００６７】また、このｎ−１ライン目とｎライン目の
アナログ映像信号例を、図６に示す。同図に示すよう
に、ｎ−１ライン目の白色のアナログ映像信号とｎライ
ン目の黒色のアナログ映像信号とを加算した結果、２種
類のフィールド映像信号が生成される。

【００６８】従来の方法では、もとの画像においてｎラ
イン目のみに線が表示されるような場合、インタレース
方式に変換した後、奇数フィールドもしくは偶数フィー
ルドのみにしかこの線が現れないため、フリッカが発生
していた。本実施の形態では、当該ｎライン目の映像信
号のレベルを上げると共にその１つ前のラインの映像信
号のレベルを下げることにより、それらのレベルの差を
縮小している。そのため、奇数フィールドと偶数フィー
ルドとを走査した場合に、見かけ上フリッカの発生が押
さえられる。

【００６９】また、本実施の形態では、１／６０秒で１
フレーム分の全映像信号が出力される倍速ノンインタレ
ースモードを利用することにより、フィールドメモリの
ような大容量記憶素子を使用する必要がない。また、フ
ィールドメモリに記憶させて演算を行う構成ではないた
め、処理速度が低下したり、画像が音声とずれるという
ことがない。

【００７０】本実施の形態では、アナログ加算機３にお
いて、隣接するラインの映像信号について単に（Ｓ_n-1
＋Ｓ_n ）／２という演算を行っているのではなく、係数
を換えることにより（２Ｓ_n-1 ＋Ｓ_n ）／３と（Ｓ_n-1
＋２Ｓ_n ）／３という演算を行っている。そして、奇数
フィールドと偶数フィールドとの映像信号を別個に出力
している。そのため、奇数フィールドと偶数フィールド
とが同じ画像である場合と異なり、垂直解像度の低下を
防止することができる。

【００７１】Ｂ．第２の実施の形態 図７は、第２の実施の形態による映像信号変換装置を示
す図である。図７において、図２に示す映像信号変換装
置５０と対応する部分については、同一の符号を付し、
その説明を省略する。

【００７２】第２の実施の形態では、アナログバッファ
１とアナログ加算機３との間に、アナログフィルタ１１
が設けられている。例えば、このアナログフィルタ１１
としてローパスフィルタ、もしくはハイパスフィルタ等
が配置される。

【００７３】例えば、アナログフィルタ１１としてロー
パスフィルタが設けられた場合、アナログバッファ１か
ら出力される映像信号Ｓ_n の高域周波数成分がカットさ
れる。例えば、図６に示すような映像信号Ｓ_n が入力さ
れた場合、アナログフィルタ１１の出力は、図８（ａ）
に示すような信号となる。そのため、このような映像信
号Ｓ_n と、１つ前のラインの映像信号Ｓ_n-1 とが加算さ
れるため、出力されるビデオ信号ＳＩＧ_n は、高域周波
数成分が減衰した信号となる。

【００７４】通常、画面を構成する各部の周波数成分に
ついてみると、文字を構成する周波数成分が特に高くな
っている。従って、上記のように高域周波数成分がカッ
トされた映像信号に基づいてビデオ信号を生成すると、
モニタに表示される映像は、文字や輪郭がぼやけた映像
となる。

【００７５】また、アナログフィルタ１１としてハイパ
スフィルタを設けた場合、アナログバッファ１から出力
される映像信号Ｓ_n の低域周波数成分が減衰する。例え
ば、図６に示すような映像信号Ｓ_n が入力された場合、
アナログフィルタ１１の出力は、図８（ｂ）に示すよう
な信号となる。従って、このような映像信号Ｓ_n と、１
つ前のラインの映像信号Ｓ_n-1 とが加算されるため、出
力されるビデオ信号ＳＩＧ_n は、文字のような広域周波
数成分を含む信号となる。

【００７６】通常、各画像を構成する輪郭は、高域周波
数成分を多く含んでいる。従って、上記のように低域周
波数成分がカットされた映像信号に基づいてビデオ信号
を生成すると、モニタに表示される映像は、輪郭が強調
されたものとなる。

【００７７】また、特定の周波数成分のみ通過させるバ
ンドパスフィルタを設けることにより、任意の部分のみ
強調された映像を生成したり、ノイズの少ないぼやけた
映像を生成したりすることができる。更に、複数のフィ
ルタを配置して、選択的に通過させることにより、例え
ば、文字はくっきりと強調され、かつ、画像はフリッカ
が少なくぼやけたような画面とすることもできる。

【００７８】このように、アナログフィルタ１１として
各種のフィルタを用いることにより、映像信号を任意に
変更することができる。また、ボリューム等により、ア
ナログフィルタ１１のフィルタ特性をリニアに変更し
て、画面上のあらゆる効果を付与することができる。

【００７９】以上のように、本実施の形態によれば、画
像処理装置１０から出力されるアナログ信号をそのまま
用いるため、アナログフィルタによって、簡単な構成
で、かつ容易にフィルタ処理を施すことができる。

【００８０】Ｃ．その他の実施の形態 なお、本発明は、上記各実施の形態に限定されるもので
はなく、実施態様の変更は自由であるから、次に例示す
るような他の実施の形態をも包含するものである。例え
ば、アナログ加算機３における演算式は、上述した実施
の形態による（２Ｓ_n-1 ＋Ｓ_n ）／３及び（Ｓ_n-1 ＋２
Ｓ_n ）／３に限らず、それぞれ係数が異なれば他の演算
式でもよい。

【００８１】また、上述した各実施の形態では、ＮＴＳ
Ｃ方式の家庭用テレビ受像機で説明したが、ＰＡＬ方式
のテレビ受像機でもよい。また、上記各実施の形態で
は、ゲーム機本体２０に接続される映像信号変換装置と
して説明したが、ゲーム機本体２０に内蔵された構成と
してもよい。更に、画像処理装置１０は、ゲーム機に限
らず、モニタにおける画面の走査速度の倍の速度で、か
つ、ノンインタレース方式により映像信号を出力する装
置であれば、パーソナルコンピュータその他の装置であ
ってもよい。

【００８２】

【発明の効果】以上のように、本発明によれば、コスト
を増加させることなく、簡単な構成で、かつ、リアルタ
イムに、フリッカを発生させることなく、ノンインタレ
ース方式の信号をインタレース方式に変換することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による映像信号変換
装置５０を備えたゲーム機の構成を示すブロック図

【図２】同実施の形態による映像信号変換装置５０の構
成を示すブロック図

【図３】（ａ）同実施の形態における画像処理装置２０
から出力される１フレーム分の映像信号例を示す図、及
び（ｂ）その１フレームに基づいて生成される奇数フィ
ールド及び偶数フィールドを示す図

【図４】同実施の形態における各信号を示すタイミング
チャート

【図５】（ａ）同実施の形態における画像処理装置１０
から出力される映像例を示す概念図、（ｂ）上記映像に
基づいて生成される奇数フィールド及び偶数フィールド
を示す図、及び（ｃ）上記奇数フィールド及び偶数フィ
ールドにより生成される映像を示す図

【図６】同実施の形態における映像信号Ｓ_n-1 及び２Ｓ
_n とそれらの加算結果であるフィールド映像信号を示す
図

【図７】本発明の第２の実施の形態による映像信号変換
装置５０の構成を示すブロック図

【図８】（ａ）図６に示す映像信号Ｓ_n をアナログフィ
ルタ１１としてローパスフィルタに通した結果を示す
図、及び（ｂ）同映像信号Ｓ_n をアナログフィルタ１１
としてハイパスフィルタに通した結果を示す図

【符号の説明】

１…アナログバッファ ２…アナログ遅延回路 ３…アナログ加算機 ４…倍速／等速変換器 ５…Ａ／Ｄ変換器 ６…ＦＩＦＯラインメモリ ６ａ…倍速書込みブロック ６ｂ…等速読出しブロック ７…Ｄ／Ａ変換器 ８…ビデオエンコーダ ９…タイミング発生器 １０…画像処理装置 １１…アナログフィルタ ２０…ゲーム機本体 ３０…ＣＤ−ＲＯＭ ５０…映像信号変換装置

Claims (10)

【特許請求の範囲】
1. 【請求項１】 各垂直走査期間内に表示領域内の全走査
   線が走査される第１のラスタ走査型映像表示装置用に出
   力されるアナログ映像信号を、偶数フィールド及び奇数
   フィールドが垂直走査期間毎に交互に走査される第２の
   ラスタ走査型映像表示装置用の映像信号に変換する映像
   信号変換装置であって、 前記アナログ映像信号が入力され、これを前記第１のラ
   スタ走査型映像表示装置における１水平走査期間分遅延
   させて出力する遅延回路と、 前記アナログ映像信号及び前記遅延回路から出力される
   遅延アナログ映像信号が入力され、これらの映像信号を
   加算平均して平均映像信号を出力するアナログ加算機
   と、 前記平均映像信号が入力され、この平均映像信号の出力
   速度を前記第２のラスタ走査型映像表示装置の走査速度
   に合わせて出力する出力調速手段とを具備することを特
   徴とする映像信号変換装置。
2. 【請求項２】 前記アナログ加算機に入力される前記ア
   ナログ映像信号は、所定のフィルタ処理が施された後に
   前記アナログ加算機に入力されることを特徴とする請求
   項１記載の映像信号変換装置。
3. 【請求項３】 前記所定のフィルタ処理に用いられるフ
   ィルタは、ローパスフィルタであることを特徴とする請
   求項２記載の映像信号変換装置。
4. 【請求項４】 前記所定のフィルタ処理に用いられるフ
   ィルタは、ハイパスフィルタであることを特徴とする請
   求項２記載の映像信号変換装置。
5. 【請求項５】 前記アナログ加算機は、前記アナログ映
   像信号及び前記遅延アナログ映像信号を相加平均して平
   均映像信号を出力することを特徴とする請求項１、２、
   ３、または４記載の映像信号変換装置。
6. 【請求項６】 前記アナログ加算機は、前記アナログ映
   像信号及び前記遅延アナログ映像信号に所定の重み付け
   を行い、これらを加重平均して平均映像信号を出力する
   ことを特徴とする請求項１、２、３、または４記載の映
   像信号変換装置。
7. 【請求項７】 前記偶数フィールド用に映像信号を変換
   する場合と、前記奇数フィールド用に映像信号を変換す
   る場合とで、前記アナログ映像信号及び前記遅延アナロ
   グ映像信号に付される重みが異なることを特徴とする請
   求項６記載の映像信号変換装置。
8. 【請求項８】 前記偶数フィールド用に映像信号を変換
   する場合と、前記奇数フィールド用に映像信号を変換す
   る場合とで、前記アナログ映像信号及び前記遅延アナロ
   グ映像信号に付される重みが交替することを特徴とする
   請求項７記載の映像信号変換装置。
9. 【請求項９】 前記出力調速手段は、ＦＩＦＯメモリを
   有し、該ＦＩＦＯメモリは、前記アナログ加算機から２
   走査線分の映像信号が入力される毎にリセットされるこ
   とを特徴とする請求項１乃至８のいずれか１項記載の映
   像信号変換装置。
10. 【請求項１０】 各垂直走査期間内に表示領域内の全走
    査線が走査される第１のラスタ走査型映像表示装置用に
    出力されるアナログ映像信号を、偶数フィールド及び奇
    数フィールドが垂直走査期間毎に交互に走査される第２
    のラスタ走査型映像表示装置用の映像信号に変換する映
    像信号変換方法であって、 前記アナログ映像信号を前記第１のラスタ走査型映像表
    示装置における１水平走査期間分遅延させて出力するス
    テップと、 前記アナログ映像信号及び前記遅延させた遅延アナログ
    映像信号を加算平均して平均映像信号を出力するステッ
    プと、 前記平均映像信号の出力速度を前記第２のラスタ走査型
    映像表示装置の走査速度に合わせて出力するステップと
    を有することを特徴とする映像信号変換方法。