JPH1079570A - 電子素子チップと配線回路の電気的接合方法 - Google Patents
電子素子チップと配線回路の電気的接合方法Info
- Publication number
- JPH1079570A JPH1079570A JP26902896A JP26902896A JPH1079570A JP H1079570 A JPH1079570 A JP H1079570A JP 26902896 A JP26902896 A JP 26902896A JP 26902896 A JP26902896 A JP 26902896A JP H1079570 A JPH1079570 A JP H1079570A
- Authority
- JP
- Japan
- Prior art keywords
- projections
- terminal
- needle
- aluminum
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 電子素子チップを微細配線回路に低コストで
信頼性高く、電気的に接合する方法に係わる。 【解決方法】 電子素子チップの金属端子と配線回路を
導電性フィラーが分散した異方性導電性接着剤で電気的
に接合するに際して、該導電性フィラーとして多数の針
状突起を有する硬質金属の粉末を使用し、接合時加圧し
て該針状突起で端子金属表面の酸化膜を破壊して端子金
属に埋入させることを特徴とする。
信頼性高く、電気的に接合する方法に係わる。 【解決方法】 電子素子チップの金属端子と配線回路を
導電性フィラーが分散した異方性導電性接着剤で電気的
に接合するに際して、該導電性フィラーとして多数の針
状突起を有する硬質金属の粉末を使用し、接合時加圧し
て該針状突起で端子金属表面の酸化膜を破壊して端子金
属に埋入させることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、端子がファインピッチ
に形成された半導体チップ、コンデンサーチップ等の電
子素子チップを微細配線回路に低コストで信頼性高く、
電気的に接合できるようにする接合方法に関する。
に形成された半導体チップ、コンデンサーチップ等の電
子素子チップを微細配線回路に低コストで信頼性高く、
電気的に接合できるようにする接合方法に関する。
【０００２】
【従来の技術】従来より、半導体チップを配線回路に接
合するいわゆるチップマウント方法としては、ワイヤー
ボンディングおよび半田を使ったフリップチップ法が広
く用いられている。前者の方法では、半導体チップが配
線基板に銀ペーストなどで固定され、チップの入出力端
子と配線回路とが金線あるいはアルミニウム線等のワイ
ヤーで接続されているが、この様な半導体チップの入出
力端子は通常アルミニウム系金属から形成されているた
めに次のような問題が発生している。
合するいわゆるチップマウント方法としては、ワイヤー
ボンディングおよび半田を使ったフリップチップ法が広
く用いられている。前者の方法では、半導体チップが配
線基板に銀ペーストなどで固定され、チップの入出力端
子と配線回路とが金線あるいはアルミニウム線等のワイ
ヤーで接続されているが、この様な半導体チップの入出
力端子は通常アルミニウム系金属から形成されているた
めに次のような問題が発生している。
【０００３】すなわち、ワイヤーボンディング法では、 入出力端子を構成しているアルミニウム系金属と金ワ
イヤーとの接合部分に金属間化合物が生成し、接合信頼
性が低下するという問題。 ＡＬパッド／ＡＬ線、ＡＬパッド／Ａｕ線間の耐蝕
性、密着強度が経時的に劣化する問題。これは、ＬＳＩ
をレジンで封止したとき、樹脂の中の水分、樹脂を通し
て水分の拡散、樹脂の中の塩素分等が耐蝕性を劣化させ
るといわれている。これを防ぐためには、セラミックパ
ッケージに真空封入する必要があり、これは極めて高価
である。また、ワイヤーボンディング法そのものにも次
のような問題がある。 ワイヤーボンディングでは近年の高密度実装化に対応
することが困難となっている。 ボンディングワイヤーとする金ワイヤーが高価なため
に、接合コストが非常に高くなるという問題。また、 入出力端子と配線回路との接続距離が長くなるため
に、信号の応答速度が遅くなるという問題。
イヤーとの接合部分に金属間化合物が生成し、接合信頼
性が低下するという問題。 ＡＬパッド／ＡＬ線、ＡＬパッド／Ａｕ線間の耐蝕
性、密着強度が経時的に劣化する問題。これは、ＬＳＩ
をレジンで封止したとき、樹脂の中の水分、樹脂を通し
て水分の拡散、樹脂の中の塩素分等が耐蝕性を劣化させ
るといわれている。これを防ぐためには、セラミックパ
ッケージに真空封入する必要があり、これは極めて高価
である。また、ワイヤーボンディング法そのものにも次
のような問題がある。 ワイヤーボンディングでは近年の高密度実装化に対応
することが困難となっている。 ボンディングワイヤーとする金ワイヤーが高価なため
に、接合コストが非常に高くなるという問題。また、 入出力端子と配線回路との接続距離が長くなるため
に、信号の応答速度が遅くなるという問題。
【０００４】そこで、チップマウント方法としては、金
ワイヤーを使用することなく、ダイレクトに基板に半導
体チップを半田で接合するフリップチップも採用される
ようになっているが、この方法では、半導体チップの入
出力端子上に、チタン、ニッケル、銅、クロム等のバリ
アメタル層をスパッタ法あるいは蒸着法等の真空法で形
成することが必須不可欠になっている。これは半導体チ
ップの入出力端子を形成しているアルミニウム系金属は
本来表面に酸化膜が存在するために、そのままで、半田
付け性が悪く、導通不良を起こしやすいためである。し
かしながら、半導体チップの入出力端子に真空法でバリ
アメタル層を形成するための製造工程は複雑でしかも製
造設備も大掛かりとなり、また生産性も低くなるので、
フリップチップは結果的には実装コストが高くなるとい
う問題が起こっている。以上のような経緯に鑑み、本発
明者らは従来のバリアメタル層にかえてメッキ法でＮ
ｉ，あるいはＮｉの上にさらにＡｕを順次形成する方法
を開発し、すでに出願（特開平７−２６３４９３号）し
ている。この方法はアルミニウム入出力端子部表面に下
地メッキとしてＰｄを浸漬メッキして無電解Ｎｉメッキ
する方法、あるいは無電解Ｎｉ後、無電解Ａｕメッキす
る方法で、これにより従来のバリアメタル層のコストを
大巾に低減できたが、湿式メッキを使用するための後処
理の問題、および更なるコスト低減の問題は依然として
残されている。
ワイヤーを使用することなく、ダイレクトに基板に半導
体チップを半田で接合するフリップチップも採用される
ようになっているが、この方法では、半導体チップの入
出力端子上に、チタン、ニッケル、銅、クロム等のバリ
アメタル層をスパッタ法あるいは蒸着法等の真空法で形
成することが必須不可欠になっている。これは半導体チ
ップの入出力端子を形成しているアルミニウム系金属は
本来表面に酸化膜が存在するために、そのままで、半田
付け性が悪く、導通不良を起こしやすいためである。し
かしながら、半導体チップの入出力端子に真空法でバリ
アメタル層を形成するための製造工程は複雑でしかも製
造設備も大掛かりとなり、また生産性も低くなるので、
フリップチップは結果的には実装コストが高くなるとい
う問題が起こっている。以上のような経緯に鑑み、本発
明者らは従来のバリアメタル層にかえてメッキ法でＮ
ｉ，あるいはＮｉの上にさらにＡｕを順次形成する方法
を開発し、すでに出願（特開平７−２６３４９３号）し
ている。この方法はアルミニウム入出力端子部表面に下
地メッキとしてＰｄを浸漬メッキして無電解Ｎｉメッキ
する方法、あるいは無電解Ｎｉ後、無電解Ａｕメッキす
る方法で、これにより従来のバリアメタル層のコストを
大巾に低減できたが、湿式メッキを使用するための後処
理の問題、および更なるコスト低減の問題は依然として
残されている。
【０００５】
【発明が解決する課題】本発明は以上の状況に鑑みてな
されたもので、後処理不要で、アルミニウム端子の上に
直接接合することができる強度に優れ、高電流を流すこ
とができる新規な接合方法を提供せんとするものであ
る。
されたもので、後処理不要で、アルミニウム端子の上に
直接接合することができる強度に優れ、高電流を流すこ
とができる新規な接合方法を提供せんとするものであ
る。
【０００６】
【問題を解決するための手段】本発明者らは、鋭意研究
を行った結果次の知見を得た。すなわち、 １．電子素子チップの金属端子と配線回路をで電気的に
接合するに際して、該導電性フィラーとして多数の針状
突起を有する硬質金属の粉末を使用し、接合時加圧して
該針状突起で端子金属表面の酸化膜を破壊して端子金属
に埋入させると、高電流を流すことができる強固な電気
的接合が得られることを見出だした。そして、 ２．上記硬質金属は、Ｎｉ系金属からなる粉末に金メッ
キされた構造で、該Ｎｉ系金属粉末は多数の針状突起を
有する構造のものが最も好ましいこと。 ３．上記金属端子は軟質金属端子の場合最も効果的であ
ること。 ４．そして軟質金属端子がアルミニウム端子の場合最も
効果的であること。 以上の知見を得た。本発明は以上の知見をもとになされ
たものである。
を行った結果次の知見を得た。すなわち、 １．電子素子チップの金属端子と配線回路をで電気的に
接合するに際して、該導電性フィラーとして多数の針状
突起を有する硬質金属の粉末を使用し、接合時加圧して
該針状突起で端子金属表面の酸化膜を破壊して端子金属
に埋入させると、高電流を流すことができる強固な電気
的接合が得られることを見出だした。そして、 ２．上記硬質金属は、Ｎｉ系金属からなる粉末に金メッ
キされた構造で、該Ｎｉ系金属粉末は多数の針状突起を
有する構造のものが最も好ましいこと。 ３．上記金属端子は軟質金属端子の場合最も効果的であ
ること。 ４．そして軟質金属端子がアルミニウム端子の場合最も
効果的であること。 以上の知見を得た。本発明は以上の知見をもとになされ
たものである。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１は、本発明の代表的な
態様を説明した模式図である。本発明で使用する導電性
フィラーは数ミクロン〜数十ミクロンの大きさの針状突
起を持った粒子であるが、図１では説明を分かりやすく
するために針状突起を大きく拡大して表現した。
に基づいて詳細に説明する。図１は、本発明の代表的な
態様を説明した模式図である。本発明で使用する導電性
フィラーは数ミクロン〜数十ミクロンの大きさの針状突
起を持った粒子であるが、図１では説明を分かりやすく
するために針状突起を大きく拡大して表現した。
【０００８】すなわち、図１は、電子素子チップ（ＬＳ
Ｉ）１のアルミニウムからなる電極端子２と配線基板３
の銅回路４を電気的に接続する方法を模式的に説明した
図である。接続は導電性フィラーが分散した異方性導電
性接着剤で接続する。フィラーには多数の針状突起を有
する硬質金属粒子５を使用する。電子素子チップ１のア
ルミニウムからなる電極端子２と配線基板３の銅回路４
の間に導電性フィラーが分散した異方性導電性接着剤６
を挟み両方を重ね合わせて加圧しながら加熱して接着剤
を硬化させる。加圧によって、突起がアルミニウム端子
表面の酸化膜７を破壊してアルミニウム地金の中にささ
ってめり込む。また銅回路にもささってめり込む。アル
ミニウム地金、銅回路に食い込んだ突起は接着剤の硬化
と相俟ってアルミニウム端子と銅回路を強度的にも電気
的にも強固に接続することとなる。電気的には数アンペ
アの電流を許容できる接続が達成される。なおここで突
起は銅回路にささってめり込むことは必須条件ではな
い。銅回路表面は、通常図のように金メッキされている
ので突起が金メッキ面に接触するだけで十分な電気的接
続が得られる。
Ｉ）１のアルミニウムからなる電極端子２と配線基板３
の銅回路４を電気的に接続する方法を模式的に説明した
図である。接続は導電性フィラーが分散した異方性導電
性接着剤で接続する。フィラーには多数の針状突起を有
する硬質金属粒子５を使用する。電子素子チップ１のア
ルミニウムからなる電極端子２と配線基板３の銅回路４
の間に導電性フィラーが分散した異方性導電性接着剤６
を挟み両方を重ね合わせて加圧しながら加熱して接着剤
を硬化させる。加圧によって、突起がアルミニウム端子
表面の酸化膜７を破壊してアルミニウム地金の中にささ
ってめり込む。また銅回路にもささってめり込む。アル
ミニウム地金、銅回路に食い込んだ突起は接着剤の硬化
と相俟ってアルミニウム端子と銅回路を強度的にも電気
的にも強固に接続することとなる。電気的には数アンペ
アの電流を許容できる接続が達成される。なおここで突
起は銅回路にささってめり込むことは必須条件ではな
い。銅回路表面は、通常図のように金メッキされている
ので突起が金メッキ面に接触するだけで十分な電気的接
続が得られる。
【０００９】フィラーには多数の針状突起を有する硬質
金属の粒子を使用することが必須であるが、硬質金属と
してはＮｉ、Ｎｉ合金、Ｃｏ．Ｃｏ合金が好ましく、表
面にＡｕメッキしたものが最も好適である。なおフィラ
ーはすべて針状突起粒子であってもよいが、直径１ミク
ロン以下の通常の導電性粒子８も１〜４０％の範囲で適
宜混合した方がより好適である。
金属の粒子を使用することが必須であるが、硬質金属と
してはＮｉ、Ｎｉ合金、Ｃｏ．Ｃｏ合金が好ましく、表
面にＡｕメッキしたものが最も好適である。なおフィラ
ーはすべて針状突起粒子であってもよいが、直径１ミク
ロン以下の通常の導電性粒子８も１〜４０％の範囲で適
宜混合した方がより好適である。
【００１０】異方性導電性接着剤の接着剤成分は、エポ
キシ系樹脂を使用したものが最も好ましい。樹脂の硬化
形態には特別な制約はなく、加熱硬化、紫外線硬化、あ
るいは熱・紫外線併用型等、通常の加熱形態はすべて適
宜選択使用できる。接着剤成分としてエポキシ系樹脂を
主成分とする加熱硬化型樹脂を使用する場合、加熱温度
と時間は、１５０℃で８０〜１２０秒、２００℃で２０
〜３０秒となる。
キシ系樹脂を使用したものが最も好ましい。樹脂の硬化
形態には特別な制約はなく、加熱硬化、紫外線硬化、あ
るいは熱・紫外線併用型等、通常の加熱形態はすべて適
宜選択使用できる。接着剤成分としてエポキシ系樹脂を
主成分とする加熱硬化型樹脂を使用する場合、加熱温度
と時間は、１５０℃で８０〜１２０秒、２００℃で２０
〜３０秒となる。
【００１１】圧力は、フィラーの突起ですくなくともア
ルミニウムの酸化膜を破壊しアルミニウム地金に圧入さ
せる必要があり、概ね２ｋｇ／ｃｍ２以上の圧力が必要
である。下限値未満ではアルミニウムの酸化膜の破壊と
アルミニウム地金への突起の圧入が十分でない。上限値
を越える圧力はＬＳＩの破壊、基板の変形を招く。
ルミニウムの酸化膜を破壊しアルミニウム地金に圧入さ
せる必要があり、概ね２ｋｇ／ｃｍ２以上の圧力が必要
である。下限値未満ではアルミニウムの酸化膜の破壊と
アルミニウム地金への突起の圧入が十分でない。上限値
を越える圧力はＬＳＩの破壊、基板の変形を招く。
【００１２】なお、ここで使用する半導体チップ１自体
にはとくに制限はなく、表面にパッシベーション膜（図
では、ＰＩＱ．ＳＩＮ＋ＰＳＧ）が形成されている一般
的な半導体チップを使用することができ、とくに電極端
子がファインピッチに形成されているものも使用でき
る。端子材料はアルミニウム、アルミニウム合金に限定
されるものではない。その他の銅、銀、金等の軟質金属
金属全般を使用できるが、これらの中でとりわけアルミ
ニウム系金属からなるものを好ましく使用できる。
にはとくに制限はなく、表面にパッシベーション膜（図
では、ＰＩＱ．ＳＩＮ＋ＰＳＧ）が形成されている一般
的な半導体チップを使用することができ、とくに電極端
子がファインピッチに形成されているものも使用でき
る。端子材料はアルミニウム、アルミニウム合金に限定
されるものではない。その他の銅、銀、金等の軟質金属
金属全般を使用できるが、これらの中でとりわけアルミ
ニウム系金属からなるものを好ましく使用できる。
【００１３】 なお、本発明で接合するチップの端子は
半導体チップの入出力端子に限られない。本発明の方法
は、ＩＣチップ、トランジスター、ダイオードチップ等
の半導体チップのほか、コンデンサーチップ、抵抗チッ
プ、等種々のチップの信号の入出力端子電源端子、グラ
ンドアース端子等の接合に適用することができる。
半導体チップの入出力端子に限られない。本発明の方法
は、ＩＣチップ、トランジスター、ダイオードチップ等
の半導体チップのほか、コンデンサーチップ、抵抗チッ
プ、等種々のチップの信号の入出力端子電源端子、グラ
ンドアース端子等の接合に適用することができる。
【００１４】
【実施例】本発明を実施例に基づいて詳細に説明する。
【００１５】実施例１ Ａｌ端子がついた多数のＬＳＩチップがのったシリコン
ウエハー全面に、針状突起を有するＮｉ系金属粉末に金
メッキした導電フィラー（３μｍ以上の大きさ）を含有
する異方性導電性接着剤（ハイソール（株）製）を塗布
し、９０℃で３時間加熱してＢステージ硬化させた。次
にこれを各自の大きさにダイシングした後、リジッドな
ガラス配線基板の電極基板と位置あわせして重ね合わ
せ、圧力２ｋｇ／ｃｍ２で加圧して端子表面のアルミニ
ウム酸化膜を破壊してフィラーを端子地金に突き立てて
侵入させ、温度１００℃で熱硬化させて両者を接合して
基板に実装を行った。密着強度、シェアー強度も強かっ
た。端子には２Ａの電流を流しても異常に発熱すること
はなかった。低抵抗の電気的接合が得られたことが確認
できた。
ウエハー全面に、針状突起を有するＮｉ系金属粉末に金
メッキした導電フィラー（３μｍ以上の大きさ）を含有
する異方性導電性接着剤（ハイソール（株）製）を塗布
し、９０℃で３時間加熱してＢステージ硬化させた。次
にこれを各自の大きさにダイシングした後、リジッドな
ガラス配線基板の電極基板と位置あわせして重ね合わ
せ、圧力２ｋｇ／ｃｍ２で加圧して端子表面のアルミニ
ウム酸化膜を破壊してフィラーを端子地金に突き立てて
侵入させ、温度１００℃で熱硬化させて両者を接合して
基板に実装を行った。密着強度、シェアー強度も強かっ
た。端子には２Ａの電流を流しても異常に発熱すること
はなかった。低抵抗の電気的接合が得られたことが確認
できた。
【００１６】
【発明の効果】以上詳記したように本発明は，電子素子
チップのアルミニウム端子の表面を直接配線回路に低抵
抗、高強度で、しかも低コストで接合できる特徴を有
し、半導体実装技術の信頼性の向上と実装コストの低減
に多大な貢献をなすものである。
チップのアルミニウム端子の表面を直接配線回路に低抵
抗、高強度で、しかも低コストで接合できる特徴を有
し、半導体実装技術の信頼性の向上と実装コストの低減
に多大な貢献をなすものである。
【図１】 図１は、本発明の説明図であり、異方性導電
性接着剤の針状突起を持つフィラーがアルミニウム端子
の酸化膜を破壊して地金の中に侵入する状況を説明した
図である。
性接着剤の針状突起を持つフィラーがアルミニウム端子
の酸化膜を破壊して地金の中に侵入する状況を説明した
図である。
１ 電子素子チップ（ＬＳＩ） ２ 電極端子 ３ 配線基板 ４ 銅回路 ５ 硬質金属粒子 ６ 異方性導
電性接着剤 ７ 酸化膜 ８ 導電性粒
子
電性接着剤 ７ 酸化膜 ８ 導電性粒
子
Claims (4)
- 【請求項１】電子素子チップの金属端子と配線回路を導
電性フィラーが分散した異方性導電性接着剤で電気的に
接合するに際して、該導電性フィラーとして多数の針状
突起を有する硬質金属の粉末を使用し、接合時加圧して
該針状突起で端子金属表面の酸化膜を破壊して端子金属
に埋入させることを特徴とする電子素子チップと配線回
路の電気的接合方法。 - 【請求項２】上記硬質金属は、Ｎｉ系金属からなる粉末
に金メッキされた構造で、該Ｎｉ系金属粉末は多数の針
状突起を有する構造である請求項１に記載の電気的接合
方法。 - 【請求項３】上記金属端子が軟質金属端子である請求項
１あるいは２に記載の電気的接合方法。 - 【請求項４】上記軟質金属がアルミニウムである請求項
３に記載の電気的接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26902896A JPH1079570A (ja) | 1996-09-03 | 1996-09-03 | 電子素子チップと配線回路の電気的接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26902896A JPH1079570A (ja) | 1996-09-03 | 1996-09-03 | 電子素子チップと配線回路の電気的接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079570A true JPH1079570A (ja) | 1998-03-24 |
Family
ID=17466678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26902896A Pending JPH1079570A (ja) | 1996-09-03 | 1996-09-03 | 電子素子チップと配線回路の電気的接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1079570A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069198A (ja) * | 2001-08-08 | 2003-03-07 | Three M Innovative Properties Co | 一括電気接続用シート |
| JP2009099708A (ja) * | 2007-10-16 | 2009-05-07 | Osaka Univ | 端子の接続方法、端子の接合構造、及び接続用樹脂 |
| US9914855B2 (en) | 2012-08-14 | 2018-03-13 | Henkel Ag & Co. Kgaa | Curable compositions comprising composite particles |
-
1996
- 1996-09-03 JP JP26902896A patent/JPH1079570A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069198A (ja) * | 2001-08-08 | 2003-03-07 | Three M Innovative Properties Co | 一括電気接続用シート |
| JP2009099708A (ja) * | 2007-10-16 | 2009-05-07 | Osaka Univ | 端子の接続方法、端子の接合構造、及び接続用樹脂 |
| US9914855B2 (en) | 2012-08-14 | 2018-03-13 | Henkel Ag & Co. Kgaa | Curable compositions comprising composite particles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW392262B (en) | Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same | |
| US6603207B2 (en) | Electrode structure for semiconductor device, method for forming the same, mounted body including semiconductor device and semiconductor device | |
| JP3045956B2 (ja) | 金属接合形成方法 | |
| WO1996042107A1 (fr) | Dispositif a semi-conducteurs, tableau de connexions servant a monter ce dispositif et son procede de fabrication | |
| CN117936471A (zh) | 半导体装置及SiC半导体装置 | |
| JP2004303861A (ja) | 半導体装置およびその製造方法 | |
| CN100594603C (zh) | 半导体器件及其制造方法 | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JPH1079570A (ja) | 電子素子チップと配線回路の電気的接合方法 | |
| JP2004253598A (ja) | 電子部品の実装方法 | |
| JP3438583B2 (ja) | 異方導電性フィルムの接続方法 | |
| JP2919976B2 (ja) | 半導体装置、半導体搭載用配線基板および半導体装置の製造方法 | |
| JPH10256313A (ja) | 電子素子チップと実装基板の電気的接合方法 | |
| JP2000223534A (ja) | 半導体実装装置及び半導体チップの実装方法 | |
| JP3468103B2 (ja) | 電子部品の実装方法 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| JP3381602B2 (ja) | 電子部品製造方法 | |
| JP3383774B2 (ja) | 半導体素子の実装方法 | |
| JPH11288975A (ja) | ボンディング方法及びボンディング装置 | |
| CN101752335B (zh) | 半导体装置以及半导体装置的制造方法 | |
| JPH0992654A (ja) | 半導体装置の電極構造体及びその形成方法並びに半導体装置の実装体及び半導体装置 | |
| JPH11176878A (ja) | 半導体装置、その製造方法および実装方法 | |
| JP2005123223A (ja) | 配線板及び半導体装置、ならびに配線板の製造方法 |