JPH1083320A - マイクロプロセッサ内蔵装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来構成のマイクロプロセッサ内蔵装置で
は、プログラムのバグ取りやハードウェアの障害解析に
多大な時間が必要であった。 【解決手段】 一端が内部バスに接続される外部接続端
子と、当該外部接続端子およびマイクロプロセッサのい
ずれか一方と配下装置を接続する選択手段とをマイクロ
プロセッサ内蔵装置に設ける。これにより、障害解析処
理等の際、外部接続端末を介して外部から配下装置の制
御が可能となり、適切な検査プログラムの実行により効
率良く正確に問題箇所の特定ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サ内蔵装置に関する。例えば、１又は複数のマイクロプ
ロセッサとその周辺装置をマルチチップモジュール化し
た装置に関する。

【０００２】

【従来の技術】今日における各種電子機器の多機能化は
目覚ましく、各機能ごとに専用の機能モジュールを備え
るものも少なくない。機能モジュールは、マイクロプロ
セッサとその周辺装置とを構成要素とする。図２に、か
かる機能モジュールの基本構成を示す。

【０００３】図２に示すように、機能モジュールは、１
つのマイクロプロセッサＭＰＵと、複数の配下装置ＥＱ
０〜ＥＱｎとの相互接続により構成される。マイクロプ
ロセッサＭＰＵとその管理下にある配下装置ＥＱ０〜Ｅ
Ｑｎとは３種類の信号線で直接接続されており、この信
号線を介したデータ伝送により、必要とされる各種機能
を実現している。

【０００４】ここで、３種類の信号線は、アドレスバス
ＡＢＵＳ、データバスＤＢＵＳ及びバス制御信号ＢＵＳ
ＣＯＮＴの３種類である。また、配下装置ＥＱ０〜ＥＱ
ｎは、プログラムを格納するＲＯＭ、ＲＡＭ、その他ユ
ーザ専用の装置等でなり、その数及び種類は実現する機
能に応じて異なる。なお、特定の配下装置には、外部バ
スを持つものもある。

【０００５】

【発明が解決しようとする課題】ところが、かかる構成
の機能モジュールをマルチチップモジュール（ＭＣＭ）
化した場合、プログラムの動作検証やハードウェア障害
時の障害場所の切分けを行うには、実際に格納されてい
るプログラムを１ステップずつ実行させ、その実行結果
が本来予定されている結果と一致するか否かを逐次確認
するしか方法がなく、その作業に非常に多くの時間がか
かるという問題があった。

【０００６】しかも、その作業は、内部プログラムにバ
グがあるのかないのかも分からない状況下で、そのプロ
グラムを実行する各処理装置のどこに障害があるかも分
からない状況下で行うことになるので、障害場所の特定
やプログラムのバグ取りが非常に難しいという問題点が
あった。

【０００７】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、少なくとも１つのマイクロプロ
セッサと配下装置を同一基体上に配置したマイクロプロ
セッサ内蔵装置において、次のようにしたことを特徴と
する。

【０００８】すなわち、（１）一端が共通バスに接続さ
れてなる外部接続端子と、（２）外部接続端子およびマ
イクロプロセッサのいずれか一方と配下装置を共通バス
を介して接続する選択手段とを設けたことを特徴とす
る。

【０００９】本発明のマイクロプロセッサ内蔵装置にお
いては、障害発生時等の解析処理の際、外部接続端子を
介して外部装置と配下装置とを接続して解析処理を実行
することができる。これにより、実行プログラムの実行
結果のみから装置内の障害箇所を特定し解析する場合に
比して短時間かつ容易に障害解析を行うことができる。

【００１０】

【発明の実施の形態】

（Ａ）第１の実施形態 以下、本発明によるマイクロプロセッサ内蔵装置の第１
の実施形態を図面を参照しながら説明する。

【００１１】（Ａ−１）第１の実施形態の構成 図１に、第１の実施形態に係るマイクロプロセッサ内蔵
装置の構成例を示す。

【００１２】この実施形態に係るマイクロプロセッサ内
蔵装置の特徴は、マルチチップモジュールＭＣＭ内の配
下装置ＥＱ０〜ＥＱｎをマルチチップモジュールＭＣＭ
の内部からだけでなく外部からも制御できるようになっ
ている点である。すなわち、従来は、実際に実行される
プログラムを実行させるしか方法がなかったのを、本実
施形態では、検査項目に応じた任意の検査が実行できる
ようになっている点に特徴がある。

【００１３】この機能を実現するため新たに設けられた
手段が、マルチチップモジュールＭＣＭ内に設けられた
セレクタＳＥＬと、４つの端子Ｐ１〜Ｐ４である。

【００１４】ここで、セレクタＳＥＬは、選択信号入力
ＩＮによって内部からの制御が選択された場合、内部マ
イクロプロセッサＭＰＵ１の信号線（アドレスバスＡＢ
ＵＳ、データバスＤＢＵＳ、バス制御信号ＢＵＳＣＯＮ
Ｔ）を配下装置ＥＱ０〜ＥＱｎに接続し、切替信号ＩＮ
によって外部からの制御が選択された場合、端子Ｐ１〜
Ｐ３に接続された外部装置からの信号線（アドレスバス
ＡＢＵＳ、データバスＤＢＵＳ、バス制御信号ＢＵＳＣ
ＯＮＴ）を配下装置ＥＱ０〜ＥＱｎに接続する手段であ
る。

【００１５】なお、外部装置としては、外部マイクロプ
ロセッサＭＰＵ０やエミュレータを接続する。例えば、
外部マイクロプロセッサＭＰＵ０を接続すれば、内部マ
イクロプロセッサＭＰＵ１と同じタイミングでの動作確
認が可能となり、エミュレータを接続すれば、内部マイ
クロプロセッサＭＰＵ１の配下装置ＥＱ０〜ＥＱｎの有
効性を確認することができる。

【００１６】この他、配下装置ＥＱ０〜ＥＱｎは、従来
技術でも説明したように、プログラムを格納するＲＯ
Ｍ、ＲＡＭ、その他ユーザ専用装置からなる周辺装置で
あり、その数及び種類は実現する機能によって異なって
いる。また、配下装置の中には、外部バスがマルチチッ
プモジュールＭＣＭの外に設けられている場合もあり得
る。

【００１７】（Ａ−２）第１の実施形態の動作 続いて、かかる構成を有するマイクロプロセッサ内蔵装
置の動作例を、（１）バグ取りや障害解析時の動作と、
（２）通常動作時の動作とに分けて説明する。まず、バ
グ取りや障害発生時の動作を説明する。この場合、端子
Ｐ４に選択信号入力ｌＮとして「０」を入カする。この
とき、セレクタＳＥＬは、端子Ｐ１〜Ｐ３に接続されて
いる信号線（アドレスバスＡＢＵＳ、データバスＤＢＵ
Ｓ、バス制御信号ＢＵＳＣＯＮＴ）を配下装置ＥＱ０〜
ＥＱｎに接続する。これにより、マルチチップモジュー
ルＭＣＭの外部からの制御が可能になる。

【００１８】ここで、プログラムの新規開発及び機能追
加時のバグ取り作業時には、一般的に、外部装置として
エミュレータを接続端子Ｐ１〜Ｐ３に接続する。このよ
うにエミュレータを用いれば、プログラムのトレースを
行いながらバグを取ることができるので、プログラムの
正常性確認を速やかに行うことができ、開発期間の短縮
が実現する。

【００１９】また、ハードウェア障害発生時にも、エミ
ュレータを外部装置として接続すれば良い。この場合に
もエミュレータを用いれば、障害内容を解析しながら障
害場所を特定するために必要な命令の組合せを任意に設
定でき、障害場所の解析が容易になる。

【００２０】なお、このようにエミュレータはバグ取り
を始め障害解析にも有効な装置であるが、その動作クロ
ックが内部マイクロプロセッサＭＰＵ１の動作クロック
と一致しない場合がある等、完全な互換性は保証し得な
いので、このような場合には、外部装置として内部マイ
クロプロセッサＭＰＵ１と同構成の外部マイクロプロセ
ッサＭＰＵ１を用いれば良い。このように外部マイクロ
プロセッサＭＰＵ０を接続すれば、実際の動作タイミン
グに基づいた解析を実現することができる。

【００２１】これに対して、通常動作時においては、端
子Ｐ４に選択信号入力ｌＮとして「１」を入カする。こ
のとき、セレクタＳＥＬは、内部マイクロプロセッサＭ
ＰＵ１の信号線（アドレスバスＡＢＵＳ、データバスＤ
ＢＵＳ、バス制御信号ＢＵＳＣＯＮＴ）を配下装置ＥＱ
０〜ＥＱｎに接続する。これにより、配下装置ＥＱ０〜
ＥＱｎは内部マイクロプロセッサＭＰＵ１の管理下で求
められる機能に応じた処理を実行する。

【００２２】（Ａ−３）第１の実施形態の効果 以上のように、第１の実施形態によれば、マルチチップ
モジュールＭＣＭ内にセレクタＳＥＬを設け、配下装置
ＥＱ０〜ＥＱｎを内部マイクロプロセッサＭＰＵ１と外
部装置の両方で制御可能な構成にしたことにより、従来
は非常に困難で多くの時間も必要としていたバグ取り作
業や障害解析作業を短時間で終了することができるマイ
クロプロセッサ内蔵装置を実現することができる。

【００２３】（Ｂ）他の実施形態 (B-1) なお、上述の第１の実施形態においては、マルチ
チップモジュールＭＣＭを例に本発明に係るマイクロプ
ロセッサ内蔵装置の構成例を説明したが、本発明はこれ
に限らず、プリント基板ＰＣＢ上にこれら装置をボンデ
ィングした機能モジュールについても適用し得る。

【００２４】図３は、かかる機能モジュールの構成例を
表したものであり、第１の実施形態の場合と同様、外部
マイクロプロセッサＭＰＵ０（又はエミユレータ）との
インターフェースがプリント基板ＰＣＢの端子に収容さ
れたことを特徴とする。図３に示すように、その構成
は、第１の実施形態と同様であり、その基本的な動作及
び効果も同じである。

【００２５】(B-2) また、上述の実施形態においては、
内部マイクロプロセッサＭＰＵ１及び外部装置との２つ
について配下装置ＥＱ０〜ＥＱｎと接続を切り替える場
合について述べたが、本発明はこれに限らず、３つ以上
のマイクロプロセッサ等と配下装置との接続を切り替え
る場合にも適用し得る。

【００２６】(B-3) さらに、上述の実施形態において
は、機能モジュールに設けた端子Ｐ１〜Ｐ３に外部マイ
クロプロセッサＭＰＵ０又はエミュレータを適宜接続す
る場合について述べたが、機能モジュールの外部に端子
Ｐ１〜Ｐ３と外部マイクロプロセッサＭＰＵ０又はエミ
ュレータとの接続を任意に切り替えることができるよう
にするインターフェースを設けても良い。

【００２７】

【発明の効果】以上のように、本発明によれば、外部接
続端子とマイクロプロセッサのいずれか一方を配下装置
に接続する選択手段をマイクロプロセッサ内蔵装置に設
けたことにより、障害解析処理等の際、外部接続端末を
介して外部から配下装置の制御が可能となり、実行プロ
グラムの実行結果のみから装置内の障害箇所を特定し解
析していた従来に比して短時間かつ容易に解析処理等を
行うことができるマイクロプロセッサ内蔵装置を実現し
得る。

【図面の簡単な説明】

【図１】第１の実施形態に係るマイクロプロセッサ内蔵
装置の構成例を示すブロック図である。

【図２】従来用いられているマイクロプロセッサ内蔵装
置の構成例を示すブロック図である。

【図３】他の実施形態に係るマイクロプロセッサ内蔵装
置の構成例を示すブロック図である。

【符号の説明】 ＭＰＵ０、ＭＰＵ１…マイクロプロセッサ、ＳＥＬ…セ
レクタ、ＡＢＵＳ…アドレスバス、ＤＢＵＳ…データバ
ス、ＢＵＳＣＯＮＴ…バス制御信号、ＥＱ０〜ＥＱｎ…
配下装置、ＭＣＭ…マルチチップモジュール、ＰＣＢ…
プリント基板。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 江島 良之 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 少なくとも１つのマイクロプロセッサと
   配下装置を同一基体上に配置したマイクロプロセッサ内
   蔵装置において、 一端が共通バスに接続されてなる外部接続端子と、 上記外部接続端子および上記マイクロプロセッサのいず
   れか一方と上記配下装置を共通バスを介して接続する選
   択手段とを備えることを特徴とするマイクロプロセッサ
   内蔵装置。
2. 【請求項２】 上記外部接続端子には、エミュレータと
   の接続に用いるインターフェースが接続されていること
   を特徴とする請求項１に記載のマイクロプロセツサ内蔵
   装置。