JPH1083349A - キャッシュ・メモリ・バンク制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 キャッシュ・バンクの選択および管理のため
の処理を簡素化でき、結果的にタスク切り替えに要する
時間の短縮を実現可能にする。 【解決手段】 キャッシュ・メモリ９を複数のキャッシ
ュ・メモリ・バンクから構成し、レジスタ・バンク選択
手段Ａによる選択レジスタ・バンクの選択に連動して、
前記複数のキャッシュ・メモリ・バンクのうちの一つを
選択キャッシュ・メモリ・バンクとして選択する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、キャッシュ・メモ
リ・バンク制御装置に関し、特に複数のレジスタ・バン
クを持ち、これらのレジスタ・バンクの切り替えにより
マルチ・タスクのタスク切り替えを行うキャッシュ・メ
モリ・バンク制御装置に関するものである。

【０００２】

【従来の技術】近年のコンピュータ・システムにおいて
は、高速に動作するマイクロプロセッサが使用されるよ
うになってきた。このようなシステムにおいては、大容
量のメモリを安価に構成できる低速のメモリではプロセ
ッサの処理速度に追従できないため、プロセッサのプロ
グラムの実効速度を改善できる小容量で高速のキャッシ
ュ・メモリを搭載するのが一般的である。

【０００３】このキャッシュ・メモリは、限定された個
数のデータ・ワード、あるいはインストラクション・ワ
ードを記憶しており、メモリの読み出し操作毎にキャッ
シュ・メモリ内に必要なデータ、あるいはインストラク
ションが存在するかどうかが調べられる。必要なデータ
がキャッシュ・メモリ内に存在する場合（キャッシュ・
ヒット）には、そのデータはキャッシュ・メモリから読
み出され、存在しない場合（キャッシュ・ミス）には、
メイン・メモリから読み出される。そしてメイン・メモ
リから読み出されたデータ、あるいはインストラクショ
ンはキャッシュ・メモリ内の空き領域に書き込まれる。
この際、キャッシュ・メモリ内に空き領域がない場合
は、既存の情報と置き換え（リプレース）られる。

【０００４】また、最近のパイプライン方式のマイクロ
プロセッサのアーキテクチャにおいては、一つのプロセ
ッサに対して複数のレジスタからなるレジスタ・セット
をバンク形式で複数組備え、ＵＮＩＸ（登録商標）など
のマルチタスク・オペレーティング・システム（マルチ
タスクＯＳ）の環境下で頻繁に行われるタスク（プロセ
ス）の切り替えに対しては、プロセッサの１命令または
数命令毎にレジスタ・バンクを切り替えることによりタ
スクを切り替え、複数のタスク（マルチタスク）を時分
割で実行する方式が広く採用されている。

【０００５】ところで、このようなマルチタスクＯＳの
環境下で頻繁に行われるタスク切り替えにおいては、キ
ャッシュ・ミスが比較的顕著に現れ、その呼び出された
タスクのデータおよびインストラクションでキャッシュ
・メモリの内容が置き換えられる。そのため、リプレー
スが多発し、さらにこのタスクを終了して元のタスクに
戻った時にも再びキャッシュ・ミスが生じ、システムの
性能が低下することが問題となっている。

【０００６】図５は従来のレジスタ・バンク切り替え機
能を有するマイクロプロセッサを用いた従来のキャッシ
ュ・メモリ制御装置を示し、これが外部メモリとしての
メイン・メモリ１０と、メイン・メモリ１０からインス
トラクション・ワードをフェッチし、それを実行するた
めのプロセッサ（ＣＰＵ）１と、プロセッサ１とメイン
・メモリ１０との間でデータの授受を行うためのバス・
インタフェース・ロジック２と、四つのレジスタ・バン
ク３〜６のうちの常に一つのみを選択するためのバンク
選択レジスタ７と、バンク選択部としてのセレクタ８
と、キャッシュ・メモリ１２とを備える。ここで、キャ
ッシュ・メモリ１２は、タグ・メモリ１２Ａとデータ・
メモリ１２Ｂとから構成されて、メイン・メモリ１０の
一部のコピーを持つために用意される。

【０００７】次に、図５を参照して従来のキャッシュ・
メモリ制御装置の動作について説明する。ここでは前記
のように四つのレジスタ・バンク３〜６を有し、処理す
るタスクの数も四つである場合を例とする。選択される
レジスタ・バンクの番号はバンク選択レジスタ７に示さ
れ、そのデータをセレクタ８でデコードする。そのデコ
ード出力をそれぞれレジスタ・バンク３〜６のいずれか
に接続することにより、タスクに対応する一つのレジス
タ・バンクが選択される。こうして選択されたレジスタ
・バンクのみ、汎用レジスタとして使用が可能になる。

【０００８】また、レジスタ・バンク３〜６の第１〜第
４の各番号と、第１〜第４の四つのタスクの番号をそれ
ぞれ１対１に対応させると、以下のようにタスク切り替
えおよびレジスタ・バンク切り替えを実行することがで
きる。実行中のタスク番号が使用中のレジスタ・バンク
番号となり、バンク選択レジスタに示される。すなわ
ち、割り込みの発生または専用命令の実行によるタスク
の切り替え時に、切り替え先のタスク番号をバンク選択
レジスタ７へ設定すれば、バンク選択レジスタ７の値の
デコード結果に従ってレジスタ・バンクが切り替わる。
レジスタ・バンク３〜６の各々には対応タスクの実行ア
ドレス情報が含まれているので、実行タスクが切り替わ
ることになる。

【０００９】タスクおよびレジスタ・バンクの切り替え
の例を説明すると、第１のタスクの処理中に使用される
レジスタ・バンクは第１のレジスタ・バンク３である。
処理対象タスクが第１のタスクから第３のタスクに切り
替わるとレジスタ・バンクも第１のレジスタ・バンク３
から第３のレジスタ・バンク５に切り替わる。また、処
理対象タスクが第３のレジスタ・バンク５から第１のレ
ジスタ・バンク３に切り替わるため、それぞれのタスク
対応の汎用レジスタの退避／復帰の必要が無く、最初の
第１のタスクの処理時と同一の汎用レジスタの状態で第
１のタスクの処理を続けることが可能である。従って、
タスク切り替え前の使用汎用レジスタの退避／復帰が不
要となり、タスク切り替え時間を短縮することが可能で
ある。

【００１０】しかし、上述したキャッシュ・メモリ１２
は処理対象のタスク毎に管理されないため、キャッシュ
・メモリ１２が満杯になると、処理対象タスクとは無関
係に、古いデータまたは使用頻度の少ないデータからキ
ャッシュ・メモリ１２のデータがリプレースされる。こ
のため、タスク切り替えにより処理タスクを切り替えた
とき、および再び前のタスクへ切り替えたとき、キャッ
シュ・メモリ１２内に必要なデータやインストラクショ
ンが存在しないためキャッシュ・ミスが発生する。

【００１１】上述したキャッシュ・メモリ制御装置で
は、マルチタスクＯＳの環境下で頻繁に行われるタスク
切り替えにおいては、キャッシュ・ミスが比較的顕著に
現れ、その呼び出されたタスクのデータおよびインスト
ラクションでキャッシュ・メモリの内容が置き換えられ
る。そのためリプレースが多発し、さらにこのタスクを
終了して元のタスクに戻った時にも再びキャッシュ・ミ
スが生じ、システムの性能が低下するという問題点があ
る。

【００１２】この問題点を解決した実開平５―７１９４
８号公報記載の従来のキャッシュ・メモリ・バンク制御
装置は、キャッシュ・メモリ自体をバンク構造で構成す
ることによってタスク切り替えが起った場合においても
キャッシュのヒット率を向上させようとするものであ
る。

【００１３】従来のキャッシュ・メモリ・バンク制御装
置を用いたシステムを図５と共通の表現で示すととも
に、共通の構成要素には共通の参照文字，数字を付し
て、図６について説明する。この従来のキャッシュ・メ
モリ・バンク制御装置は、キャッシュ・メモリ１２の代
わりに、四つのバンクから構成されるバンク形式のキャ
ッシュ・メモリ９と、実行するタスクとそのタスクが使
用するキャッシュ・メモリのバンク番号との対応関係を
表すバンク番号対応テーブル１５と、バンク番号対応テ
ーブル１５を含むメイン・メモリ１０と、現在のタスク
が使用しているキャッシュ・バンク番号を保持するため
の使用キャッシュ・バンク指定レジスタ１３と、使用キ
ャッシュ・バンク指定レジスタ１３に設定されたキャッ
シュ・バンク番号により、対応するキャッシュ・バンク
を一つだけ選択するキャッシュ・バンク選択部１４と、
メイン・メモリ１０からインストラクション・ワードを
フェッチし、それを実行する機能とともに、実行される
プログラムに対してキャッシュ・バンク番号を前記バン
ク番号対応テーブル１５に設定する機能を有するプロセ
ッサ１と、プロセッサ１とメイン・メモリ１０との間で
データの授受を行うためのバス・インタフェース・ロジ
ック２とから構成される。

【００１４】図６を参照して従来のキャッシュ・メモリ
・バンク制御装置の動作について説明する。ここでは上
述のようにキャッシュ・メモリ９は四つのキャッシュ・
バンクから構成されており、使用キャッシュ・バンク指
定レジスタ１２により示されている一つのキャッシュ・
バンクからしかメモリ・ワードの参照を行わないように
なっている。また、バンク番号対応テーブル１５には、
図７に示すように、実行されるタスク番号と、使用する
キャッシュ・バンク番号との対応関係およびキャッシュ
・バンクが使用中であるか否かを示すフラグが記憶され
る。このキャッシュ・メモリ・バンク制御装置では、キ
ャッシュ・メモリ９を複数のバンクで構成することによ
り、プロセッサで実行する各タスク毎に使用するキャッ
シュ・メモリのバンクを割り当て使用する。

【００１５】タスクおよびキャッシュ・バンク切り替え
の処理手順を図８に示すフローチャートを参照して説明
すると、第１のタスクの処理中に使用されるキャッシュ
・バンクは、使用キャッシュ・バンク指定レジスタ１３
により指定されているものとする。まず、終了したタス
クが使用していたキャッシュ・バンクの使用フラグがリ
セットされているときに（ステップＳ１）、タスクの切
り替え要求が発生した場合には（ステップＳ２）、処理
対象タスクを切り替える時に、プログラムにてメイン・
メモリ１０のバンク番号対応テーブル１５を参照し、未
使用のキャッシュ・バンクが存在するか否かを確認し
（ステップＳ３）、存在しない場合はプライオリティの
最も低いタスクが所有するキャッシュ・バンクの使用フ
ラグをクリアし、未使用状態とする（ステップＳ４）。

【００１６】次に、未使用のバンク番号をバンク番号対
応テーブル１５から取り出し（ステップＳ５）、使用キ
ャッシュ・バンク指定レジスタ１３へ設定することによ
り（ステップＳ６）、使用するキャッシュ・バンクを切
り替える。続いて、バンク番号対応テーブル１５の切り
替えたキャッシュ・バンク番号に対応する使用中フラグ
をセットし（ステップＳ７）、切り替えるタスクの番号
を使用タスクとして、バンク番号対応テーブル１５へセ
ットする。このあと実行タスクを切り替え要求のあった
タスクへ切り替える（ステップＳ８）、タスクを実行す
る（ステップＳ９）。こうしてタスクの実行が終了した
場合には（ステップＳ１０）、終了したタスクがキャッ
シュ・バンクを使用したとき、それを未使用状態にセッ
トして（ステップＳ１１）、ステップＳ２以下の処理を
実行する。また、タスクが終了していない場合も、ステ
ップＳ２以下の処理を実行する。

【００１７】再び元のタスクへ切り替える時にも、同様
にバンク番号対応テーブル１５を参照して元のタスクに
対応するキャッシュ・バンク番号を読み出し、使用キャ
ッシュ・バンク指定レジスタ１３へバンク番号を設定す
ることにより、元のキャッシュ・バンクへ切り替えるこ
とができる。このように、プロセッサにてキャッシュ・
バンク切り替えのための処理を実行することにより、キ
ャッシュ・バンク番号が設定され、それぞれのタスクに
専用に使用できるキャッシュ・バンクを持つことが可能
となり、タスクが切り替わっても、それまで使用してい
たキャッシュ・メモリの内容を保持することができ、再
び元のタスクに切り替えた時に前に使用していたキャッ
シュ・メモリの内容がある程度残っているため、キャッ
シュ・ヒット率の低下を押えることができる。

【００１８】

【発明が解決しようとする課題】従来のキャッシュ・メ
モリ・バンク制御装置は以上のように構成されているの
で、次のような課題があった。まず、第１の課題は、キ
ャッシュ・メモリ制御装置では、マルチタスクＯＳの環
境下で頻繁に行われるタスク切り替えにおいてキャッシ
ュ・ミスが比較的顕著に現れ、その呼び出されたタスク
のデータおよびインストラクションでキャッシュ・メモ
リの内容が置き換えられる。そのためリプレースが多発
し、さらにこのタスクを終了して元のタスクに戻った時
にも再びキャッシュ・ミスが生じ、システムの性能が低
下するという点である。その理由は、上述したキャッシ
ュ・メモリが、処理対象のタスク毎に管理されないた
め、キャッシュ・メモリが満杯になると、処理対象のタ
スクとは無関係に、古いデータ、または使用頻度の少な
いデータからキャッシュ・メモリのデータがリプレース
され、タスク切り替えにより処理タスクが切り替わった
とき、および再び前のタスクへ切り替えたとき、キャッ
シュ・メモリ内に必要なデータやインストラクションが
存在しないためである。

【００１９】また、第２の課題は、キャッシュ・メモリ
を分割制御するキャッシュ・メモリ・バンク制御装置で
は、分割したキャッシュ・バンクの選択および管理のた
めのプログラム処理が複雑になり、タスク切り替えの処
理時間が長くなることによるプログラム処理効率の低下
と、プログラムのコード・サイズの増加、さらにはプロ
グラムの開発効率が悪くなるという点である。その理由
は、処理タスクを切り替える毎に、切り替えるタスクに
対応して使用するキャッシュ・バンクの番号を、バンク
番号対応テーブル１５から読み出し、使用キャッシュ・
バンク指定レジスタ１３に設定し、バンク番号対応テー
ブル１５を更新する必要があるためである。さらに、多
数のタスクを切り替えて処理するシステムを開発する際
には、その複数のタスク番号を管理するほかに、それぞ
れのタスクが使用するキャッシュ・バンク番号、および
キャッシュ・バンクの使用状況までも管理する必要があ
る。

【００２０】また、第３の課題は、キャッシュ・メモリ
を分割制御するキャッシュ・メモリ・バンク制御装置の
場合は、さらに実行タスクと使用キャッシュ・バンクの
対応を管理するためのバンク番号対応テーブル用のメモ
リが必要となる点である。その理由は、処理タスク番号
と、そのタスク処理の際に使用するキャッシュ・バンク
番号を管理する必要があるためである。

【００２１】また、第４の課題は、キャッシュ・メモリ
を分割制御する従来のキャッシュ・メモリ・バンク制御
装置では、タスク処理の優先度に対応した、タスク毎の
キャッシュ・メモリ使用率を制御できないという点であ
る。その理由は、キャッシュ・メモリを分割制御する従
来のキャッシュ・メモリ・バンク制御装置の場合は、タ
スク切り替え時に、実行するタスクに対応して選択され
るキャッシュ・バンクが一つに限られるため、タスク毎
の使用キャッシュ・サイズを任意に変更することができ
ないためである。

【００２２】

【課題を解決するための手段】前記目的達成のために、
請求項１の発明にかかるキャッシュ・メモリ・バンク制
御装置は、複数のタスクに対応して設けられた複数のレ
ジスタ・バンクと、これらの複数のレジスタ・バンクの
うちの一つを選択レジスタ・バンクとして選択するレジ
スタ・バンク選択手段と、メイン・メモリの一部のコピ
ーを持つために用意されたキャッシュ・メモリとを備
え、前記キャッシュ・メモリを複数のキャッシュ・メモ
リ・バンクから構成し、前記レジスタ・バンク選択手段
による前記選択レジスタ・バンクの選択に連動して、前
記複数のキャッシュ・メモリ・バンクのうちの一つを選
択キャッシュ・メモリ・バンクとして選択するようにし
たものである。

【００２３】また、請求項２の発明にかかるキャッシュ
・メモリ・バンク制御装置は、前記レジスタ・バンク選
択手段を、複数のタスクのうちの一つの処理対象タスク
対応のタスク番号を格納するバンク選択レジスタと、こ
のバンク選択レジスタへのタスク番号の設定に応答して
前記選択レジスタ・バンクおよび前記選択キャッシュ・
メモリ・バンクをそれぞれ選択する選択信号を出力する
バンク選択部とから構成したものである。

【００２４】また、請求項３の発明にかかるキャッシュ
・メモリ・バンク制御装置は、前記キャッシュ・メモリ
を複数のキャッシュ・メモリ・バンクから構成し、前記
レジスタ・バンク選択手段によりバンクの分割モードに
応じてあらかじめ設定された複数個のたは全てのキャッ
シュ・メモリ・バンクを選択キャッシュ・メモリ・バン
クとして選択するようにしたものである。

【００２５】また、請求項４の発明にかかるキャッシュ
・メモリ・バンク制御装置は、前記レジスタ・バンク選
択手段を、複数のタスクのうちの一つの処理対象タスク
対応のタスク番号を格納するバンク選択レジスタと、前
記タスク番号の供給に応答して前記選択レジスタ・バン
クおよび前記選択キャッシュ・メモリ・バンクをそれぞ
れ選択する選択信号を出力するバンク選択部とから構成
したものである。

【００２６】

【発明の実施の形態】以下に、本発明の実施の一形態を
図について説明する。図１はこの発明のキャッシュ・メ
モリ・バンク制御装置を示すブロック図であり、同図に
おいて、図５および図６と共通の構成要素には共通の文
字，数字を付して説明する。このキャッシュ・メモリ・
バンク制御装置は、外部メモリとしてのメイン・メモリ
１０と、メイン・メモリ１０からインストラクション・
ワードをフェッチし、それを実行するためのプロセッサ
（ＣＰＵ）１と、プロセッサ１とメイン・メモリ１０と
の間でデータの授受を行うためのバス・インタフェース
・ロジック２と、複数のレジスタ・バンク３〜６と、複
数のバンクから構成されて、メイン・メモリ１０の一部
のコピーを持つために用意されるバンク形式のキャッシ
ュ・メモリ９と、現在のタスクが使用しているレジスタ
・バンク番号を保持するためのバンク選択レジスタ７
と、バンク選択レジスタ７に設定されたレジスタ・バン
ク番号により、複数のレジスタ・バンク３〜６のうちの
常に一つを選択レジスタ・バンクとして選択するととも
に、対応するキャッシュ・バンクを一つだけ選択キャッ
シュ・メモリ・バンクとして選択するバンク選択部とし
てのセレクタ８とから構成される。

【００２７】ここで、バンク選択レジスタ７およびセレ
クタ８はレジスタ・バンク選択手段Ａを構成しており、
キャッシュ・メモリ９はバンク選択レジスタ７により示
されている一つのキャッシュ・バンクからしかメモリ・
ワードの参照を行わないようになっている。また、キャ
ッシュ・メモリ９の各キャッシュ・バンクは、タグ・メ
モリとデータ・メモリとから構成されている。

【００２８】次に、動作について説明する。ここでは前
記のように従来と同様の四つのレジスタ・バンク３〜６
とともに、それぞれのレジスタ・バンクと１対１で対応
する四つのキャッシュ・バンクから構成されるキャッシ
ュ・メモリ９を有し、処理するタスクの数も四つである
場合を例とする。従って、これらのタスク番号とレジス
タ・バンク番号およびキャッシュ・バンク番号とをそれ
ぞれ対応させ、処理中のタスク番号とそのとき使用して
いるレジスタ・バンクおよびキャッシュ・バンクの各々
の番号が一致しているものとする。

【００２９】レジスタ・バンク３〜６および第１〜第４
キャッシュ・バンクの中から一つのタスクに対して選択
される使用レジスタ・バンクおよびキャッシュ・バンク
は常に一つだけである。バンク選択レジスタ７には現在
実行中のタスク番号、すなわち、現在選択使用中のレジ
スタ・バンク３〜６およびキャッシュ・バンクの番号が
保持される。バンク選択レジスタ７の値をセレクタ８に
よりデコードし、このセレクタ８の出力信号の供給に応
答して使用レジスタ・バンクおよび複数のキャッシュ・
バンクの中からそれぞれ一つだけ選択する。ここで、セ
レクタ８は図２に示すようなデコード回路で構成されて
いる。このように選択された前記キャッシュ・バンクの
みが、キャッシュ・メモリとしてプロセッサ１からのメ
モリ・ワードの参照アクセス対象となる。

【００３０】前記タスクの切り替え時には、切り替え先
のタスク番号をバンク選択レジスタ７へ設定することに
より、バンク選択レジスタ７の値のデコード結果に従っ
て、このタスク番号と同一番号のレジスタ・バンク３〜
６およびキャッシュ・バンクに切り替わる。前記レジス
タ・バンク３〜６には対応のタスクの実行アドレスの情
報が含まれているので、この実行アドレスも切り替わ
り、タスク切り替えが終了する。このとき、レジスタ・
バンク切り替えにより使用していた汎用レジスタの退避
／復帰が不要となると同様に、キャッシュ・バンクもプ
ログラムによる図８のような処理を行うことなく、タス
ク毎に自動的に切り替わるため、タスク処理時に使用し
ていたキャッシュ・バンクの内容が保持される。すなわ
ち、タスクが切り替わり、次にこのタスクの処理に復帰
したときにキャッシュ・メモリの内容が保持されている
ことから、キャッシュ・ミスが低減され、キャッシュ・
ヒット率が向上する。

【００３１】例えば、第１タスクを実行中はバンク選択
レジスタ７に値’１’が設定されており、その値’１’
の供給に応答してセレクタ８は第１レジスタ・バンク３
と第１キャッシュ・バンクとを選択する選択信号Ｓ１を
出力する。この選択信号Ｓ１の供給に応答して、第１タ
スクの処理中に使用する第１レジスタ・バンク３および
第１キャッシュ・バンクの各々が選択される。

【００３２】次に、処理対象タスクを第１タスクから第
３タスクに切り替える場合には、バンク選択レジスタ７
に値’３’を設定する。これによりバンク選択レジスタ
７の値’３’の供給に応答してセレクタ８は第３レジス
タ・バンク５と第３キャッシュ・バンクとをそれぞれ選
択する選択信号Ｓ３を出力する。この選択信号Ｓ３の供
給に応答して、この第３タスク処理に使用する第３レジ
スタ・バンク５および第３キャッシュ・バンクの各々に
切り替わる。ここで、再び処理対象タスクが第１タスク
に復帰した場合は、同様に第１レジスタ・バンク３、第
１キャッシュ・バンクの各々に切り替わる。

【００３３】この処理対象タスクの第１タスクから第３
タスクへの切り替え、また、第３から第１タスクへの復
帰の過程において、第１キャッシュ・バンクのデータは
リプレースされずにそのまま保持されているため、対応
の汎用レジスタの退避／復帰およびプログラムによるキ
ャッシュ・バンクの切り替え処理をすることなく、第１
レジスタ・バンク３の内容のみならず第１キャッシュ・
バンクの内容も前記切り替え前の第１タスクの実行時の
状態のまま使用できる。このように、プロセッサで実行
されるタスクによりキャッシュ・バンク番号が設定さ
れ、それぞれのタスクに専用に使用できるキャッシュ・
バンクを与えることによって、タスクが切り替わった場
合のキャッシュ・ヒット率の低下を押えることができる
とともに、タスク切り替えの際に必要であったプログラ
ムによるキャッシュ・バンクり切り替え処理が不要とな
り、処理対象タスクの切り替え時間を短縮できる。

【００３４】次に、本発明の実施の他の形態を図につい
て説明する。図３はこの実施の形態を示すキャッシュ・
メモリ・バンク制御装置を示すブロック図であり、図１
に示したキャッシュ・メモリ・バンク制御装置と同様
な、メイン・メモリ１０と、メイン・メモリ１０からイ
ンストラクション・ワードをフェッチし、それを実行す
るためのプロセッサ（ＣＰＵ）１と、プロセッサ１とメ
イン・メモリ１０との間でデータの授受を行うためのバ
ス・インターフェース・ロジック２と、複数のレジスタ
・バンク３〜６と、複数のバンクから構成されるバンク
形式のキャッシュ・メモリ９と、現在のタスクが使用し
ているレジスタ・バンク番号を保持するとともに、キャ
ッシュ・バンクの分割モードを指定するためのバンク選
択レジスタ７と、バンク選択レジスタ７に設定されたレ
ジスタ・バンク番号により、レジスタ・バンク３〜６の
うちの常に一つのレジスタ・バンクを選択するととも
に、対応するキャッシュ・バンクを一つまたは複数選択
するバンク選択部としてのセレクタ１１とから構成され
る。

【００３５】次に、動作について説明する。ここでは四
つのレジスタ・バンク３〜６とともに、独立した四つの
キャッシュ・バンクから構成されるキャッシュ・メモリ
９を有する場合を例とする。この場合、一つのタスクに
対して選択される使用レジスタ・バンクは常に一つだけ
であるが、キャッシュ・バンクはバンク選択レジスタ７
に、タスク番号とともに設定されたキャッシュ・バンク
の分割モード指定により、一つのキャッシュ・バンクだ
けか、あるいは複数のキャッシュ・バンクが選択され
る。バンク選択レジスタ７には現在実行中のタスク番
号、すなわち、現在選択使用中のレジスタ・バンクの番
号の他に、キャッシュ・バンクの一つのみを選択するか
複数を選択するかを指定する値が保持される。バンク選
択レジスタ７の値をバンク選択部としてのセレクタ１１
によりデコードし、このセレクタ１１の出力信号の供給
に応答して使用レジスタ・バンクの中の一つと、使用キ
ャッシュ・バンクを一つかまたは複数を選択する。ここ
で、セレクタ１１は図４に示すような回路で構成されて
いる。

【００３６】従って、例えば、第１タスクを実行中はバ
ンク選択レジスタ７に値’１’が設定されており、その
値’１’の供給に応答してセレクタ１１は第１レジスタ
・バンク３を選択する信号Ｓ１と第１キャッシュ・バン
クとを選択する選択信号Ｓ５を出力する。この選択信号
Ｓ１とＳ５の供給に応答して、第１タスクの処理中に使
用する第１レジスタ・バンク３および第１キャッシュ・
バンクの各々が選択される。

【００３７】次に、処理対象のタスクを第１タスクから
第３タスクに切り替える場合に、第３タスクのキャッシ
ュ使用率を高くして処理効率を上げるために、バンク選
択レジスタ７に値’７’を設定する。これによりバンク
選択レジスタ７の値’７’の供給に応答してセレクタ１
１は第３レジスタ・バンク５を選択する選択信号Ｓ３
と、第１から第４の全てのキャッシュ・バンクを選択す
る選択信号Ｓ５〜Ｓ８を出力する。この選択信号Ｓ３お
よび選択信号Ｓ５〜Ｓ８の供給に応答して、選択レジス
タ・バンクが第１レジスタ・バンク３からこの第３タス
ク処理に使用する第３レジスタ・バンク５に切り替わる
とともに、選択キャッシュ・バンクとして第１から第４
の全キャッシュ・バンクが選択されることにより、第３
タスク処理時のキャッシュ使用効率を上げることが可能
である。

【００３８】このように、プロセッサ１で実行されるタ
スクにより使用するキャッシュ・バンク番号が一つ、ま
たは複数設定されて、選択キャッシュ・バンクとして選
択されることにより、タスク切り替えの際のプログラム
によるキャッシュ・バンクの切り替え処理を行うことな
く、タスク切り替え時のキャッシュ・ヒット率の低下を
抑え、処理対象タスクの切り替え時間を短縮できるとと
もに、実行するタスク毎のキャッシュ使用率を制御する
ことが可能となる。

【００３９】

【発明の効果】以上のように、請求項１の発明によれば
前記キャッシュ・メモリを複数のキャッシュ・メモリ・
バンクから構成し、前記レジスタ・バンク選択手段によ
る前記選択レジスタ・バンクの選択に連動して、前記複
数のキャッシュ・メモリ・バンクのうちの一つを選択キ
ャッシュ・メモリ・バンクとして選択するように構成し
たので、アクセス対象とするキャッシュ・メモリ・バン
クをソフトウェア処理により切り替える必要がなくな
り、従ってキャッシュ・バンクの選択および管理のため
の処理を簡素化でき、結果的にタスク切り替えに要する
時間の短縮を実現できる。

【００４０】また、キャッシュ・メモリが処理対象のタ
スク毎に管理されるため、タスクを切り替えたときに、
キャッシュ・メモリ内に必要なデータやインストラクシ
ョンを残すことができ、キャッシュ・ミスの低減と、シ
ステムの性能向上を実現できるという効果が得られる。

【００４１】また、タスク切り替えの際に、選択キャッ
シュ・バンクを切り替えるため複雑なプログラム処理が
必要でなくなるため、タスク切り替え時のプログラムの
オーバヘッドが発生せず、高速なタスクの切り替えが行
えるという効果が得られる。さらに、レジスタ・バンク
の選択およびキャッシュ・メモリ・バンクの選択を一つ
のバンク選択部で共用できるため、回路規模の縮小化を
実現できるという効果が得られる。

【００４２】また、請求項２の発明によれば前記レジス
タ・バンク選択手段を、複数のタスクのうちの一つの処
理対象タスク対応のタスク番号を格納するバンク選択レ
ジスタと、このバンク選択レジスタへのタスク番号の設
定に応答して前記選択レジスタ・バンクおよび前記選択
キャッシュ・メモリ・バンクをそれぞれ選択する選択信
号を出力するバンク選択部とから構成したので、現在の
タスクが使用しているレジスタ・バンク番号に従って、
複数の中から常に一つの選択レジスタ・バンクと対応す
る一つのキャッシュ・バンクをそれぞれ選択して、プロ
グラム処理のオーバヘッドを発生せずに、レジスタ・バ
ンクおよびキャッシュ・バンクを速やかに切り替えるこ
とができる。

【００４３】また、請求項３の発明によれば前記キャッ
シュ・メモリを複数のキャッシュ・メモリ・バンクから
構成し、前記レジスタ・バンク選択手段によりバンクの
分割モードに応じてあらかじめ設定された複数個のたは
全てのキャッシュ・メモリ・バンクを選択キャッシュ・
メモリ・バンクとして選択するように構成したので、タ
スク毎の使用キャッシュ・メモリのサイズ（使用率）制
御が可能となり、従ってタスクのプライオリティに合っ
た処理効率の制御が可能になり、一つのタスクのみを実
行する場合に、全キャッシュ・メモリ領域を一つのタス
クが利用することも可能になるという効果がある。

【００４４】また、請求項４の発明によれば前記レジス
タ・バンク選択手段を、複数のタスクのうちの一つの処
理対象タスク対応のタスク番号を格納するバンク選択レ
ジスタと、前記タスク番号の供給に応答して前記選択レ
ジスタ・バンクおよび前記選択キャッシュ・メモリ・バ
ンクをそれぞれ選択する選択信号を出力するバンク選択
部とから構成したので、バンク選択レジスタが保持した
キャッシュ・バンクの選択数に応じて、バンク選択部に
より一つまたは複数のキャッシュ・バンクを選択するこ
とができ、これにより実行するタスク毎のキャッシュ・
メモリの使用効率を高めることができるという効果が得
られる。

【図面の簡単な説明】

【図１】この発明の実施の一形態によるキャッシュ・メ
モリ・バンク制御装置を示すブロック図である。

【図２】図１におけるバンク選択部の詳細を示す回路図
である。

【図３】この発明の実施の他の形態によるキャッシュ・
メモリ・バンク制御装置を示すブロック図である。

【図４】図３におけるバンク選択部の詳細を示す回路図
である。

【図５】従来のキャッシュ・メモリ・バンク制御装置を
示すブロック図である。

【図６】従来の他のキャッシュ・メモリ・バンク制御装
置を示すブロック図である。

【図７】図６におけるバンク番号対応テーブルを示すテ
ーブル図である。

【図８】従来のキャッシュ・メモリ・バンク制御装置に
おけるキャッシュ・バンクの切り替え手順を示すフロー
チャートである。

【符号の説明】

３，４，５，６ レジスタ・バンク ７ バンク選択レジスタ ８，１１ セレクタ（バンク選択部） ９，１２ キャッシュ・メモリ １０ メイン・メモリ Ａ レジスタ・バンク選択手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数のタスクに対応して設けられた複数
   のレジスタ・バンクと、 これらの複数のレジスタ・バンクのうちの一つを選択レ
   ジスタ・バンクとして選択するレジスタ・バンク選択手
   段と、 メイン・メモリの一部のコピーを持つために用意された
   キャッシュ・メモリとを備えたキャッシュ・メモリ・バ
   ンク制御装置において、 前記キャッシュ・メモリが複数のキャッシュ・メモリ・
   バンクから構成され、 前記レジスタ・バンク選択手段による前記選択レジスタ
   ・バンクの選択に連動して、 前記複数のキャッシュ・メモリ・バンクのうちの一つを
   選択キャッシュ・メモリ・バンクとして選択することを
   特徴とするキャッシュ・メモリ・バンク制御装置。
2. 【請求項２】 前記レジスタ・バンク選択手段が、 複数のタスクのうちの一つの処理対象タスク対応のタス
   ク番号を格納するバンク選択レジスタと、 このバンク選択レジスタへのタスク番号の設定に応答し
   て前記選択レジスタ・バンクおよび前記選択キャッシュ
   ・メモリ・バンクをそれぞれ選択する選択信号を出力す
   るバンク選択部とを備えたことを特徴とする請求項１記
   載のキャッシュ・メモリ・バンク制御装置。
3. 【請求項３】 前記キャッシュ・メモリが複数のキャッ
   シュ・メモリ・バンクから構成され、 前記レジスタ・バンク選択手段がバンクの分割モードに
   応じてあらかじめ設定された複数個または全てのキャッ
   シュ・メモリ・バンクを選択キャッシュ・メモリ・バン
   クとして選択することを特徴とする請求項１記載のキャ
   ッシュ・メモリ・バンク制御装置。
4. 【請求項４】 前記レジスタ・バンク選択手段が、複数
   のタスクのうちの一つの処理対象タスク対応のタスク番
   号を格納するバンク選択レジスタと、 前記タスク番号の供給に応答して前記選択レジスタ・バ
   ンクおよび前記選択キャッシュ・メモリ・バンクをそれ
   ぞれ選択する選択信号を出力するバンク選択部とを備え
   たことを特徴とする請求項３記載のキャッシュ・メモリ
   ・バンク制御装置。