JPH1083501A - 磁気ディスク検査装置 - Google Patents
磁気ディスク検査装置Info
- Publication number
- JPH1083501A JPH1083501A JP20739997A JP20739997A JPH1083501A JP H1083501 A JPH1083501 A JP H1083501A JP 20739997 A JP20739997 A JP 20739997A JP 20739997 A JP20739997 A JP 20739997A JP H1083501 A JPH1083501 A JP H1083501A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- bit
- error
- magnetic disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【課題】磁気ディスク検査装置に簡単な回路を付加する
だけで、より高い周波数での欠陥検査ができる磁気ディ
スク検査装置を提供することを目的とする。 【解決手段】エラー検出するテストデータのビットの周
期に対して周期が１／ｎ（ただしｎは２以上の整数）と
なるテストデータを磁気ディスクに書込む書込回路と、
前記磁気ディスクに書込まれた前記テストデータを読出
す読出回路と、この読出回路から読み出された読出信号
を所定の信号あるいは所定の基準レベルと比較して検出
信号を発生するコンパレータと、このコンパレータの検
出信号を前記磁気ディスクに書込まれた前記テストデー
タのビットの周期のｎ倍の周期で受けてエラー検出を行
うエラー検出回路とを備えていて、前記エラー検出回路
により検出されたエラーについてのビットデータをｎ倍
のビットに拡大してエラーデータとするものである。
だけで、より高い周波数での欠陥検査ができる磁気ディ
スク検査装置を提供することを目的とする。 【解決手段】エラー検出するテストデータのビットの周
期に対して周期が１／ｎ（ただしｎは２以上の整数）と
なるテストデータを磁気ディスクに書込む書込回路と、
前記磁気ディスクに書込まれた前記テストデータを読出
す読出回路と、この読出回路から読み出された読出信号
を所定の信号あるいは所定の基準レベルと比較して検出
信号を発生するコンパレータと、このコンパレータの検
出信号を前記磁気ディスクに書込まれた前記テストデー
タのビットの周期のｎ倍の周期で受けてエラー検出を行
うエラー検出回路とを備えていて、前記エラー検出回路
により検出されたエラーについてのビットデータをｎ倍
のビットに拡大してエラーデータとするものである。
Description
【０００１】
【発明の属する技術分野】この発明は、磁気ディスク検
査装置に関し、詳しくは、磁気ディスク記憶媒体につい
てミッシングエラーやスパイクエラー等の電気的な特性
についてのエラー検査をする磁気ディスクサーティファ
イア（以下サーティファイア）において、サーティファ
イアに簡単な回路を付加するだけで、より精度の高いエ
ラー検査ができるようなサーティファイアの改良に関す
る。
査装置に関し、詳しくは、磁気ディスク記憶媒体につい
てミッシングエラーやスパイクエラー等の電気的な特性
についてのエラー検査をする磁気ディスクサーティファ
イア（以下サーティファイア）において、サーティファ
イアに簡単な回路を付加するだけで、より精度の高いエ
ラー検査ができるようなサーティファイアの改良に関す
る。
【０００２】
【従来の技術】情報記録用のハード磁気ディスク（以下
単に磁気ディスクという）は、媒体に欠陥があると記録
性能に問題が生じるので、サーティファイアにより媒体
における電気的な意味での欠陥の有無とその程度とが検
査されてその品質がサーティファイ（評価）される。図
４は、従来のサーティファイアの概略の構成を示す。検
査対象の磁気ディスク１はスピンドル２に装着されて回
転し、これに対して、欠陥検査回路４のテスト信号発生
回路４１が発生する周波数ｆ0のテスト信号ＳTが、書込
制御回路４２に加えられる。このテスト信号ＳTに従っ
てそれに対応するテストデータが生成されて書込／読出
アンプ４３に加えられ、生成されたテストデータは、書
込／読出アンプ４３から所定のレベルの書込電流に換え
られて磁気ヘッド３を介して磁気ディスク１の各トラッ
クＴRに順次書込まれる。
単に磁気ディスクという）は、媒体に欠陥があると記録
性能に問題が生じるので、サーティファイアにより媒体
における電気的な意味での欠陥の有無とその程度とが検
査されてその品質がサーティファイ（評価）される。図
４は、従来のサーティファイアの概略の構成を示す。検
査対象の磁気ディスク１はスピンドル２に装着されて回
転し、これに対して、欠陥検査回路４のテスト信号発生
回路４１が発生する周波数ｆ0のテスト信号ＳTが、書込
制御回路４２に加えられる。このテスト信号ＳTに従っ
てそれに対応するテストデータが生成されて書込／読出
アンプ４３に加えられ、生成されたテストデータは、書
込／読出アンプ４３から所定のレベルの書込電流に換え
られて磁気ヘッド３を介して磁気ディスク１の各トラッ
クＴRに順次書込まれる。
【０００３】磁気ディスク１上の全トラックＴRに対し
てテストデータの書込みが終了すると、書込まれたテス
トデータは、磁気ヘッド３により順次に書込／読出アン
プ４３を介して正相，逆相の２つの信号として読出さ
れ、レベル調整用アンプ（ＡＭＰ）４４に送出される。
ここでレベル調整された２つの読出信号（それぞれが周
波数ｆ0のテスト信号ＳTに対応する信号）は、次にスラ
イスレベル設定回路４５と欠陥検出回路４６とに入力さ
れる。なお、読出信号ＳSは、テスト信号ＳTに対応する
周波数の信号であって、生成されるテストデータをオー
ル“１”とした場合にそのビットの周波数の１／２の周
波数になる。これは、磁気ヘッドに書込電流を出力する
書込回路がテストデータ１ビットごとに磁化を反転させ
る書込電流を発生してデータを書込むからである。した
がって、磁化された磁気ディスク上の信号の周波数も前
記のテスト信号ＳTの周波数に対応している。
てテストデータの書込みが終了すると、書込まれたテス
トデータは、磁気ヘッド３により順次に書込／読出アン
プ４３を介して正相，逆相の２つの信号として読出さ
れ、レベル調整用アンプ（ＡＭＰ）４４に送出される。
ここでレベル調整された２つの読出信号（それぞれが周
波数ｆ0のテスト信号ＳTに対応する信号）は、次にスラ
イスレベル設定回路４５と欠陥検出回路４６とに入力さ
れる。なお、読出信号ＳSは、テスト信号ＳTに対応する
周波数の信号であって、生成されるテストデータをオー
ル“１”とした場合にそのビットの周波数の１／２の周
波数になる。これは、磁気ヘッドに書込電流を出力する
書込回路がテストデータ１ビットごとに磁化を反転させ
る書込電流を発生してデータを書込むからである。した
がって、磁化された磁気ディスク上の信号の周波数も前
記のテスト信号ＳTの周波数に対応している。
【０００４】さて、スライスレベル設定回路４５は、１
トラックの平均値を作成するトラック平均値作成回路
（ＴAA作成回路）４５１とスライスレベル作成回路４５
２とにより構成される。ＴAA作成回路４５１は、トラッ
ク・アベレッジ・アンプリチュードと言われるものであ
り、ここでは読出信号１トラック分のピーク−ツウ−ピ
ークの平均電圧値を発生する。なお、ＴAAの電圧値は、
読出信号の正極側と負極側とで独立に算出される場合も
ある。ＴAA作成回路４５１は、例えば、包絡線検波回路
とトラック１周積分回路、そしてピーク検出回路等によ
り構成される（図示せず）。その出力であるＴAAの電圧
値はスライス作成回路４５２に送出される。スライス作
成回路４５２は、ＴAA作成回路４５１の出力ＴAAのレベ
ルに対して所定の％の電圧値を閾値（スライスレベル）
として発生する。所定の％は、制御部４８のＣＰＵ４７
から送出される％を設定する信号Ｐによる。この回路で
生成したスライスレベルは、欠陥検出回路４６に送出さ
れる。このスライスレベル信号は、ＴAA作成回路４５１
の出力信号ＴAAの電圧値をＴAAとすると、ＴAA×Ｐ％の
電圧信号になる（図６（ａ）の一点鎖線と実線参照）。
トラックの平均値を作成するトラック平均値作成回路
（ＴAA作成回路）４５１とスライスレベル作成回路４５
２とにより構成される。ＴAA作成回路４５１は、トラッ
ク・アベレッジ・アンプリチュードと言われるものであ
り、ここでは読出信号１トラック分のピーク−ツウ−ピ
ークの平均電圧値を発生する。なお、ＴAAの電圧値は、
読出信号の正極側と負極側とで独立に算出される場合も
ある。ＴAA作成回路４５１は、例えば、包絡線検波回路
とトラック１周積分回路、そしてピーク検出回路等によ
り構成される（図示せず）。その出力であるＴAAの電圧
値はスライス作成回路４５２に送出される。スライス作
成回路４５２は、ＴAA作成回路４５１の出力ＴAAのレベ
ルに対して所定の％の電圧値を閾値（スライスレベル）
として発生する。所定の％は、制御部４８のＣＰＵ４７
から送出される％を設定する信号Ｐによる。この回路で
生成したスライスレベルは、欠陥検出回路４６に送出さ
れる。このスライスレベル信号は、ＴAA作成回路４５１
の出力信号ＴAAの電圧値をＴAAとすると、ＴAA×Ｐ％の
電圧信号になる（図６（ａ）の一点鎖線と実線参照）。
【０００５】欠陥検出回路４６は、波形比較回路４６１
とエラー検出回路４６２、そしてエラーメモリ４６３と
により構成される。エラー検出回路４６２は、ゲート回
路で構成され、例えば、ミッシング検査では、波形比較
回路４６１から得られる検出信号とテスト信号発生回路
４１から送出されるテストデータの各ビットに対応する
タイミング信号Ｔとを得て、このタイミング信号Ｔに応
じてＴ／４のパルス幅のパルスを生成してこれをカウン
トして所定の設定期間、例えば、１．５ｔ±α（ただ
し、ｔは、テストデータの各ビットの周期，αは、前後
にピークがシフトする許容範囲である。）のウインドウ
パルスにより、ミッシング検査の場合に波形比較回路４
６１の出力がないとき、タイミング信号Ｔの各ビットに
同期させてビットエラー信号ＥRをビット信号として出
力する。
とエラー検出回路４６２、そしてエラーメモリ４６３と
により構成される。エラー検出回路４６２は、ゲート回
路で構成され、例えば、ミッシング検査では、波形比較
回路４６１から得られる検出信号とテスト信号発生回路
４１から送出されるテストデータの各ビットに対応する
タイミング信号Ｔとを得て、このタイミング信号Ｔに応
じてＴ／４のパルス幅のパルスを生成してこれをカウン
トして所定の設定期間、例えば、１．５ｔ±α（ただ
し、ｔは、テストデータの各ビットの周期，αは、前後
にピークがシフトする許容範囲である。）のウインドウ
パルスにより、ミッシング検査の場合に波形比較回路４
６１の出力がないとき、タイミング信号Ｔの各ビットに
同期させてビットエラー信号ＥRをビット信号として出
力する。
【０００６】一方、エラー検出回路４６２は、スパイク
エラー検査の場合には、逆に、所定の設定期間１．５ｔ
±αにおいて、波形比較回路４６１の検出出力が発生し
ているときに、ビットエラー信号ＥRを出力する。な
お、ミッシング検査か、スパイクエラー検査かは、エラ
ー検出回路４６２がＣＰＵ４７からの制御信号を受けて
これに応じて切換えられる。このように欠陥検出回路４
６では、エラー判定のための期間を設定する高精度のタ
イミング回路が必要になる。そのため、テスト信号ＳT
の周波数がこの回路に大いに関係してくる。
エラー検査の場合には、逆に、所定の設定期間１．５ｔ
±αにおいて、波形比較回路４６１の検出出力が発生し
ているときに、ビットエラー信号ＥRを出力する。な
お、ミッシング検査か、スパイクエラー検査かは、エラ
ー検出回路４６２がＣＰＵ４７からの制御信号を受けて
これに応じて切換えられる。このように欠陥検出回路４
６では、エラー判定のための期間を設定する高精度のタ
イミング回路が必要になる。そのため、テスト信号ＳT
の周波数がこの回路に大いに関係してくる。
【０００７】エラー検出回路４６２のビットエラー信号
ＥRは、“０”のときにエラーがなし、“１”のときに
はエラーがありというビット信号（エラー検出ビット）
としてエラーメモリ４６３に送出される。エラーメモリ
４６３は、テスト信号発生回路４１からタイミング信号
Ｔを受けて、これに応じてエラーメモリのアドレスを順
次更新してエラー検出回路４６２から出力されるビット
信号を受けて更新されたアドレスに順次、欠陥データと
して“１”，“０”を記憶する。ＣＰＵ４７は、磁気デ
ィスク１の全周のテストが終了した時点で、このエラー
メモリ４６３の内容をバス４９を介してメモリ５０に読
み込む。そして、エラーメモリ４６３の内容に応じて磁
気ディスク１（媒体）の品質を評価する。
ＥRは、“０”のときにエラーがなし、“１”のときに
はエラーがありというビット信号（エラー検出ビット）
としてエラーメモリ４６３に送出される。エラーメモリ
４６３は、テスト信号発生回路４１からタイミング信号
Ｔを受けて、これに応じてエラーメモリのアドレスを順
次更新してエラー検出回路４６２から出力されるビット
信号を受けて更新されたアドレスに順次、欠陥データと
して“１”，“０”を記憶する。ＣＰＵ４７は、磁気デ
ィスク１の全周のテストが終了した時点で、このエラー
メモリ４６３の内容をバス４９を介してメモリ５０に読
み込む。そして、エラーメモリ４６３の内容に応じて磁
気ディスク１（媒体）の品質を評価する。
【０００８】図５は、前記の波形比較回路４６１の一般
的な具体例を示している。この回路は、正相側読出信号
と逆相側読出信号の交差をコンパレータにより検出する
回路である。波形比較回路４６１は、２個のコンパレー
タ（ＣＯＭＰ)４６１a，コンパレータＣＯＭＰ４６１b
と、シフト電圧発生器４６１ｃ、インバータ（ＩＮＶ）
４６１ｄ、ＯＲ回路４６１ｅ、インバータ４６１ｆおよ
びコンパレータの入力側の回路として複数の結合用コン
デンサｃ，複数の抵抗ｒなどからなり、これらが図示す
るように接続されている。
的な具体例を示している。この回路は、正相側読出信号
と逆相側読出信号の交差をコンパレータにより検出する
回路である。波形比較回路４６１は、２個のコンパレー
タ（ＣＯＭＰ)４６１a，コンパレータＣＯＭＰ４６１b
と、シフト電圧発生器４６１ｃ、インバータ（ＩＮＶ）
４６１ｄ、ＯＲ回路４６１ｅ、インバータ４６１ｆおよ
びコンパレータの入力側の回路として複数の結合用コン
デンサｃ，複数の抵抗ｒなどからなり、これらが図示す
るように接続されている。
【０００９】ＣＯＭＰ４６１ａは、その＋入力端子に正
相側の読出信号ＳS（周波数ｆo）とシフト電圧発生器４
６１ｃが発生するシフト電圧＋ＶSとが、それぞれコン
デンサｃと抵抗ｒを通して加えられ、−入力端子には逆
相側の読出信号ＳR（周波数ｆo）と、インバータ４６１
ｄにより位相反転されたシフト電圧−ＶSとが、やはり
コンデンサｃと抵抗ｒを介してそれぞれ加えられてい
る。シフト電圧発生器４６１ｃは、スライスレベルとし
て設定される入力電圧信号ＴAA×Ｐ％の電圧を受けてこ
れを１／２にする回路である。これにより、ＶSの電圧
を発生して、正相側の読出信号ＶSと逆相側の読出信号
ＳRとの振幅基準レベルを設定する。なお、−ＶSの電圧
は、インバータ４６１ｄを介して発生する。これらは、
±ＶSの電圧は、読出信号に対する検出閾値を与える電
圧になる（これについては後述）。
相側の読出信号ＳS（周波数ｆo）とシフト電圧発生器４
６１ｃが発生するシフト電圧＋ＶSとが、それぞれコン
デンサｃと抵抗ｒを通して加えられ、−入力端子には逆
相側の読出信号ＳR（周波数ｆo）と、インバータ４６１
ｄにより位相反転されたシフト電圧−ＶSとが、やはり
コンデンサｃと抵抗ｒを介してそれぞれ加えられてい
る。シフト電圧発生器４６１ｃは、スライスレベルとし
て設定される入力電圧信号ＴAA×Ｐ％の電圧を受けてこ
れを１／２にする回路である。これにより、ＶSの電圧
を発生して、正相側の読出信号ＶSと逆相側の読出信号
ＳRとの振幅基準レベルを設定する。なお、−ＶSの電圧
は、インバータ４６１ｄを介して発生する。これらは、
±ＶSの電圧は、読出信号に対する検出閾値を与える電
圧になる（これについては後述）。
【００１０】ＣＯＭＰ４６１ｂは、読出信号ＳRカ゛＋入
力端子に、読出信号ＳSが−入力端子にそれぞれ入力さ
れている点を除けば、ＣＯＭＰ４６１ａと同様な回路接
続関係になっている。ＣＯＭＰ４６１ａの動作について
説明すると、これは、図６（ａ）に示すように、正相側
の読出信号ＳSの振幅基準レベル＋ＶSに対して負側の波
形信号と、逆相側の読出信号ＳRの振幅基準レベルに対
して正側の波形信号との交差を検出する。このことで、
この回路は、読出信号の負側の波形が閾値−ＶSの以下
であることを検出する。
力端子に、読出信号ＳSが−入力端子にそれぞれ入力さ
れている点を除けば、ＣＯＭＰ４６１ａと同様な回路接
続関係になっている。ＣＯＭＰ４６１ａの動作について
説明すると、これは、図６（ａ）に示すように、正相側
の読出信号ＳSの振幅基準レベル＋ＶSに対して負側の波
形信号と、逆相側の読出信号ＳRの振幅基準レベルに対
して正側の波形信号との交差を検出する。このことで、
この回路は、読出信号の負側の波形が閾値−ＶSの以下
であることを検出する。
【００１１】図６の（ａ）は、ＣＯＭＰ４６１ａの入力
波形である。ただし、Ｐ＝７５として、ＴAAに対して７
５％にスライスレベルを設定した場合である。したがっ
て、ＶS＝ＴAA×７５％／２になる。＋入力端子に入力
する読出信号ＳS（周波数ｆo）は、シフト電圧＋ＶSに
より上方にシフトし、その波形列の振幅基準電位は、グ
ランドＧＮＤの電位（０Ｖ）に対して＋Ｖsだけ上昇す
る。一方、−入力端子に入力する読出信号ＳR（周波数
ｆo）は、シフト電圧−ＶS（＝−ＴAA×７５％／２）に
より下方にシフトし、その振幅基準電位は、グランドＧ
ＮＤの電位に対して−ＶSだけ低くなる。ＣＯＭＰ４６
１ａは、読出信号ＳSの負側の波形列のみに対して比較
を行う。すなわち、読出信号ＳRの波高値が読出信号ＳS
の波高値以上のときは、言い換えれば、これら信号が交
差したときには、ＣＯＭＰ４６１ａはＬＯＷレベル（以
下“Ｌ”）の出力を発生する（図（ｂ）参照）。逆に読
出信号ＳRの波高値が読出信号ＳSの波高値以下のとき
は、ＣＯＭＰ４６１ａは出力ＨＩＧＨレベル（以下
“Ｈ”）のままであって、出力を発生しない。
波形である。ただし、Ｐ＝７５として、ＴAAに対して７
５％にスライスレベルを設定した場合である。したがっ
て、ＶS＝ＴAA×７５％／２になる。＋入力端子に入力
する読出信号ＳS（周波数ｆo）は、シフト電圧＋ＶSに
より上方にシフトし、その波形列の振幅基準電位は、グ
ランドＧＮＤの電位（０Ｖ）に対して＋Ｖsだけ上昇す
る。一方、−入力端子に入力する読出信号ＳR（周波数
ｆo）は、シフト電圧−ＶS（＝−ＴAA×７５％／２）に
より下方にシフトし、その振幅基準電位は、グランドＧ
ＮＤの電位に対して−ＶSだけ低くなる。ＣＯＭＰ４６
１ａは、読出信号ＳSの負側の波形列のみに対して比較
を行う。すなわち、読出信号ＳRの波高値が読出信号ＳS
の波高値以上のときは、言い換えれば、これら信号が交
差したときには、ＣＯＭＰ４６１ａはＬＯＷレベル（以
下“Ｌ”）の出力を発生する（図（ｂ）参照）。逆に読
出信号ＳRの波高値が読出信号ＳSの波高値以下のとき
は、ＣＯＭＰ４６１ａは出力ＨＩＧＨレベル（以下
“Ｈ”）のままであって、出力を発生しない。
【００１２】これによりＣＯＭＰ４６１ａは、負側の読
出信号ＳSがＴAA×７５％より大きい場合に検出出力を
発生する。すなわち、（ｂ）に示すように、読出信号が
７５％を越えたときにパルスを発生する。一方、ＣＯＭ
Ｐ４６１ｂは、これとは逆に、正相側の読出信号ＳSの
振幅基準レベル−ＶSに対して正側の波形信号と、逆相
側の読出信号ＳRの振幅基準レベル＋ＶSに対して負側の
波形信号との交差を検出する。このことで、この回路
は、読出信号の正側の波形が閾値＋ＶSの以上であるこ
とを検出する。
出信号ＳSがＴAA×７５％より大きい場合に検出出力を
発生する。すなわち、（ｂ）に示すように、読出信号が
７５％を越えたときにパルスを発生する。一方、ＣＯＭ
Ｐ４６１ｂは、これとは逆に、正相側の読出信号ＳSの
振幅基準レベル−ＶSに対して正側の波形信号と、逆相
側の読出信号ＳRの振幅基準レベル＋ＶSに対して負側の
波形信号との交差を検出する。このことで、この回路
は、読出信号の正側の波形が閾値＋ＶSの以上であるこ
とを検出する。
【００１３】図６の（ｃ）は、ＣＯＭＰ４６１ｂの入力
波形である。ＣＯＭＰ４６１ａの場合と反対に、−入力
端子に入力する正相側の読出信号ＳSの波形列はグラン
ドＧＮＤの電位に対してＶSだけ低下し、＋入力端子に
入力する逆相側の読出信号ＳRの波形列は、＋ＶSだけ上
昇する。ＣＯＭＰ４６１ｂは、読出信号ＳRの負側の波
形列のみに対して比較を行い、読出信号ＳSの波高値が
読出信号ＳRの波高値以上のときは、言い換えれば、こ
れら信号が交差したときには、ＣＯＭＰ４６１ｂは
“Ｌ”の出力を発生する（図（ｃ）参照）。逆に読出信
号ＳSの波高値が読出信号ＳRの波高値以下のときは、Ｃ
ＯＭＰ４６１ｂは“Ｈ”のままとなり、出力を発生しな
い。これによりＣＯＭＰ４６１ｂは、前記と同様に正側
の読出信号ＳSがＴAA×７５％より大きい場合に検出出
力を発生する。すなわち、（ｃ）に示すように、読出信
号が７５％を越えたときにパルスを発生する。
波形である。ＣＯＭＰ４６１ａの場合と反対に、−入力
端子に入力する正相側の読出信号ＳSの波形列はグラン
ドＧＮＤの電位に対してＶSだけ低下し、＋入力端子に
入力する逆相側の読出信号ＳRの波形列は、＋ＶSだけ上
昇する。ＣＯＭＰ４６１ｂは、読出信号ＳRの負側の波
形列のみに対して比較を行い、読出信号ＳSの波高値が
読出信号ＳRの波高値以上のときは、言い換えれば、こ
れら信号が交差したときには、ＣＯＭＰ４６１ｂは
“Ｌ”の出力を発生する（図（ｃ）参照）。逆に読出信
号ＳSの波高値が読出信号ＳRの波高値以下のときは、Ｃ
ＯＭＰ４６１ｂは“Ｈ”のままとなり、出力を発生しな
い。これによりＣＯＭＰ４６１ｂは、前記と同様に正側
の読出信号ＳSがＴAA×７５％より大きい場合に検出出
力を発生する。すなわち、（ｃ）に示すように、読出信
号が７５％を越えたときにパルスを発生する。
【００１４】これら２つのコンパレータによりＰ＝７５
％とすれば、閾値を７５％に設定したときにそれを越え
る読出信号の検出を行うことができる。このような検出
とは別に、±ＶS（＝ＴAA×Ｐ％／２）の基準信号を発
生してこれらを直接コンパレータに閾値として設定して
１つの読出信号に対して正負のピーク波形についてそれ
ぞれのレベルを検出する波形比較回路がある。これは、
本願出願人による米国特許出願番号８／７７１，１５６
号の図７に従来技術として示してある。このように、±
ＶSの閾値をコンパレータに設定して閾値を越えたとき
にコンパレータから検出信号を得ること、あるいは、逆
に設定した閾値未満のときにコンパレータから検出信号
を得ることは周知であるので、これについての説明は割
愛する。
％とすれば、閾値を７５％に設定したときにそれを越え
る読出信号の検出を行うことができる。このような検出
とは別に、±ＶS（＝ＴAA×Ｐ％／２）の基準信号を発
生してこれらを直接コンパレータに閾値として設定して
１つの読出信号に対して正負のピーク波形についてそれ
ぞれのレベルを検出する波形比較回路がある。これは、
本願出願人による米国特許出願番号８／７７１，１５６
号の図７に従来技術として示してある。このように、±
ＶSの閾値をコンパレータに設定して閾値を越えたとき
にコンパレータから検出信号を得ること、あるいは、逆
に設定した閾値未満のときにコンパレータから検出信号
を得ることは周知であるので、これについての説明は割
愛する。
【００１５】さて、読出信号の正負のピークのそれぞれ
は、テストデータのそれぞれのビットに対応している。
そこで、前記の２つのコンパレータＣＯＭＰ４６１ａ、
ＣＯＭＰ４６１ｂによりテストデータの各ビットについ
て検出が行われる。ＣＯＭＰ４６１ａ、ＣＯＭＰ４６１
ｂの検出信号は、ＯＲ回路４６１ｅ，インバータ４６１
ｆを介して検出出力“Ｌ”の信号が反転されて“Ｈ”と
され、（ｅ）に示すように、比較結果パルスＣpとして
エラー検出回路４６２に出力される。したがって、ミッ
シング検査のときには、ＣＯＭＰ４６１ａとＣＯＭＰ４
６１ｂのそれぞれに出力パルスが発生したときに正常信
号として比較結果パルスＣpが発生する。一方、スパイ
クエラーの場合には、前記のＰが１００％以上の値、例
えば、１２５％に設定されて行われ、この場合には、こ
のパルスＣpが発生したときにそれがエラー検出の信号
となり、このパルスＣpが発生しなかったときに正常信
号になる。そこで、この信号を受けるエラー検出回路４
６２においては、１．５ｔ±αタイミングのウインドウ
パルスとパルスＣpとの関係によりエラーが検出された
ときに、（ｆ）に示すような、エラービット信号を出力
する。
は、テストデータのそれぞれのビットに対応している。
そこで、前記の２つのコンパレータＣＯＭＰ４６１ａ、
ＣＯＭＰ４６１ｂによりテストデータの各ビットについ
て検出が行われる。ＣＯＭＰ４６１ａ、ＣＯＭＰ４６１
ｂの検出信号は、ＯＲ回路４６１ｅ，インバータ４６１
ｆを介して検出出力“Ｌ”の信号が反転されて“Ｈ”と
され、（ｅ）に示すように、比較結果パルスＣpとして
エラー検出回路４６２に出力される。したがって、ミッ
シング検査のときには、ＣＯＭＰ４６１ａとＣＯＭＰ４
６１ｂのそれぞれに出力パルスが発生したときに正常信
号として比較結果パルスＣpが発生する。一方、スパイ
クエラーの場合には、前記のＰが１００％以上の値、例
えば、１２５％に設定されて行われ、この場合には、こ
のパルスＣpが発生したときにそれがエラー検出の信号
となり、このパルスＣpが発生しなかったときに正常信
号になる。そこで、この信号を受けるエラー検出回路４
６２においては、１．５ｔ±αタイミングのウインドウ
パルスとパルスＣpとの関係によりエラーが検出された
ときに、（ｆ）に示すような、エラービット信号を出力
する。
【００１６】
【発明が解決しようとする課題】さて、先に説明したよ
うに、上記のテスト信号ＳTの周波数ｆoは、テストデー
タ”ＦＦｈ”（ｈは１６進の意味でＦＦはオール“１”
ビットのデータ）の周波数に対して１／２の周波数であ
り、これが磁気ディスクへの書込周波数になる。この周
波数は、当初においては比較的に低い７．５ＭＨｚとさ
れていたが、磁気ディスクが高密度化されるにつれてよ
り高い周波数、例えば２５ＭＨｚまで段階的に上昇して
おり、今後はさらなる高密度化に対応して、例えば５０
ＭＨｚまで上昇する趨勢にある。これに対して、欠陥検
査回路４のエラー検出回路は、通常、７．５ＭＨｚ〜２
５ＭＨｚに対応する回路として設計されている。しか
し、実際には、このように上昇するテスト信号ＳTの周
波数に対して、対処できる検査装置もあるが、中には回
路の電気的特性を改善するか、または高い周波数に対応
するような高性能の処理回路に取り替えることが必要に
なる検査装置もある。この場合、特に、エラー検出回路
は、周波数が高くなればなるほど、検出のための設定期
間のタイミングが厳しくなり、誤検出が発生し易く、問
題になる。この発明の目的は、このような従来技術の問
題点を解決するものであって、磁気ディスク検査装置に
簡単な回路を付加するだけで、より高い周波数での欠陥
検査ができる磁気ディスク検査装置を提供することを目
的とする。
うに、上記のテスト信号ＳTの周波数ｆoは、テストデー
タ”ＦＦｈ”（ｈは１６進の意味でＦＦはオール“１”
ビットのデータ）の周波数に対して１／２の周波数であ
り、これが磁気ディスクへの書込周波数になる。この周
波数は、当初においては比較的に低い７．５ＭＨｚとさ
れていたが、磁気ディスクが高密度化されるにつれてよ
り高い周波数、例えば２５ＭＨｚまで段階的に上昇して
おり、今後はさらなる高密度化に対応して、例えば５０
ＭＨｚまで上昇する趨勢にある。これに対して、欠陥検
査回路４のエラー検出回路は、通常、７．５ＭＨｚ〜２
５ＭＨｚに対応する回路として設計されている。しか
し、実際には、このように上昇するテスト信号ＳTの周
波数に対して、対処できる検査装置もあるが、中には回
路の電気的特性を改善するか、または高い周波数に対応
するような高性能の処理回路に取り替えることが必要に
なる検査装置もある。この場合、特に、エラー検出回路
は、周波数が高くなればなるほど、検出のための設定期
間のタイミングが厳しくなり、誤検出が発生し易く、問
題になる。この発明の目的は、このような従来技術の問
題点を解決するものであって、磁気ディスク検査装置に
簡単な回路を付加するだけで、より高い周波数での欠陥
検査ができる磁気ディスク検査装置を提供することを目
的とする。
【００１７】
【課題を解決するための手段】このような目的を達成す
るためのこの発明の磁気ディスク検査装置の特徴は、エ
ラー検出するテストデータのビットの周期に対して周期
が１／ｎ（ただしｎは２以上の整数）となるテストデー
タを磁気ディスクに書込む書込回路と、前記磁気ディス
クに書込まれた前記テストデータを読出す読出回路と、
この読出回路から読み出された読出信号を所定の信号あ
るいは所定の基準レベルと比較して検出信号を発生する
コンパレータと、このコンパレータの検出信号を前記磁
気ディスクに書込まれた前記テストデータのビットの周
期のｎ倍の周期で受けてエラー検出を行うエラー検出回
路とを備えていて、前記エラー検出回路により検出され
たエラーについてのビットデータをｎ倍のビットに拡大
してエラーデータとするものである。
るためのこの発明の磁気ディスク検査装置の特徴は、エ
ラー検出するテストデータのビットの周期に対して周期
が１／ｎ（ただしｎは２以上の整数）となるテストデー
タを磁気ディスクに書込む書込回路と、前記磁気ディス
クに書込まれた前記テストデータを読出す読出回路と、
この読出回路から読み出された読出信号を所定の信号あ
るいは所定の基準レベルと比較して検出信号を発生する
コンパレータと、このコンパレータの検出信号を前記磁
気ディスクに書込まれた前記テストデータのビットの周
期のｎ倍の周期で受けてエラー検出を行うエラー検出回
路とを備えていて、前記エラー検出回路により検出され
たエラーについてのビットデータをｎ倍のビットに拡大
してエラーデータとするものである。
【００１８】
【発明の実施の形態】さて、磁気ディスクの記録が高密
度になればなるほど、ビット単位で欠陥をみたときには
その分だけ媒体欠陥の検出単位が小さくなる。従来の１
ビットで検出された欠陥は、ある程度の範囲に拡がって
くる。そこで、高密度になればなるほど、複数のビット
欠陥として検出されるものがほとんどである。この発明
はこの点に着目したものである。すなわち、高密度記録
されたときの書込ビットごとに検出される欠陥は、１ビ
ットではなく、連続して複数になることが多い。そこ
で、それの１つおきに検査しても十分な欠陥検査が可能
である。
度になればなるほど、ビット単位で欠陥をみたときには
その分だけ媒体欠陥の検出単位が小さくなる。従来の１
ビットで検出された欠陥は、ある程度の範囲に拡がって
くる。そこで、高密度になればなるほど、複数のビット
欠陥として検出されるものがほとんどである。この発明
はこの点に着目したものである。すなわち、高密度記録
されたときの書込ビットごとに検出される欠陥は、１ビ
ットではなく、連続して複数になることが多い。そこ
で、それの１つおきに検査しても十分な欠陥検査が可能
である。
【００１９】この発明にあっては、このような観点か
ら、検出するテストデータのビットの周期に対応するテ
スト信号の周波数ｆoに対してテスト信号の周波数をｎ
倍としたテスト信号ｎ×ｆoに基づいてビットの周期を
１／ｎにしたテストデータを生成して磁気ディスクに書
込む。これを磁気ディスクから読出す。その読出信号を
コンパレータで比較し、得られたコンパレータの検出信
号を磁気ディスクに書込まれたテストデータのビットの
周期のｎ倍の周期で受けて従来と同様なタイミングのエ
ラー検出回路でエラー検出を行う。このことにより、エ
ラー検出回路を特別なタイミングの回路に改造しなくて
も済む。なお、実際に検出されるコンパレータの検出信
号は、テスト信号の周波数をｎ倍にした分だけパルス幅
が狭いものとなるが、これは、検出閾値の設定や読出回
路等増幅率で対応でき、あるいは、先に説明した所定の
設定期間である１．５ｔ±αにおけるαを調整すれば対
応可能である。また、ｎが２の場合には、従来２つのコ
ンパレータを必要であったものが、１つのコンパレータ
により、２倍の周期の検出信号を発生させることができ
るので、回路構成が簡単になる利点がある。
ら、検出するテストデータのビットの周期に対応するテ
スト信号の周波数ｆoに対してテスト信号の周波数をｎ
倍としたテスト信号ｎ×ｆoに基づいてビットの周期を
１／ｎにしたテストデータを生成して磁気ディスクに書
込む。これを磁気ディスクから読出す。その読出信号を
コンパレータで比較し、得られたコンパレータの検出信
号を磁気ディスクに書込まれたテストデータのビットの
周期のｎ倍の周期で受けて従来と同様なタイミングのエ
ラー検出回路でエラー検出を行う。このことにより、エ
ラー検出回路を特別なタイミングの回路に改造しなくて
も済む。なお、実際に検出されるコンパレータの検出信
号は、テスト信号の周波数をｎ倍にした分だけパルス幅
が狭いものとなるが、これは、検出閾値の設定や読出回
路等増幅率で対応でき、あるいは、先に説明した所定の
設定期間である１．５ｔ±αにおけるαを調整すれば対
応可能である。また、ｎが２の場合には、従来２つのコ
ンパレータを必要であったものが、１つのコンパレータ
により、２倍の周期の検出信号を発生させることができ
るので、回路構成が簡単になる利点がある。
【００２０】ところで、前記の数値ｎが２以上の場合に
は、読出信号の正側の波形と負側の波形との各ピークに
おいて検出が必要になるために、２個のコンパレータが
必要になるが、この場合には、各コンパレータの検出信
号を（ｎ−１）間引き回路を介してエラー検出回路に送
出することで、エラー検出回路は、ｎ倍の周期の検出信
号を受けることができる。この発明では、１つの欠陥が
検出されたときは、その後の読出信号の負側波形または
正側波形もまた欠陥波形であると仮定する。そして、エ
ラー検出のビットの周期（周波数）は、従来と同様に低
い周期（周波数）で済む。すなわち、ｎ倍の書込テスト
周波数に対して１／ｎのテスト周波数に対するエラー検
出の回路で同等の検査ができる。その結果、従来と同様
なエラー検出回路を使用することが可能となり、高い周
波数の検査でも、検出タイミングが厳しくなく、誤検出
が発生し難い。さらに、高い周波数であっても信頼性が
実質的に低下することないサーティファイを実現でき
る。
は、読出信号の正側の波形と負側の波形との各ピークに
おいて検出が必要になるために、２個のコンパレータが
必要になるが、この場合には、各コンパレータの検出信
号を（ｎ−１）間引き回路を介してエラー検出回路に送
出することで、エラー検出回路は、ｎ倍の周期の検出信
号を受けることができる。この発明では、１つの欠陥が
検出されたときは、その後の読出信号の負側波形または
正側波形もまた欠陥波形であると仮定する。そして、エ
ラー検出のビットの周期（周波数）は、従来と同様に低
い周期（周波数）で済む。すなわち、ｎ倍の書込テスト
周波数に対して１／ｎのテスト周波数に対するエラー検
出の回路で同等の検査ができる。その結果、従来と同様
なエラー検出回路を使用することが可能となり、高い周
波数の検査でも、検出タイミングが厳しくなく、誤検出
が発生し難い。さらに、高い周波数であっても信頼性が
実質的に低下することないサーティファイを実現でき
る。
【００２１】
【実施例】図１において、欠陥検査回路４０は、図４の
欠陥検査回路４におけるテスト信号発生回路４１をテス
ト信号発生回路４１０に置き換えたものである。この回
路は、例えば、従来の２５ＭＨｚの正弦周波数ｆ0のテ
スト信号を磁気ディスクに記録するとともに、その２倍
の５０ＭＨｚの周波数２ｆ0を発生してこれをテスト信
号として磁気ディスク１に記録するする性能を有する。
なお、５０ＭＨｚの周波数２ｆ0のテスト信号は、テス
トデータ”ＦＦｈ”の周波数が２５ＭＨｚの場合のとき
の２倍、すなわち、そのテストデータは、周期が１／２
になる。以下では、この２倍のテスト周波数２ｆ0が選
択された場合について説明する。すなわち、図１では、
周波数２ｆ0をテスト信号ＳTとして、磁気ディスク１に
書込み、これを読出すものである。そのため、図４の欠
陥検出回路４６を欠陥検出回路４６０に変更する。これ
以外は、図４の構成と同じである。欠陥検出回路４６の
前段の回路は、増幅器を主体とするアナログ信号を扱う
回路がほとんどであるので、必要に応じて周波数特性を
多少変更することはあっても、実質的な回路変更は不要
である。そこで、図４と同一の構成要素は同一の符号で
示し、その説明を割愛する。
欠陥検査回路４におけるテスト信号発生回路４１をテス
ト信号発生回路４１０に置き換えたものである。この回
路は、例えば、従来の２５ＭＨｚの正弦周波数ｆ0のテ
スト信号を磁気ディスクに記録するとともに、その２倍
の５０ＭＨｚの周波数２ｆ0を発生してこれをテスト信
号として磁気ディスク１に記録するする性能を有する。
なお、５０ＭＨｚの周波数２ｆ0のテスト信号は、テス
トデータ”ＦＦｈ”の周波数が２５ＭＨｚの場合のとき
の２倍、すなわち、そのテストデータは、周期が１／２
になる。以下では、この２倍のテスト周波数２ｆ0が選
択された場合について説明する。すなわち、図１では、
周波数２ｆ0をテスト信号ＳTとして、磁気ディスク１に
書込み、これを読出すものである。そのため、図４の欠
陥検出回路４６を欠陥検出回路４６０に変更する。これ
以外は、図４の構成と同じである。欠陥検出回路４６の
前段の回路は、増幅器を主体とするアナログ信号を扱う
回路がほとんどであるので、必要に応じて周波数特性を
多少変更することはあっても、実質的な回路変更は不要
である。そこで、図４と同一の構成要素は同一の符号で
示し、その説明を割愛する。
【００２２】欠陥検出回路４６０は、波形比較回路４６
５と、エラー検出回路４６２、エラーメモリ４６３とに
加えて、１／２分周回路４６７と１ビット／２ビット変
換回路４６８とが新たに設けられている。そして、１ビ
ット／２ビット変換回路４６８がエラー検出回路４６２
からの出力を受けて、１ビットに対してこれを２ビット
にする変換をして、その出力をエラーメモリ４６３に送
出する。１／２分周回路４６７は、テスト周波数が２倍
になったので、書込制御回路４２からの書込データビッ
トに対応するタイミング信号Ｔ／２を１／２分周して、
従来と同様なタイミング信号Ｔを発生させてエラー検出
回路４６２にタイミング信号を加える回路である。な
お、エラーメモリ４６３の記憶容量は、従来の２倍の記
憶領域を使用するものとする。また、そのアドレス更新
速度は、従来の２倍になる。
５と、エラー検出回路４６２、エラーメモリ４６３とに
加えて、１／２分周回路４６７と１ビット／２ビット変
換回路４６８とが新たに設けられている。そして、１ビ
ット／２ビット変換回路４６８がエラー検出回路４６２
からの出力を受けて、１ビットに対してこれを２ビット
にする変換をして、その出力をエラーメモリ４６３に送
出する。１／２分周回路４６７は、テスト周波数が２倍
になったので、書込制御回路４２からの書込データビッ
トに対応するタイミング信号Ｔ／２を１／２分周して、
従来と同様なタイミング信号Ｔを発生させてエラー検出
回路４６２にタイミング信号を加える回路である。な
お、エラーメモリ４６３の記憶容量は、従来の２倍の記
憶領域を使用するものとする。また、そのアドレス更新
速度は、従来の２倍になる。
【００２３】波形比較回路４６５は、前記した図５の２
個のコンパレータ４６１a，４６１bのいずれかの一方、
例えば、正側波形列を比較チェックするＣＯＭＰ４６１
ｂと、シフト電圧発生器４６１ｃとインバータ４６１ｆ
とを使用する。なお、ＣＯＭＰ４６１ｂは、５０ＭＨｚ
の周波数に対応できるものとする。負側に対するＣＯＭ
Ｐ４６１ａは使用しない。ＣＯＭＰ４６１ｂの＋入力端
子には、従来と同様に、シフト電圧ＶSにより上方にシ
フトされた逆相側の読出信号ＳR(２ｆ0)が、また−入力
端子にはＶSだけ下方にシフトされた正相側の読出信号
ＳS(２ｆ0)が、それぞれ入力される。そこで、検出波形
は、図６の（ｃ）の波形と同様な関係になる。ただし、
その周波数は、２倍の２ｆoになっている。したがっ
て、図（ｄ）の検出パルスの周波数も２倍（その周期は
１／２）になる。ただし、この場合には、片側だけの検
出になるので、検出信号の周波数（周期）は、従来の図
６のものと変わらない。
個のコンパレータ４６１a，４６１bのいずれかの一方、
例えば、正側波形列を比較チェックするＣＯＭＰ４６１
ｂと、シフト電圧発生器４６１ｃとインバータ４６１ｆ
とを使用する。なお、ＣＯＭＰ４６１ｂは、５０ＭＨｚ
の周波数に対応できるものとする。負側に対するＣＯＭ
Ｐ４６１ａは使用しない。ＣＯＭＰ４６１ｂの＋入力端
子には、従来と同様に、シフト電圧ＶSにより上方にシ
フトされた逆相側の読出信号ＳR(２ｆ0)が、また−入力
端子にはＶSだけ下方にシフトされた正相側の読出信号
ＳS(２ｆ0)が、それぞれ入力される。そこで、検出波形
は、図６の（ｃ）の波形と同様な関係になる。ただし、
その周波数は、２倍の２ｆoになっている。したがっ
て、図（ｄ）の検出パルスの周波数も２倍（その周期は
１／２）になる。ただし、この場合には、片側だけの検
出になるので、検出信号の周波数（周期）は、従来の図
６のものと変わらない。
【００２４】１ビット／２ビット変換回路４６８は、Ｏ
Ｒゲート４６８ａと遅延回路４６８ｂとワンショット回
路４６８ｃとで構成され、ＯＲゲート４６８ａは、エラ
ー検出回路４６２からの出力パルスがあったときに、こ
れを１ビットの出力としてエラーメモリ４６３に送出す
る。一方、遅延回路４６８は、エラー検出回路４６２か
らの出力パルスを受けて周波数２ｆ0に対応するテスト
データのビット１周期分（書込データの１ビット分）だ
け遅延させてワンショット回路４６８ｃに加える。ワン
ショット回路４６８ｃは、これにより１ビットの出力を
発生させ、これを１ビットの出力としてＯＲゲート４６
８ａに加えてエラーメモリ４６３に送出する。その結
果、１ビットエラー検出出力に対して合計２ビットの出
力をエラー検出ビットとして発生する。このエラー検出
ビットをエラーメモリ４６３に送出する。これにより、
ここのエラー検出回路４６２は、従来と同様に書込デー
タのビットの周期Ｔに対応する周波数２ｆoでのエラー
検出を行うことができる。なお、このとき、エラーメモ
リ４６３に記憶されるエラーデータについてのクロック
周期は、Ｔ／２であり、その周波数は４ｆoである。
Ｒゲート４６８ａと遅延回路４６８ｂとワンショット回
路４６８ｃとで構成され、ＯＲゲート４６８ａは、エラ
ー検出回路４６２からの出力パルスがあったときに、こ
れを１ビットの出力としてエラーメモリ４６３に送出す
る。一方、遅延回路４６８は、エラー検出回路４６２か
らの出力パルスを受けて周波数２ｆ0に対応するテスト
データのビット１周期分（書込データの１ビット分）だ
け遅延させてワンショット回路４６８ｃに加える。ワン
ショット回路４６８ｃは、これにより１ビットの出力を
発生させ、これを１ビットの出力としてＯＲゲート４６
８ａに加えてエラーメモリ４６３に送出する。その結
果、１ビットエラー検出出力に対して合計２ビットの出
力をエラー検出ビットとして発生する。このエラー検出
ビットをエラーメモリ４６３に送出する。これにより、
ここのエラー検出回路４６２は、従来と同様に書込デー
タのビットの周期Ｔに対応する周波数２ｆoでのエラー
検出を行うことができる。なお、このとき、エラーメモ
リ４６３に記憶されるエラーデータについてのクロック
周期は、Ｔ／２であり、その周波数は４ｆoである。
【００２５】図２において、１aは、磁気ディスク１の
トラックＴRにおける磁気媒体を示し、これに対してテ
スト信号ＳT(２ｆ0)が書込みされると、各１ビットの書
込データに対応して媒体１aは、Ｎ極とＳ極に順次に励
磁される。これを読出すときには、それの正側と負側の
波形列に対応して、媒体１aの例えば、図示×印の範囲
に連続して記憶性能が劣化した部分があると、この劣化
部分はＮ極とＳ極の励磁が不十分になる。すなわち、こ
れが媒体欠陥であり、この範囲の読出信号ＳRの波形列
Ｓa，Ｓb，Ｓc，Ｓd……の波高値は、いずれも正常な部
分より小さくなる。
トラックＴRにおける磁気媒体を示し、これに対してテ
スト信号ＳT(２ｆ0)が書込みされると、各１ビットの書
込データに対応して媒体１aは、Ｎ極とＳ極に順次に励
磁される。これを読出すときには、それの正側と負側の
波形列に対応して、媒体１aの例えば、図示×印の範囲
に連続して記憶性能が劣化した部分があると、この劣化
部分はＮ極とＳ極の励磁が不十分になる。すなわち、こ
れが媒体欠陥であり、この範囲の読出信号ＳRの波形列
Ｓa，Ｓb，Ｓc，Ｓd……の波高値は、いずれも正常な部
分より小さくなる。
【００２６】ＣＯＭＰ４６１ｂにおいては、読出信号Ｓ
S(２ｆ0)により、正側波形列がそのまま検出され、記録
データのビットは、一つ飛びにスキップされて、○印を
付記した正側波が比較検出されて、正側波Ｓbが欠陥波
形として検出される。このときこれに隣接する次の負側
波Ｓcを欠陥波形であると仮定して１ビット／２ビット
変換回路４６８によりそれに対するエラー検出ビットを
発生させる。正側と負側の欠陥がさらに多数連続してい
るときも、正側波形列が選択されるので、これにより負
側の欠陥も同時に検出されることになる。その結果、連
続する欠陥が検出されることになる。なお、これと反対
に欠陥波形が孤立した１個のみのときは、その後の良好
なものも欠陥波形とされるデメリットがあるが、そのよ
うな事例は高密度記録の場合には極めて稀であって、現
在のところサーティファイの信頼性が損なわれるほどの
ものにはなっていない。
S(２ｆ0)により、正側波形列がそのまま検出され、記録
データのビットは、一つ飛びにスキップされて、○印を
付記した正側波が比較検出されて、正側波Ｓbが欠陥波
形として検出される。このときこれに隣接する次の負側
波Ｓcを欠陥波形であると仮定して１ビット／２ビット
変換回路４６８によりそれに対するエラー検出ビットを
発生させる。正側と負側の欠陥がさらに多数連続してい
るときも、正側波形列が選択されるので、これにより負
側の欠陥も同時に検出されることになる。その結果、連
続する欠陥が検出されることになる。なお、これと反対
に欠陥波形が孤立した１個のみのときは、その後の良好
なものも欠陥波形とされるデメリットがあるが、そのよ
うな事例は高密度記録の場合には極めて稀であって、現
在のところサーティファイの信頼性が損なわれるほどの
ものにはなっていない。
【００２７】ところで、１ビット／２ビット変換回路４
６８をプログラムで実現することもできる。この場合に
は、１ビット／２ビット変換回路４６８を削除して、点
線で示すように、従来と同様にエラー検出回路４６２の
出力をエラーメモリ４６３に直接加える。そして、エラ
ーメモリ４６３を従来と同様な記憶容量とし、点線で示
すように、１／２分周回路４６７のタイミング信号Ｔを
エラーメモリ４６３に加えれば、全く、従来と同様な回
路で、かつ、同様な周波数２ｆoでエラーメモリ４６３
に欠陥ビットの情報を得る。そして、ＣＰＵ４８側でエ
ラーメモリ４６３から得たデータに対してエラーの１ビ
ットをエラー２ビットにする変換処理を変換処理プログ
ラムにより行えばよい。なお、このような変換処理プロ
グラムは、メモリ５０に記憶される。このように変換プ
ログラムにより処理をする場合には、手前にビットを付
加することもでき、あるいは、１ビットに対して前後に
（ｎ−１）ビット加えてｎビットにすることもできる。
これは、次の示す実施例の場合に有効である。なお、こ
のようなビットを所定量拡大する処理プログラムは、エ
ラービットを加算処理する周知プログラムで簡単に可能
であるので割愛する。
６８をプログラムで実現することもできる。この場合に
は、１ビット／２ビット変換回路４６８を削除して、点
線で示すように、従来と同様にエラー検出回路４６２の
出力をエラーメモリ４６３に直接加える。そして、エラ
ーメモリ４６３を従来と同様な記憶容量とし、点線で示
すように、１／２分周回路４６７のタイミング信号Ｔを
エラーメモリ４６３に加えれば、全く、従来と同様な回
路で、かつ、同様な周波数２ｆoでエラーメモリ４６３
に欠陥ビットの情報を得る。そして、ＣＰＵ４８側でエ
ラーメモリ４６３から得たデータに対してエラーの１ビ
ットをエラー２ビットにする変換処理を変換処理プログ
ラムにより行えばよい。なお、このような変換処理プロ
グラムは、メモリ５０に記憶される。このように変換プ
ログラムにより処理をする場合には、手前にビットを付
加することもでき、あるいは、１ビットに対して前後に
（ｎ−１）ビット加えてｎビットにすることもできる。
これは、次の示す実施例の場合に有効である。なお、こ
のようなビットを所定量拡大する処理プログラムは、エ
ラービットを加算処理する周知プログラムで簡単に可能
であるので割愛する。
【００２８】図３は、テスト信号をｎ倍（ｎは２以上の
整数）にした場合のサーティファイアの欠陥検出回路部
分のブロック図であって、図１との相違点は、図１のテ
スト信号発生回路４１０に換えて、これの周波数をｎ倍
のテスト信号、すなわち、テスト信号ｎｆoを発生する
テスト信号発生回路４１０ａが設けられ、コンパレータ
４６１ｂに換えて先に説明した米国特許出願８／７７
１，１５６号の従来技術として示したものと同様に±Ｖ
Sの閾値を設定してエラー検出をする波形比較回路４６
６ａが設けられ、さらに１／２分周回路４６７が１／ｎ
分周回路４６７ａとされ、１ビット／２ビット変換回路
が１ビット／ｎビット変換回路４６８ｄに置き換えられ
ている。また、エラー検出回路４６２の手前には１／ｎ
分周回路４６７ａの出力を受ける（ｎ−１）ビット間引
き回路４６２ａが設けられている。
整数）にした場合のサーティファイアの欠陥検出回路部
分のブロック図であって、図１との相違点は、図１のテ
スト信号発生回路４１０に換えて、これの周波数をｎ倍
のテスト信号、すなわち、テスト信号ｎｆoを発生する
テスト信号発生回路４１０ａが設けられ、コンパレータ
４６１ｂに換えて先に説明した米国特許出願８／７７
１，１５６号の従来技術として示したものと同様に±Ｖ
Sの閾値を設定してエラー検出をする波形比較回路４６
６ａが設けられ、さらに１／２分周回路４６７が１／ｎ
分周回路４６７ａとされ、１ビット／２ビット変換回路
が１ビット／ｎビット変換回路４６８ｄに置き換えられ
ている。また、エラー検出回路４６２の手前には１／ｎ
分周回路４６７ａの出力を受ける（ｎ−１）ビット間引
き回路４６２ａが設けられている。
【００２９】波形比較回路４６６は、コンパレータ４６
１ａとコンパレータ４６１ｂとからなり、コンパレータ
４６１ｂとＯＲゲート４６１ｅとの間にインバータ４６
１ｆが挿入され、ＯＲゲート４６１ｅの出力が間引き回
路４６２ａに送出される。そして間引き回路４６２ａの
出力がエラー検出回路４６２に送出される。なお、ここ
での間引き回路４６２ａは、コンパレータ４６１ａとコ
ンパレータ４６１ｂとの検出信号を受けて間引くことで
ｎ倍の周期で検出信号を発生する回路になる。
１ａとコンパレータ４６１ｂとからなり、コンパレータ
４６１ｂとＯＲゲート４６１ｅとの間にインバータ４６
１ｆが挿入され、ＯＲゲート４６１ｅの出力が間引き回
路４６２ａに送出される。そして間引き回路４６２ａの
出力がエラー検出回路４６２に送出される。なお、ここ
での間引き回路４６２ａは、コンパレータ４６１ａとコ
ンパレータ４６１ｂとの検出信号を受けて間引くことで
ｎ倍の周期で検出信号を発生する回路になる。
【００３０】テスト信号発生回路４１０ａは、ｎ倍のテ
スト信号ｎｆoを発生して磁気ディスクにテストデータ
を書込み、このテストデータを読出して図３に示す波形
比較回路４６１ａに読出信号ＳS（周波数ｎｆo）を加え
る。そして、波形比較回路４６６から得られる出力がＯ
Ｒゲート４６１ｅを介して（ｎ−１）ビット間引き回路
４６２ａに加えられる。これにより、図６（ｅ）に示す
ｎ個の検出出力について（ｎ−１）ビット間引き回路４
６２ａにより（ｎ−１）個間引かれ、そのうちの特定の
１ビットのみが出力されてエラー検出回路４６２に送出
される。この（ｎ−１）ビット間引き回路４６２ａによ
りエラー検出ビットが１／ｎにされることで、従来と同
様な周波数でのエラー検出が可能となり、１ビット／ｎ
ビット変換回路４６８ｄにより、ｎ倍のビットをエラー
メモリに記憶することができる。このｎビットの拡大
は、前記したように制御部４８においてプログラム処理
で行われてもよい。
スト信号ｎｆoを発生して磁気ディスクにテストデータ
を書込み、このテストデータを読出して図３に示す波形
比較回路４６１ａに読出信号ＳS（周波数ｎｆo）を加え
る。そして、波形比較回路４６６から得られる出力がＯ
Ｒゲート４６１ｅを介して（ｎ−１）ビット間引き回路
４６２ａに加えられる。これにより、図６（ｅ）に示す
ｎ個の検出出力について（ｎ−１）ビット間引き回路４
６２ａにより（ｎ−１）個間引かれ、そのうちの特定の
１ビットのみが出力されてエラー検出回路４６２に送出
される。この（ｎ−１）ビット間引き回路４６２ａによ
りエラー検出ビットが１／ｎにされることで、従来と同
様な周波数でのエラー検出が可能となり、１ビット／ｎ
ビット変換回路４６８ｄにより、ｎ倍のビットをエラー
メモリに記憶することができる。このｎビットの拡大
は、前記したように制御部４８においてプログラム処理
で行われてもよい。
【００３１】（ｎ−１）ビット間引き回路４６２ａは、
波形比較回路４６６の比較結果ｎ個に対して（ｎ−１）
個間引き、比較結果を１個にする回路である。これは、
ｎビットシフトレジスタ４６２ｂと遅延回路４６２ｃと
で構成され、テスト信号発生回路４１０ａからタイミン
グ信号Ｔ／ｎを受けて波形比較回路４６６の出力を受け
るごとに１ビットづつ順次タイミング信号Ｔ／ｎでシフ
トしてｎビット分のデータをシフトレジズタに記憶す
る。そして、１／ｎ分周回路４６７ａの出力信号Ｔに応
じて最終段の１ビットを出力し、その後に遅延回路４６
２ｃを介してシフトレジスタの内容をリセットする。こ
れによりｎビットごとに先頭の１ビットを出力すること
ができ、後ろに記憶されたｎ−１ビットをリセットによ
り間引くことができる。
波形比較回路４６６の比較結果ｎ個に対して（ｎ−１）
個間引き、比較結果を１個にする回路である。これは、
ｎビットシフトレジスタ４６２ｂと遅延回路４６２ｃと
で構成され、テスト信号発生回路４１０ａからタイミン
グ信号Ｔ／ｎを受けて波形比較回路４６６の出力を受け
るごとに１ビットづつ順次タイミング信号Ｔ／ｎでシフ
トしてｎビット分のデータをシフトレジズタに記憶す
る。そして、１／ｎ分周回路４６７ａの出力信号Ｔに応
じて最終段の１ビットを出力し、その後に遅延回路４６
２ｃを介してシフトレジスタの内容をリセットする。こ
れによりｎビットごとに先頭の１ビットを出力すること
ができ、後ろに記憶されたｎ−１ビットをリセットによ
り間引くことができる。
【００３２】１ビット／ｎビット変換回路４６８ｄは、
ｎビットシフトレジスタ４６８ｅとＯＲゲート４６８
ｆ、ＡＮＤゲート４６８ｇとで構成され、テスト信号発
生回路４１０ａからタイミング信号Ｔ／ｎを受けてエラ
ー検出回路４６２の出力をｎビットシフトレジスタ４６
８ｅが受けて、各桁の論理和出力をＯＲゲート４６８ｆ
を介してＡＮＤゲート４６８ｇへと送り、タイミング信
号Ｔ／ｎに応じて、ＯＲゲート４６８ｆの出力をエラー
検出ビットとしてエラーメモリ４６３に送出していく。
これにより、ｎ倍のテスト周波数での検査が可能にな
る。もちろん、ｎは図１と同様に２であってもよい。そ
して、ｎが偶数のときには、ＣＯＭＰ４６１ａの出力と
ＣＯＭＰ４６１ｂの出力のいずれか一方の出力が（ｎ−
１）ビット間引き回路４６２ａにより選択されてエラー
検出ビットとされる。一方、ｎが奇数のときには、ＣＯ
ＭＰ４６１ａの出力とＣＯＭＰ４６１ｂの出力とが（ｎ
−１）ビット間引き回路４６２ａにより交互に選択され
てエラー検出ビットとされる。
ｎビットシフトレジスタ４６８ｅとＯＲゲート４６８
ｆ、ＡＮＤゲート４６８ｇとで構成され、テスト信号発
生回路４１０ａからタイミング信号Ｔ／ｎを受けてエラ
ー検出回路４６２の出力をｎビットシフトレジスタ４６
８ｅが受けて、各桁の論理和出力をＯＲゲート４６８ｆ
を介してＡＮＤゲート４６８ｇへと送り、タイミング信
号Ｔ／ｎに応じて、ＯＲゲート４６８ｆの出力をエラー
検出ビットとしてエラーメモリ４６３に送出していく。
これにより、ｎ倍のテスト周波数での検査が可能にな
る。もちろん、ｎは図１と同様に２であってもよい。そ
して、ｎが偶数のときには、ＣＯＭＰ４６１ａの出力と
ＣＯＭＰ４６１ｂの出力のいずれか一方の出力が（ｎ−
１）ビット間引き回路４６２ａにより選択されてエラー
検出ビットとされる。一方、ｎが奇数のときには、ＣＯ
ＭＰ４６１ａの出力とＣＯＭＰ４６１ｂの出力とが（ｎ
−１）ビット間引き回路４６２ａにより交互に選択され
てエラー検出ビットとされる。
【００３３】ところで、読出回路からコンパレータまで
の周波数を高い周波数で動作するようにするようにする
ことは、読出回路からコンパレータまでの回路が、通
常、増幅器が主体となる回路であるので簡単にできる。
一方、エラー検出回路を高い周波数に対応させれば、そ
のタイミング幅が厳しくなり、誤検出し易くなる。この
発明では、エラー検出回路は、ｎ倍のテスト周波数にし
ても、１／ｎにテスト周波数対応になるので、その問題
はない。したがって、従来と同様なエラー検出回路にお
いて、さらに高いテスト周波数の信号を磁気ディスクに
記録して磁気ディスクの検査が可能である。以上説明し
てきたが、図１の実施例におけるコンパレータ４６１ｂ
は、図３に示すコンパレータ４６１ｃあるいはコンパレ
ータ４６１ｄに置き換えれれてもよいことはもちろんで
ある。また、逆に、図３におけるコンパレータ４６１ｃ
およびコンパレータ４６１ｄは、図５におけるコンパレ
ータ４６１ａおよびコンパレータ４６１ｂに置き換えら
れてもよいことももちろんである。
の周波数を高い周波数で動作するようにするようにする
ことは、読出回路からコンパレータまでの回路が、通
常、増幅器が主体となる回路であるので簡単にできる。
一方、エラー検出回路を高い周波数に対応させれば、そ
のタイミング幅が厳しくなり、誤検出し易くなる。この
発明では、エラー検出回路は、ｎ倍のテスト周波数にし
ても、１／ｎにテスト周波数対応になるので、その問題
はない。したがって、従来と同様なエラー検出回路にお
いて、さらに高いテスト周波数の信号を磁気ディスクに
記録して磁気ディスクの検査が可能である。以上説明し
てきたが、図１の実施例におけるコンパレータ４６１ｂ
は、図３に示すコンパレータ４６１ｃあるいはコンパレ
ータ４６１ｄに置き換えれれてもよいことはもちろんで
ある。また、逆に、図３におけるコンパレータ４６１ｃ
およびコンパレータ４６１ｄは、図５におけるコンパレ
ータ４６１ａおよびコンパレータ４６１ｂに置き換えら
れてもよいことももちろんである。
【００３４】
【発明の効果】以上の説明のとおり、この発明にあって
は、検出するテストデータのビットの周期に対応するテ
スト信号の周波数ｆoに対してテスト信号の周波数をｎ
倍としたテスト信号ｎ×ｆoに基づいてビットの周期を
１／ｎにしたテストデータを生成して磁気ディスクに書
込む。これを磁気ディスクから読出す。その読出信号を
コンパレータで比較し、得られたコンパレータの検出信
号を磁気ディスクに書込まれたテストデータのビットの
周期のｎ倍の周期で受けて従来と同様なタイミングのエ
ラー検出回路でエラー検出を行う。このことにより、エ
ラー検出回路を特別なタイミングの回路に改造しなくて
も済む。その結果、エラー検出回路を周波数を高くしな
くても済み、従来と同様なエラー検出回路も使用するこ
とが可能であり、高い周波数の検査でも、検出タイミン
グが厳しくなく、誤検出が発生し難い。さらに、高い周
波数であっても信頼性が実質的に低下することないサー
ティファイを実現できる。
は、検出するテストデータのビットの周期に対応するテ
スト信号の周波数ｆoに対してテスト信号の周波数をｎ
倍としたテスト信号ｎ×ｆoに基づいてビットの周期を
１／ｎにしたテストデータを生成して磁気ディスクに書
込む。これを磁気ディスクから読出す。その読出信号を
コンパレータで比較し、得られたコンパレータの検出信
号を磁気ディスクに書込まれたテストデータのビットの
周期のｎ倍の周期で受けて従来と同様なタイミングのエ
ラー検出回路でエラー検出を行う。このことにより、エ
ラー検出回路を特別なタイミングの回路に改造しなくて
も済む。その結果、エラー検出回路を周波数を高くしな
くても済み、従来と同様なエラー検出回路も使用するこ
とが可能であり、高い周波数の検査でも、検出タイミン
グが厳しくなく、誤検出が発生し難い。さらに、高い周
波数であっても信頼性が実質的に低下することないサー
ティファイを実現できる。
【図１】図１は、この発明の磁気ディスク検査装置を適
用した一実施例のテスト信号をｎ倍にした場合のサーテ
ィファイアのブロック図である。
用した一実施例のテスト信号をｎ倍にした場合のサーテ
ィファイアのブロック図である。
【図２】図２は、磁気ディスクの媒体欠陥の性質の説明
図である。
図である。
【図３】図３は、この発明の磁気ディスク検査装置を適
用した一実施例のテスト信号をｎ倍にした場合のサーテ
ィファイアの欠陥検出回路部分のブロック図である。
用した一実施例のテスト信号をｎ倍にした場合のサーテ
ィファイアの欠陥検出回路部分のブロック図である。
【図４】図４は、サーティファイアの概略構成図であ
る。
る。
【図５】図５は、従来の欠陥検出回路の構成図である。
【図６】図６は、欠陥検出回路の動作を説明する図であ
って、（ａ）は、負側波形を比較するコンパレータの比
較動作の説明図、（ｂ）はその出力の説明図、（ｃ）
は、正側波形を比較するコンパレータの比較動作の説明
図、（ｄ）は、その出力の説明図、（ｅ）は、その波形
比較回路の出力の説明図、（ｆ）は、エラー信号の説明
図である。
って、（ａ）は、負側波形を比較するコンパレータの比
較動作の説明図、（ｂ）はその出力の説明図、（ｃ）
は、正側波形を比較するコンパレータの比較動作の説明
図、（ｄ）は、その出力の説明図、（ｅ）は、その波形
比較回路の出力の説明図、（ｆ）は、エラー信号の説明
図である。
１…磁気ディスク、１a…磁気媒体、２…スピンドル、
３…磁気ヘッド、４，４０…欠陥検査回路、４１，４１
０…テスト信号発生回路、４２…書込制御回路、４３…
書込／読出アンプ、４４…レベル調整用アンプ（ＡＭ
Ｐ）、４５…スライスレベル設定回路、４６，４６０…
欠陥波検出回路、４６１，４６５，４６６…波形比較回
路、４６１ａ…コンパレータ（ＣＯＭＰ)、４６１ｂ…
コンパレータ（ＣＯＭＰ)、４６２…シフト電圧発生
器、４６１ｄ，４６１ｆ…インバータ（ＩＮＶ）、４６
１ｅ…ＯＲ回路、ＳT…テスト信号、ＳS…正相側の読出
信号、ＳR…逆相側の読出信号、ＶS…シフト電圧、Ｓa
〜Ｓd…欠陥波、ＥR…ビットエラー信号。
３…磁気ヘッド、４，４０…欠陥検査回路、４１，４１
０…テスト信号発生回路、４２…書込制御回路、４３…
書込／読出アンプ、４４…レベル調整用アンプ（ＡＭ
Ｐ）、４５…スライスレベル設定回路、４６，４６０…
欠陥波検出回路、４６１，４６５，４６６…波形比較回
路、４６１ａ…コンパレータ（ＣＯＭＰ)、４６１ｂ…
コンパレータ（ＣＯＭＰ)、４６２…シフト電圧発生
器、４６１ｄ，４６１ｆ…インバータ（ＩＮＶ）、４６
１ｅ…ＯＲ回路、ＳT…テスト信号、ＳS…正相側の読出
信号、ＳR…逆相側の読出信号、ＶS…シフト電圧、Ｓa
〜Ｓd…欠陥波、ＥR…ビットエラー信号。
Claims (5)
- 【請求項１】磁気ディスクに対してテスト信号に応じて
所定のテストデータを書込み、このテストデータを読出
して前記テスト信号に対応する周波数の読出信号を得
て、この読出信号を所定の信号あるいは所定の基準レベ
ルと比較することにより前記テストデータについてミッ
シングエラーあるいはスパイクエラーを検出する磁気デ
ィスク検査装置において、 エラー検出する前記テストデータのビットの周期に対し
て周期が１／ｎ（ただしｎは２以上の整数）となるテス
トデータを前記磁気ディスクに書込む書込回路と、 前記磁気ディスクに書込まれた前記テストデータを読出
す読出回路と、 この読出回路から読み出された読出信号を前記所定の信
号あるいは前記所定の基準レベルと比較して検出信号を
発生するコンパレータと、このコンパレータの検出信号
を前記磁気ディスクに書込まれた前記テストデータのビ
ットの周期のｎ倍の周期で受けてエラー検出を行うエラ
ー検出回路とを備え、前記エラー検出回路により検出さ
れたエラーについてのビットデータをｎ倍のビットに拡
大してエラーデータとする磁気ディスク検査装置。 - 【請求項２】前記コンパレータは、前記読出信号を前記
所定の基準レベルと比較することで前記読出信号のレベ
ルが前記基準レベルを越えているか否かを検出するもの
である請求項１記載の磁気ディスク検査装置。 - 【請求項３】前記読出回路は、前記読出信号として正相
側信号を発生し、前記所定の信号として逆相信号を発生
するものであり、前記コンパレータは、前記読出回路か
らの前記正相信号と前記逆相信号を受けて第１の振幅基
準レベルに対して正側および負側の信号のいずれか一方
の前記正相側信号と第２の振幅基準レベルに対して正側
および負側の信号のいずれか他方の前記逆相側信号との
交差を検出するものである請求項１記載の磁気ディスク
検査装置。 - 【請求項４】前記エラー検出回路は、エラーの有無を示
すビット信号をエラー検出信号として出力するものであ
り、前記ビット信号を受けて各１ビットをｎビットに変
換してｎ倍のビットに拡大する変換手段を有し、前記コ
ンパレータは、前記第１の振幅基準レベルに対して負側
の前記正相信号と前記第２の振幅基準レベルに対して正
側の前記逆相信号との交差および前記第１の振幅基準レ
ベルに対して負側の前記逆相信号と前記第２の振幅基準
レベルに対して正側の前記正相信号との交差とを検出す
るものである請求項３記載の磁気ディスク検査装置。 - 【請求項５】前記第１の振幅基準レベルは、グランドレ
ベルを基準として所定値だけ正側に設けられ、前記第２
の振幅基準レベルは、前記グランドレベルを基準として
前記所定値だけ負側に設けられ、前記コンパレータは、
第１および第２のコンパレータを有し、これら第１およ
び第２のコンパレータの検出出力を受けて検出出力のｎ
個分から（ｎ−１）個を間引く変換をして前記エラー検
出回路に送出する間引き回路を有し、前記第１のコンパ
レータは、前記第１の振幅基準レベルに対して負側の前
記正相信号と前記第２の振幅基準レベルに対して正側の
前記逆相信号との交差を検出するものであり、前記第２
のコンパレータは、前記第１の振幅基準レベルに対して
負側の前記逆相信号と前記第２の振幅基準レベルに対し
て正側の前記正相信号との交差とを検出するものであ
り、前記変換手段は、前記エラー検出回路からの前記ビ
ット信号を受けてこのビット信号１ビットをｎビットに
変換するビット変換回路である請求項４記載の磁気ディ
スク検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20739997A JPH1083501A (ja) | 1996-07-19 | 1997-07-17 | 磁気ディスク検査装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20885896 | 1996-07-19 | ||
| JP8-208858 | 1996-07-19 | ||
| JP20739997A JPH1083501A (ja) | 1996-07-19 | 1997-07-17 | 磁気ディスク検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1083501A true JPH1083501A (ja) | 1998-03-31 |
Family
ID=26516228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20739997A Pending JPH1083501A (ja) | 1996-07-19 | 1997-07-17 | 磁気ディスク検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1083501A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700369B1 (en) * | 1999-12-22 | 2004-03-02 | Hitachi, Ltd. | Testing apparatus of magnetic recording medium or magnetic head including a plurality of analog-to-digital converters which convert reproduced testing data into digital data |
| US8023379B2 (en) | 2008-04-03 | 2011-09-20 | Samsung Electronics Co., Ltd. | Defect inspection method and disk drive using same |
-
1997
- 1997-07-17 JP JP20739997A patent/JPH1083501A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700369B1 (en) * | 1999-12-22 | 2004-03-02 | Hitachi, Ltd. | Testing apparatus of magnetic recording medium or magnetic head including a plurality of analog-to-digital converters which convert reproduced testing data into digital data |
| US6894489B2 (en) | 1999-12-22 | 2005-05-17 | Hitachi, Ltd. | Testing apparatus for conducting a test on a magnetic recording medium or a magnetic head, through recording test data on the magnetic recording medium and reproducing recorded test data therefrom by means of the magnetic head |
| US8023379B2 (en) | 2008-04-03 | 2011-09-20 | Samsung Electronics Co., Ltd. | Defect inspection method and disk drive using same |
| KR101463951B1 (ko) * | 2008-04-03 | 2014-11-24 | 시게이트 테크놀로지 인터내셔날 | 디펙 검사 방법 및 이를 이용한 디스크 드라이브 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3546351B2 (ja) | 磁気ディスクまたは磁気ヘッドの検査装置 | |
| US20030141997A1 (en) | Information playback apparatus with an unusual waveform circuit | |
| US5812560A (en) | Magnetic disk certifier | |
| US7079060B2 (en) | Test circuit for evaluating characteristic of analog signal of device | |
| US5231544A (en) | Method and apparatus for signal detection in a magnetic recording and reproducing apparatus | |
| JPH1083501A (ja) | 磁気ディスク検査装置 | |
| US5057946A (en) | Magnetic disk drive apparatus | |
| US7603596B2 (en) | Memory device capable of detecting its failure | |
| KR20050004122A (ko) | 위상 오차 판정 방법 및 디지털 ｐｌｌ 장치 | |
| JP2005063510A (ja) | ディフェクト検出装置 | |
| US20020040455A1 (en) | Semiconductor apparatus for providing reliable data analysys of signals | |
| JPH0158579B2 (ja) | ||
| US6947361B2 (en) | Data reproduction apparatus, data recording and reproduction apparatus, and method for reproducing recorded data | |
| JPS60101766A (ja) | アドレス検出方式 | |
| JP2912402B2 (ja) | 磁気記録再生装置における信号検出回路 | |
| JP3439680B2 (ja) | ディジタル変調回路 | |
| JP2813913B2 (ja) | 磁気ディスクサーティファイヤのエラー検出回路 | |
| JP3826171B2 (ja) | 磁気記録特性検査装置 | |
| JPH08221924A (ja) | Ｍｒヘッドを使用したディスクの読出しパルス検査方法 | |
| JPS61253934A (ja) | Ａ／ｄ変換器の試験装置 | |
| CN120342365A (zh) | 一种脉冲信号相位检测电路 | |
| JP2004127511A (ja) | 磁気記録媒体または磁気ヘッドの検査装置 | |
| JPH10325857A (ja) | Ｉｃテスタ | |
| JPH1027319A (ja) | Ｍｒヘッドのサーマルアスペリティエラー検出方法および磁気ディスクサーティファイア | |
| JP4744455B2 (ja) | 磁気記録媒体または磁気ヘッドの検査装置 |