JPH1083624A

JPH1083624A - 情報検出装置

Info

Publication number: JPH1083624A
Application number: JP8236951A
Authority: JP
Inventors: Hiromi Honma; 博巳本間
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-09-06
Filing date: 1996-09-06
Publication date: 1998-03-31
Anticipated expiration: 2016-09-06
Also published as: JP2853671B2; US5917794A

Abstract

(57)【要約】【課題】低い分解能の再生波形でも、最尤検出手段の
入力チャネルに最適なＡＧＣ動作をする回路を付加した
情報検出装置を得る。【解決手段】再生信号ｘは、乗算器１によってｇ倍に
増幅されて最尤検出手段２に入力され、再生チャネルを
基にパルス化を行い、ビット情報ｐを出力する。検出し
たビット情報ｐは、レプリカ再生手段３により理想的な
振幅情報ｚに変換される。あらかじめ遅延回路４によっ
て再生信号ｘを遅延させた位相補正出力ｙを生成してお
く。振幅変動量検出手段５は、位相補正出力ｙと振幅情
報ｚより、入力波形の変動量を検出して理想的なゲイン
ｇを、乗算器１にフィードバックする。これによりＡＧ
Ｃ動作を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は記録媒体上に高密度
記録された情報を検出するための情報検出装置に関し、
特に光記録された情報を再生するための装置に関するも
のである。

【０００２】

【従来の技術】ＤＶＤ（Digital Video Disk）に代表さ
れる光ディスク装置や磁気ディスク装置など高密度かつ
大容量のディスク装置においては、その高密度化を進め
る上で、再生情報の高い信頼性を支える信号処理技術は
欠かせないキーテクノロジーである。特にＰＲＭＬ（Pe
rtial Response Maximum Likelihood ）技術を用いたフ
ァイル装置の製品化が相次いでおり、パーシャルレスポ
ンス波形等化と最尤検出を組み合わせたこの技術は、再
生チャネルを考慮した最尤検出器の特性を最大限に引き
出すために、再生信号を波形等化によって補正後、最尤
検出することはよく知られるところである。

【０００３】光ディスクや磁気ディスクのいずれに関し
ても、高密度記録された情報を再生する場合には、符号
間干渉が大きくなり、再生振幅が低下してしまうため、
ＳＮＲが小さくなり、検出情報の誤り率が上昇してしま
う。最尤検出方式は、ある状態遷移を有する再生チャネ
ルの特性を利用して情報の検出を行っており、検出器に
入力される例えば４ビット程度の振幅情報系列に対し
て、再生チャネルの特性から考えられる全ての時系列パ
タンの中から誤差の自乗平均が最小になるものを選択す
ることでＳＮＲが小さくても低い誤り率で情報を検出す
ることができるのである。実際の回路で上述の処理を行
うことは困難であるため、通常は「ＩＥＥＥ Transact
ion on Communication,vol.COM-19,OCT.1971」に示され
るビタビアルゴリズムと呼ばれるアルゴリズムを用いて
パスの選択を漸化的に行うことにより実現している。

【０００４】通常のファイル装置では、限られた記録面
を有効に活用する必要から、異なる半径位置でも同じ綿
密度で記録している。つまり、再生チャネル特性はほぼ
同じであるため、ＰＲＭＬ検出する場合、再生チャネル
特性固定の検出回路にすることで、回路規模を小さくす
ることが可能となる。しかし、固定チャネル対応である
がゆえに、入力信号の振幅変動に対して検出性能が著し
く低下してしまう欠点がある。このような振幅変動に対
して、再生振幅が一定になるようにアンプのゲインを追
従させる構成（ＡＧＣ：自動利得制御）を付加する方式
が一般的である。振幅変動は、再生チャネルクロック周
波数に比較してかなり低い周波数であることから、図１
５（ａ）に示すように、例えばＣＲ回路１０１で再生信
号のエンベローブレベルＶｅを検出し、基準振幅レベル
ＶｓとＶｅの差を差動アンプ１０２で求め、この差によ
りアンプ１０３のゲインを制御することで自動制御を実
現することができる。これによって、例えば、光ヘッド
のレーザー出力が低下し、再生振幅レベルが低下した場
合にも、ＡＧＣアンプのゲインを上げて出力するため、
見かけ上は、常に振幅変動がない安定な再生信号を作り
出すことが可能となる。

【０００５】しかし、最尤検出を用いて検出しなければ
ならないような低分解能の再生信号では、図１５（ｂ）
に示すように、高い周波数成分を持つ記録パターンが連
続するような場合、符号間干渉によって振幅が低下す
る。この時、ＡＧＣは再生ゲインが低下していることを
検出してＡＧＣアンプのゲインを上げてしまう。これに
よって本来の孤立波形の重ね合わせから考えると、小さ
な振幅レベルになるはずの情報が増幅され、非線形な波
形がビタビ検出器に入力されることになる。これによっ
て検出器の誤り率が増加してしまう問題点がある。

【０００６】この問題点に対して、例えば、特開平２−
２４０８６８号公報には、図１６に示すように、ＡＧＣ
回路１１１を経たアナログ再生信号をＡ／Ｄ変換するＡ
／Ｄ変換器１１２と、その出力信号と予め取り込んだ孤
立波形のサンプル値の重ね合わせから求めた予想値との
誤差の比較を行い、生き残りパスの選択を行うＡＣＳ
（加算比較選択）回路１１３と、生き残りパスを記憶す
るパスメモリ１１４と、ＡＣＳ回路１１３とパスメモリ
１１４の出力から最も確からしいパスを選択して再生信
号の復号出力とするパスセレクタ１１５と、再生信号の
周波数を検出する周波数検出手段１１６と、検出した周
波数を所定期間記憶する周波数記憶手段１１７と、再生
信号の過去の周波数変換を調べて周波数が高い時には前
記予想値のレベルを上げる方向に予想サンプル値を補償
する補償回路１１８とを備えた装置が提案されている。
この装置では、ＡＧＣ回路１１３を通過後の波形から入
力周波数の高低を検出して、周波数が高い時にはビタビ
検出器のブランチメトリック計算に重みをつけて補正を
行い、ＡＧＣによるビタビ検出器の性能劣化を保証して
いる。

【０００７】

【発明が解決しようとする課題】しかしながら、この公
報に記載の技術では、周波数検出手段１１６によって検
出した情報をＡＣＳ回路１１３内のブランチメトリック
計算にフィードバックしているため、固定チャネル対応
のビタビ検出器では構成することができないという問題
がある。また、固定チャネル対応のビタビ検出器ではな
いため、ビタビ検出器ＡＣＳ回路規模が大きくなってし
まうという、前記した問題点に関連した問題が生じる。
さらに、従来のＡＧＣ回路とメトリック計算補償の組み
合わせで検出器を構成しているため、ビタビ検出器の他
にＡＧＣ回路が別に必要であるという問題もある。通
常、ファイル装置に用いられているＡＧＣ回路はアナロ
グ化されているため、小型化に不向きである。

【０００８】本発明の目的は、非線形な増幅をすること
のないＡＧＣ回路を内蔵し、かつ、固定チャネル対応の
ビタビ検出器を含めた回路規模の小さなパルス化回路を
用いても構成することができる、デジタル化に適した情
報検出装置を提供することにある。

【０００９】

【課題を解決するための手段】本発明の情報検出装置
は、再生信号を入力とする乗算器と、この乗算器出力か
ら情報を検出する最尤検出手段と、この最尤検出手段出
力から理想的なチャネル特性を有するレプリカ波形を生
成するレプリカ生成手段と、前記レプリカ波形と同位相
の再生信号を作る遅延回路と、前記レプリカ波形と遅延
回路出力から再生信号増幅量を検出する振幅変動量検出
手段と、この変動量検出手段出力によりゲインが制御さ
れる乗算器により構成されることを特徴とする。また、
本発明は、再生信号を入力とする乗算器と、この乗算器
出力から情報を検出する最尤検出手段と、この最尤検出
手段出力から理想的なチャネル特性を有するレプリカ波
形を生成するレプリカ生成手段と、前記レプリカ波形と
同位相の乗算器出力を作る遅延回路と、前記レプリカ波
形と遅延回路出力から再生信号増幅量を検出する振幅変
動量検出手段と、この振幅変動量検出手段出力によりゲ
インが制御される乗算器により構成されることを特徴と
する。ここで、乗算器のゲインとして、振幅変動量検出
手段出力と固定ゲインとに切替可能な選択手段を有する
ことが好ましい。また、チャネル特性を切り換えること
ができる最尤検出手段と、チャネル特性を切り換えるこ
とのできるレプリカ生成手段を有し、システムコントロ
ーラからの制御信号で両者を同時に切り換え可能に構成
することも好ましい。

【００１０】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態のブ
ロック構成図である。同図において、ディスク媒体から
読み出されたデジタル化された再生信号ｘは、乗算器１
によってｇ倍に増幅されて最尤検出手段２に入力され
る。最尤検出手段２は入力情報を基にパルス化を行い、
ビット情報ｐを出力する。検出したビット情報ｐはレプ
リカ生成手段３により理想的な振幅情報ｚに変換され
る。この振幅情報ｚは最尤検出手段２の入力振幅が変動
しても正しいビット情報を出力する限り、最尤検出手段
２への理想的な入力波形となる。この振幅情報ｚと再生
波形ｘを比較することで振幅の変動量を検出することが
できる。このためには、再生信号ｘと振幅情報ｚの位相
を揃える必要があるため、あらかじめ遅延回路４によっ
て再生信号を遅延させた位相補正出力ｙを生成してお
く。ただし、この遅延量は最尤検出手段２とレプリカ生
成手段３の遅延量によって一意に決まる量である。振幅
変動量検出手段５は位相補正出力ｙと振幅情報ｚより、
入力波形の変動量を検出して理想的なゲインｇを乗算器
１にフィードバックする。これによってＡＧＣ動作が可
能となる。

【００１１】図２は、図１に示した最尤検出手段２の構
成例を示すブロック図である。最尤検出手段の代わり
に、レベル検出回路や、ピーク検出回路を用いることも
可能であるが、低ＳＮＲでも高い検出能力をもつ最尤検
出検出方式のうちの一つであるビタビ検出器を用いるの
が最適である。同図において、デジタル化された再生信
号は、ブランチメトリック計算回路６によって取りうる
各振幅レベルに対応したブランチメトリックを計算す
る。さらに、ＡＣＳ回路７によって今までのパスメトリ
ック値にブランチメトリックが加算（ Add）され、バス
メトリック値の比較（ Compare）が行われ、小さい方の
パスメトリック値が選択（Select）される。これらの選
択情報はパスメモリ回路８に格納され、最尤判定回路９
により最尤なパスが選択されて、最尤パスに対応したビ
ット列が出力される。

【００１２】図３は、図１に示したレプリカ生成手段３
の構成例を示すブロック図である。同図において、レプ
リカ生成手段３は、入力されたビット列ｐが複数のシフ
トレジスタ１０に順次入力されて各フリップフロップの
出力信号に重みαｉが乗算器１１により加算され、加算
器１２によって乗算結果を加算するようなトランスバー
サルフィルタ構成で実現できる。この重みαｉは、図２
の最尤検出手段２に適したチャネルになるように、あら
かじめ設定しておく。

【００１３】図４（ａ）は、図１に示した振幅変動量検
出手段５の構成例を示すブロック図である。同図におい
て、図１の遅延回路４からの遅延回路出力ｙと、これと
同位相のレプリカ波形ｚから除算器１３によりｚ／ｙを
計算し、平均化手段１４によって除算結果を平均化する
ことで、ＡＧＣアンプのゲインを算出する。ただし、ｙ
が零に近い場合、除算結果が発散する可能性があるた
め、レベル検出器１５によってｙの絶対値があるスレッ
ショルドレベルよりも大きい場合のみ除算結果を平均化
する。前記平均化手段１４は、図４（ｂ）のように、レ
ベル検出器出力ｒがハイレベルでかつＰＬＬクロックが
入力されたときに論理積ゲート１９から出力されるシフ
トクロックにより、レジスタ１６はゲインサンプル値内
容を更新して保持し、次段レジスタに伝えていく。ｎ個
のレジスタの出力を加算器１７にて加算し、乗算器１８
にてｎ分の１倍することでｎ個分のゲインサンプル値の
平均値を求めることができる。

【００１４】以上のように構成された本発明の第１の実
施形態における回路動作について説明する。図５は、比
較的長い時間レンジにおける動作時の各信号状態を示し
ている。振幅変動を有する再生信号ｘが入力されると、
変動量を検出して理想的な振幅制御信号ｇを生成する。
このｇによって最尤検出器前段の乗算器を制御し、最尤
検出器入力ｇｘではあたかも入力信号の振幅変動がなか
ったかのような波形となる。

【００１５】図６および図７は、本発明の第１の実施形
態における振幅変動量検出手段５の動作時の各信号状態
を示す波形図であり、図６は、入力した再生信号の振幅
レベルが小さい場合、図７は、入力した再生信号の振幅
レベルが大きい場合を示している。図６を参照すると、
遅延回路出力ｙとレプリカ波形ｚは、位相が同じで振幅
だけが異なっている。遅延回路出力ｙの絶対値を閾値ｙ
ｓでレベル検出することで、振幅が零近傍がローレベル
となるロジック信号ｒが生成できる。さらに、このレベ
ル信号ｒにより再生信号の同期クロックにゲートをかけ
てシフトクロックを作ることができる。このシフトクロ
ックで各レジスタを同期動作させて振幅制御信号ｇを生
成する。このときｇは１以上のゲインとなる。また、図
７ではｇは１以下のゲインとなる。

【００１６】次に、本発明の第２の実施形態について図
面を参照して説明する。図４（ｂ）に示したような、第
１の実施の形態における振幅変動量検出手段５内の平均
化手段１４では、ゲインサンプル値の平均値のＳＮＲを
大きくするため加算するサンプル数を増やしたい場合、
多くのレジスタ回路が必要となってしまい、回路規模が
増大してしまう。第２の実施形態はこれを回避するため
の構成であり、図８にそのブロック構成を示す。同図に
おいて、図４（ｂ）と等価な部分には同一符号を付して
ある。ゲインサンプル値ｗは、レベル信号ｒでゲートを
かけたＰＬＬクロックの変化タイミングでレジスタ１６
内容と加算器２０により加算される。すなわち積分動作
となる。タイミング回路２１によってｎサンプル加算が
なされた時点でセット信号が発生し、積分値を第２のレ
ジスタ２５にロードし値を保持する。続いて、レジスタ
１６をリセットする。レジスタ２５の出力は乗算器２６
によってｎ分の１倍され、ゲインサンプルｎ個の平均値
ｇが生成される。タイミング回路２１は、ゲートをかけ
たＰＬＬクロックにより動作するカウンタ回路２２と、
カウント値をデコードするデコーダ回路２３と、セット
信号とクリア信号のタイミング合わせのための遅延回路
２４によって構成できる。

【００１７】次に、本発明の第２の実施形態における回
路動作について説明する。図９は、図８における回路上
の各信号の動作状態を示しているが、入力信号からレベ
ル信号でゲートをかけたＰＬＬクロックを生成するとこ
ろまでは、第１の実施形態の場合と同じである。ゲイン
サンプルはレジスタ１６に加算されて、ゲートＰＬＬク
ロックのカウント値がｎ個になった時点で、まずセット
信号Ｔset が発生する。これによって積分されたゲイン
サンプル値を第２のレジスタ１７によってホールドし、
ホールド直後にクリア信号Ｔclr を発生させて第１のレ
ジスタ内容を０にする。つまり、振幅変動があるとき、
第１のレジスタ出力は階段上に増加あるいは減少し、リ
セット信号ごとに零クリアされる。

【００１８】次に、本発明の第３の実施形態を図１０の
ブロック構成図に示す。同図において、図１の構成と等
価な部分には同一符号を付してある。この実施形態で
は、遅延回路４はレプリカ手段３と同位相の乗算器１の
出力を作製する。すなわち、ディスク媒体から読み出さ
れたデジタル化された再生信号ｘは、乗算器１によって
ｇ倍に増幅されて最尤検出手段２に入力される。最尤検
出手段２は、入力情報を基にパルス化を行いビット情報
ｐを出力する。検出したビット情報ｐは、レプリカ生成
手段３により理想的な振幅情報ｚに変換される。この振
幅情報ｚは、最尤検出手段２の入力振幅が変動しても正
しいビット情報を出力する限り最尤検出手段２への理想
的な入力波形となる。この振幅情報ｚと、乗算器出力ｇ
ｘを比較することで振幅の変動量を検出することができ
る。このためには、乗算器出力ｇｘとレプリカ波形ｚの
位相を揃える必要があるため、あらかじめ遅延回路４に
よって乗算器出力を遅延させた位相補正出力ｙを生成し
ておく。ただし、この遅延量は、最尤検出手段２とレプ
リカ生成手段３の遅延量によって一意に決まる量であ
る。振幅変動量検出手段５は、位相補正出力ｙと振幅情
報ｚより入力波形の変動量を検出して、理想的なゲイン
ｇを乗算器１にフィードバックする。これによってＡＧ
Ｃ動作が可能となる。

【００１９】前記振幅変動量検出手段５は、図１１
（ａ）のように、同位相の遅延回路出力ｙとレプリカ波
形ｚから、偏差計算手段２７により（ｚ−ｙ）ｚ／｜ｚ
｜を計算し、平均化手段２８によって平均化すること
で、ＡＧＣアンプのゲインを修正する。図１１（ｂ）は
その具体化した構成図である。偏差計算手段２７では、
（ｚ−ｙ）．ｚ／｜ｚ｜を計算するために、ｚ−ｙとｙ
−ｚをそれぞれ減算器２９によって生成しておき、レベ
ル検出器３０によってｚの正負を判別し、セレクタ３１
によってどちらか一方を出力する。この値をレジスタ３
２によってＰＬＬクロックごとに後段に伝えながら各レ
ジスタ値を加算器３３で加算する。この加算結果をレベ
ル検出器３４により正負の判定をして、正ならばアップ
・ダウンカウンタ３５をカウントアップし、負ならばカ
ウントダウンすることでＡＧＣゲインｇを修正してゆ
く。この構成では、除算回路および除算結果の発散防止
回路が不要となるので、回路規模が小さくできる可能性
がある。

【００２０】次に、本発明の第４の実施形態を図１２の
ブロック構成図に示す。同図において、図１と等価な部
分には同一符号を付してある。ここでは、図１の回路に
システムコントローラからの制御信号についてＡＧＣア
ンプゲインを切り換えるためのセレクタ３６を付加する
ことで、例えば、再生信号入力が無い場合、ＡＧＣゲイ
ンが発散あるいは零にならないようにゲインを固定モー
ドに切り換え、入力がある場合に追従モードに切り換え
ることを特徴とする。

【００２１】次に、本発明の第５の実施形態を図１３の
ブロック構成図に示す。また、図１４はその最尤検出手
段のブロック構成図である。これらの図において、図１
および図２と等価な部分には同一符号を付してある。最
尤検出手段２では、図１４のように１つの検出装置で２
種類以上の異なる再生チャネルに対応させるため、シス
テムコントローラからの再生チャネル切替信号により最
尤検出手段内の複数のブランチメトリック生成回路６で
生成されるブランチメトリック計算値をセレクタ３７に
より切り換え、これをＡＣＳ回路７、パスメモリ回路
８、最尤判定回路９を経てパルス化を行う。同時に、こ
の実施形態では、図１３のように、それぞれのチャネル
に対応した複数のレプリカフィルタ３８を有し、これら
レプリカフィルタ３８の出力もセレクタ３９によって切
り換える。これによって、複数の再生チャネルを有する
システムに対しても大幅な回路増加をせずに対応するこ
とができる。

【００２２】

【発明の効果】以上説明したように本発明は、最尤検出
後の２値情報をフィルタリング処理することによって、
最尤検出器内部で想定しているチャネル特性に一致させ
ることが可能となる。フィルタリング後の出力系列ｂｎ
と、ビタビ検出器入力系列ａｎを適当な位相補正回路で
同位相化した系列ｃｎを比較すると、振幅変動およびノ
イズがない場合には一致するはずである。逆に、ａｎを
一定ゲイン倍して検出した場合、ｃｎの全てのサンプル
値に対して同じゲイン倍で出力されるが、ビタビ検出後
の情報を用いているｂｎは、理想的な振幅変動なしの系
列となり、ｂｎとｃｎの比がすなわちゲインとなる。た
だし、ノイズが加算されているため平均化する必要があ
り、さらにｂｎが０に近い場合にはゲイン計算時に誤差
が増大してしまうので、ｂｎあるいはｃｎのレベルを検
出してある程度振幅の大きなサンプル値だけを用いてゲ
インを決定する必要がある。この検出されたゲインをビ
タビ検出器の入力段にフィードバックすることで振幅変
動を補正することができる。また、ｂｎとｃｎの差の絶
対値を最小にするような構成でも実現できる。これによ
って、一般的なＡＧＣ回路を用いたときのような、符号
間干渉の大きなパターンが連続する場合にもＡＧＣゲイ
ンが大きくなりすぎず、また外部にＡＧＣ回路をもつ必
要もなく、ビタビ検出器を用いて構成することが可能と
なる。

【００２３】これにより、本発明においては、次のよう
な効果を得ることができる。第１の効果は、最尤検出器
への理想的な入力振幅に自動制御することができる。そ
の理由は、通常のＡＧＣ回路のように振幅エンベローブ
のみを参照してゲインを決定するのではなく、再生信号
のチャネル特性を考慮してゲインを決定しているからで
ある。第２の効果は、固定チャネルの回路規模の比較的
ちいさな最尤検出器を用いて装置を構成することが可能
である。その理由は、最尤検出器自体のチャネル特性を
変えるのではなく、最尤検出器の入力に補正をかけるか
らである。第３の効果は、従来のＡＧＣ回路が不要であ
る点である。その理由は、本発明の情報検出装置内部で
デジタル的なＡＧＣ機能を実現しているからである。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のブロック構成図であ
る。

【図２】第の１実施形態における最尤検出手段の構成図
である。

【図３】第１の実施形態におけるレプリカ生成手段の構
成図である。

【図４】第１の実施形態における振幅変動量検出手段と
その平均化手段を示す構成図である。

【図５】第１の実施形態の動作を説明するための波形図
である。

【図６】第１の実施形態における振幅変動量検出手段の
動作を説明するための図である。

【図７】第１の実施形態における振幅変動量検出手段の
動作を説明するための図である。

【図８】本発明の第２の実施形態における振幅変動量検
出手段の構成図である。

【図９】第２の実施形態における振幅変動量検出手段の
動作を説明するための図である。

【図１０】本発明の第３の実施形態のブロック構成図で
ある。

【図１１】本発明の第３の実施形態における振幅変動量
検出手段のブロック構成図とその詳細構成図である。

【図１２】本発明の第４の実施形態のブロック構成図で
ある。

【図１３】本発明の第５の実施形態のブロック構成図で
ある。

【図１４】本発明の第５の実施形態における最尤検出手
段の構成図である。

【図１５】従来のＡＧＣ回路とその動作を説明するため
の波形図である。

【図１６】従来提案されている技術のブロック構成図で
ある。

【符号の説明】

１乗算器２最尤検出手段３レプリカ生成手段４遅延回路５振幅変動量検出手段６ブランチメトリック生成回路７ＡＣＳ回路８パスメモリ回路９最尤判定回路１０，１６，２５，３２レジスタ１１，１８，２６乗算器１２，１７，２０，３３加算器１３除算器１４，２８平均化手段１５レベル検出器１９論理積ゲート２１タイミング回路２２カウンタ回路２３デコーダ回路２４遅延回路２７偏差計算手段２９減算器３０，３４レベル検出回路３５アップ・ダウンカウンタ３６，３７，３９セレクタ３８フィルタ

Claims

【特許請求の範囲】

【請求項１】再生信号を入力とする乗算器と、この乗
算器出力から情報を検出する最尤検出手段と、この最尤
検出手段出力から理想的なチャネル特性を有するレプリ
カ波形を生成するレプリカ生成手段と、前記レプリカ波
形と同位相の再生信号を作る遅延回路と、前記レプリカ
波形と遅延回路出力から再生信号増幅量を検出する振幅
変動量検出手段と、この変動量検出手段出力によりゲイ
ンが制御される乗算器により構成されることを特徴とす
る情報検出装置。
【請求項２】振幅変動量検出手段は、レプリカ波形と
遅延回路出力を除算する除算器と、その除算結果を平均
化する手段と、前記遅延回路出力の絶対値のレベルを検
出して前記平均化手段を制御するレベル検出器を有する
請求項１の情報検出装置。
【請求項３】平均化手段は、レベル検出信号と再生信
号同期クロックの論理積によって作られた信号により動
作をする複数のシフトレジスタと、前記シフトレジスタ
の総和を出力する加算器と、前記加算器出力を１／ｎ倍
する乗算器とを備える請求項２の情報検出装置。
【請求項４】平均化手段は、リセット機能付きの積分
器と、積分結果をラッチするレジスタと、レジスタ出力
を１／ｎ倍する乗算器と、前記積分器とレジスタをタイ
ミング制御するタイミング発生回路から構成し、レベル
検出信号と再生信号同期クロックの論理積によって作ら
れた信号により前記積分器を制御して積分動作を行い、
タイミング発生回路がこの信号をｎ個カウントするごと
に前記レジスタのラッチ信号と、前記積分器のクリア信
号を発生する請求項２の情報検出装置。
【請求項５】再生信号を入力とする乗算器と、この乗
算器出力から情報を検出する最尤検出手段と、この最尤
検出手段出力から理想的なチャネル特性を有するレプリ
カ波形を生成するレプリカ生成手段と、前記レプリカ波
形と同位相の乗算器出力を作る遅延回路と、前記レプリ
カ波形と遅延回路出力から再生信号増幅量を検出する振
幅変動量検出手段と、この振幅変動量検出手段出力によ
りゲインが制御される乗算器により構成されることを特
徴とする情報検出装置。
【請求項６】振幅変動量検出手段は、レプリカ波形ｚ
と遅延回路出力ｙとから（ｚ−ｙ）・ｚ／｜ｚ｜を生成
する偏差計算手段と、この偏差計算手段出力を平均化す
る平均化手段とを備える請求項５の情報検出装置。
【請求項７】乗算器のゲインとして、振幅変動量検出
手段出力と固定ゲインとに切替可能な選択手段を有する
請求項１ないし６のいずれかの情報検出装置。
【請求項８】チャネル特性を切り換えることができる
最尤検出手段と、チャネル特性を切り換えることのでき
るレプリカ生成手段を有し、システムコントローラから
の制御信号で両者を同時に切り換え可能である請求項１
ないし６のいずれかの情報検出装置。
【請求項９】最尤検出手段としてビタビ検出器を用い
る請求項１ないし８のいずれかの情報検出装置。
【請求項１０】レプリカ生成手段としてトランスバー
サルフィルタを用いる請求項１ないし９のいずれかの情
報検出装置。