JPH1084101A - Soi基板の作製方法およびsoi基板 - Google Patents
Soi基板の作製方法およびsoi基板Info
- Publication number
- JPH1084101A JPH1084101A JP25775896A JP25775896A JPH1084101A JP H1084101 A JPH1084101 A JP H1084101A JP 25775896 A JP25775896 A JP 25775896A JP 25775896 A JP25775896 A JP 25775896A JP H1084101 A JPH1084101 A JP H1084101A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- single crystal
- silicon single
- crystal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
特にはSOI層の厚さが1ミクロン以下の薄膜SOI基
板の作製方法を提供する。 【解決手段】 少なくとも第1のシリコン単結晶基板の
表面に酸化膜を形成し、第2のシリコン単結晶基板と該
酸化膜を介して密着させ、これに熱処理を加えて強固に
結合させた後、第1のシリコン単結晶基板を薄膜化する
SOI基板の作製方法において、第1のシリコン単結晶
基板の表面に酸化膜を形成する前に、1100℃を越え
る温度の高温熱処理を行うか、前記第1のシリコン単結
晶基板の表面に酸化膜を形成する酸化温度は、1100
℃を越える温度とし、酸化膜厚を700nm以上とする
か、前記第1のシリコン単結晶基板の表面に形成する酸
化膜の膜厚を200nm以下とすることを特徴とするS
OI基板の作製方法。
Description
結晶基板をシリコン酸化膜を介して貼り合わせて作製す
る、いわゆる貼り合わせSOI基板の作製方法および貼
り合わせSOI基板に関し、特に、SOI層が1ミクロ
ン以下の薄膜SOI基板において、COP(Crystal Or
iginated Particle )密度の小さい薄膜SOI基板の作
製方法に関する。
化膜を介して貼り合わせる技術は、例えば特公平5−4
6086号公報に示されるように、少なくとも一方の基
板に酸化膜を形成し、接合面に異物を介在させることな
く相互に密着させた後、およそ200〜1200℃の温
度で熱処理し結合強度を高める方法が、従来より知られ
ている。
れた貼り合わせ基板は、その後の研削及び研磨工程が可
能となるため、どちらか一方の基板を研削及び研磨によ
り所望の厚さに薄膜化することにより、素子形成を行う
SOI層を形成することができる。
性の優れたシリコン単結晶基板のバルク結晶がそのまま
用いられているため、結晶性の優れたSOI層が得られ
ることになり、この点がSIMOX法(Separation by
Implanted Oxgen )や溶融再結晶化法などの他のSOI
作製手法に比べてすぐれている。
ン単結晶基板、特にはチョクラルスキー法により引き上
げられたシリコン単結晶インゴットから作製されたCZ
基板中にはCOP(Crystal Originated Particle )と
呼ばれる結晶欠陥が存在しており、酸化膜耐圧特性が劣
化する1つの原因であることが近年明らかとなっている
(J.Ryuta,E.Morita,T.Tanaka and Y.Shimanuki;Jpn.J.
Appl.Phys.29(1990) L1947)。
I基板を作製した場合、作製されたSOI層中にも当然
COPが存在し、SOI層の酸化膜耐圧特性を劣化させ
ることになる。この場合特に、作製するSOI層の厚さ
が例えば1ミクロン以下といった薄膜SOI基板の場合
には、COPがSOI層を貫通して存在し、ピンホール
を形成する場合もある。
問題点に鑑みなされたもので、SOI層中のCOP密度
の低いSOI基板、特にはSOI層の厚さが1ミクロン
以下の薄膜SOI基板の作製方法を提供することを目的
としている。
発明の請求項1に記載した発明は、少なくとも第1のシ
リコン単結晶基板の表面に酸化膜を形成し、第2のシリ
コン単結晶基板と該酸化膜を介して密着させ、これに熱
処理を加えて強固に結合させた後、第1のシリコン単結
晶基板を薄膜化するSOI基板の作製方法において、第
1のシリコン単結晶基板の表面に酸化膜を形成する前
に、該基板に1100℃を越える温度の高温熱処理を行
うことを特徴とするSOI基板の作製方法である。
リコン単結晶基板に、予め1100℃を越える温度の高
温熱処理を行うことによって、基板表面近傍のCOP密
度を低減することができる。したがって、この基板に酸
化膜を形成し、第2のシリコン単結晶基板と結合すれ
ば、SOI層中のCOP密度の低いSOI基板を作製す
ることができる。
高温熱処理は、還元性雰囲気または不活性ガス雰囲気あ
るいはこれらの混合雰囲気で行うことが望ましい(請求
項2)。このように、還元性雰囲気あるいは不活性ガス
雰囲気で基板に熱処理をすれば、効率よく基板表面近傍
のCOP密度を低減することができるからである。
単結晶基板の表面に酸化膜を形成する酸化温度は、11
00℃を越える温度とするのが好ましい(請求項3)。
このように、第1のシリコン単結晶基板の表面に酸化膜
を形成する酸化温度を、1100℃を越える温度とする
ことによって、酸化熱処理に伴う基板表面近傍に発生す
るCOPの密度を抑制することができる。この場合、特
に形成する酸化膜の膜厚を700nm以上とすることに
より、いっそうCOP密度を低減化することができる
(請求項5)。
単結晶基板の表面に形成する酸化膜の膜厚を200nm
以下とすることによっても、基板表面近傍に発生するC
OPの密度を抑制し低減することができる(請求項4、
請求項6)。この場合、第1のシリコン単結晶基板に形
成した酸化膜の膜厚が200nm以下であると、埋め込
み酸化膜厚が不足である場合には、第2のシリコン単結
晶基板の表面にも酸化膜を形成し、その厚さを調整すれ
ば良い(請求項7)。
は、請求項5ないし請求項7のいずれか一項に記載のS
OI基板の作製方法において、前記第1のシリコン単結
晶基板の表面に形成した酸化膜を一旦除去し、その後再
び第1のシリコン単結晶基板の表面に酸化膜を、酸化温
度を1100℃を越える温度とし、酸化膜厚を700n
m以上として形成するか、または形成する酸化膜の膜厚
を200nm以下として、然る後に第2のシリコン単結
晶基板と密着することを特徴とするSOI基板の作製方
法である。
表面に形成した酸化膜を一旦除去し、その後再び本発明
にかかる方法で酸化膜を形成し、然る後に第2のシリコ
ン単結晶基板と密着することによって、基板表面近傍の
COP密度を低減化させることができるとともに、埋め
込まれる酸化膜の膜質を改善することもできる。
8の方法によれば、SOI層中のCOP密度の低いSO
I基板を得ることができ、このものは近年要求されるS
OI層の厚さが1ミクロン以下の薄膜SOI基板におい
て特に有用である(請求項9、請求項10)。
本発明はこれらに限定されるわけではない。貼り合わせ
手法を用いてSOI基板を作製する場合においては、そ
の原料となるシリコン単結晶基板の表面近傍がSOI層
となるため、この原料シリコン単結晶基板表面近傍のC
OP密度が問題となる。特に、近年のデバイスの高集積
化にともない、要求されるSOI層の厚さはさらに薄膜
化しており、1ミクロン以下のSOI層を有する薄膜S
OI基板が求められている。したがって、このような薄
膜SOI基板では、特に問題となるシリコン単結晶基板
の表面近傍とは、およそ表面から1ミクロン以下の領域
であり、より正確に言うならば、基板表面に形成された
酸化膜とシリコンとの界面からシリコン側へ、およそ1
ミクロン以内の領域のことである。
単結晶基板に熱処理を加え、その表面近傍のCOP密度
を低減したうえで、貼り合わせ基板として用いることを
発想し、シリコン単結晶基板に種々の熱処理を行い、そ
の熱処理条件と、熱処理後の基板表面近傍のCOP密度
との関係を調査した結果、これには1100℃を越える
温度の高温熱処理を行えば良いことを見いだし、本発明
を完成させたものである。
晶基板の表面に酸化膜を形成する熱処理条件と表面近傍
のCOP密度との関係を調査した結果、表面近傍のCO
P密度は酸化温度及び酸化膜の膜厚(酸化膜厚)によっ
て大きく影響されることを見出し、これらの最適条件を
割り出すことによって本発明を完成させた。
るにあたり、2枚のシリコン単結晶基板のうち、SOI
層となる一方の基板(以下、ボンドウェーハと呼ぶ。)
に酸化膜を形成し、他方の基板(以下、ベースウェーハ
と呼ぶ。)と結合する場合、ボンドウェーハの酸化膜形
成条件が適切でないと、表面近傍のCOP密度は、酸化
膜形成前よりも増加してしまい、このボンドウェーハを
用いて作製されたSOI基板はCOP密度の高いSOI
層を有することになり、素子形成後の不良率が高いもの
となってしまうのである。
面を参照して説明するが、本発明はこれらに限定される
ものではない。ここで、図1は本発明にかかる高温熱処
理をボンドウェーハに行いSOI基板を作製する場合の
概略工程を示す説明図である。
するための原料ウェーハであるボンドウェーハ及びベー
スウェーハを用意する。そして、用意されたシリコン単
結晶基板のうち、ボンドウェーハ1(図1(a))に高
温熱処理を施し、基板表面近傍にCOP低減領域2を形
成する(図1(b))。
る温度であることが必要であり、上限温度はシリコン基
板の融点(約1420℃)未満であればよいが、熱処理
炉の耐熱温度との関係上、通常は1250℃未満とされ
る。1100℃近辺で行う場合、熱処理時間は少なくと
も1時間以上行うことが好ましい。これ以下の時間であ
ると、ボンドウェーハの表面近傍に存在するCOPの低
減効果が十分に得られないからである。
表面近傍のCOPを効果的に低減させるためには、水素
またはアルゴンあるいはこれらの混合雰囲気で行うこと
が好ましいが、水素以外の還元性雰囲気あるいはアルゴ
ン以外の不活性ガス雰囲気で行ってもよい。この場合、
簡易にかつ低コストで行うためには、水素あるいはアル
ゴンを用いるのが良い。
面近傍のCOP密度が改善される理論の詳細は不明であ
るが、シリコン単結晶基板を水素熱処理すると、Siの
リフローによって表面モフォロジーの改善、結晶欠陥の
回復が起こることが知られており、これに類似した現象
が生じているのではないかと考えられる(M.Horiuchian
d S.Aoki,J.Electrochem.Soc.Vol.139,p.2586(1992)参
照)。
化膜3を上記ボンドウェーハ表面に形成する(図1
(c))。この際、ボンドウェーハは既に高温熱処理に
より、その表面近傍にはCOPが低減した領域2が形成
されているので、酸化膜3を形成する熱処理条件は特に
限定されないが、後述のように好ましくは1100℃を
越える温度で酸化するか、または、形成される酸化膜厚
を200nm以下にすることによって、いっそうSOI
層中のCOP密度の低減を図ることができる。
をこのように1100℃を越える温度とするか、形成す
る酸化膜厚を200nm以下にすることによって、前記
酸化前に行う基板の高温熱処理を省略することも可能で
ある。これらを図2を用いて以下に説明する。
温度との関係を示したもので、直径200mmのCZ基
板からなるボンドウェーハを各種酸化条件により酸化
後、酸化膜をフッ酸で除去し、アンモニアと過酸化水素
の混合水溶液で洗浄し、その表面に発生したCOP密度
を測定したものである。COPの測定は、パーティクル
検査装置(LS−6000:日立電子エンジニアリング
社製)を用いて、検出電圧700V、検出サイズ0.1
5〜0.20ミクロンの条件にて行った。
下ではCOP密度は酸化膜厚の増加と共に増加するが、
1050℃以上でその傾向は変化し、驚くべきことに1
150℃では逆に減少することがわかる。このような現
象は、本発明者らが初めて見い出したものである。した
がって、ボンドウェーハの酸化条件としては、1100
℃を越える温度とするのが望ましく、こうすることによ
って酸化熱処理に伴うCOPの発生・増加を抑制するこ
とができることがわかる。そして、この場合酸化膜厚と
しては700nm以上とすればよりいっそうCOP密度
を低減することができることがわかる。ただし、常圧で
酸化熱処理を行う場合、酸化膜厚の上限は3ミクロン程
度であり、これ以上の膜厚を形成するためには、かなり
の長時間熱処理を要しあまり実用的でない。
化膜厚が200nm以下、特には100nm以下では、
COP密度は非常に低いレベルで一定値を示すことがわ
かる。したがって、ボンドウェーハの表面に形成する酸
化膜の膜厚を200nm以下、特には100nm以下に
することによって、COPの発生を抑制し、これを低減
することができる。この場合、酸化膜厚の下限値として
は、一般に熱酸化により形成できる最低の膜厚が5nm
程度であるので、これ以上の厚さということになる。
は、ボンドウェーハに形成する酸化膜の形成条件により
左右される。そして、このボンドウェーハから形成され
る薄膜SOI層のCOP密度も、ボンドウェーハの酸化
条件により影響を受けることになる。
製するためには、上述したボンドウェーハの酸化条件
(1100℃を越える温度で酸化し、酸化膜厚を700
nm以上とするか、または、形成される酸化膜の膜厚を
200nm以下にする。)を満足する必要があり、また
このような酸化条件を採用することにより、前記ボンド
ウェーハの酸化前の高温熱処理は、必ずしも行わなくて
もCOP密度の低い薄膜SOI基板を得ることが可能と
なる。
ーハに加えた場合の効果を示したもので、ボンドウェー
ハの酸化前に水素雰囲気で1200℃の高温熱処理を1
時間行ったあと、その表面に酸化温度を1050℃とし
て酸化膜を形成し、酸化膜厚とCOP密度との関係を調
査した結果である。COPの測定条件は図2の場合と同
一とした。
化温度ではCOP密度が酸化膜厚の増加とともに増加す
るはずであるが、図3の結果を見ると、ボンドウェーハ
に水素雰囲気で高温熱処理を加えた後は、酸化膜厚に依
存せず、低いCOP密度が維持されており、COPが増
加しないことがわかる。したがって、ボンドウェーハに
高温熱処理を加えることは有効であり、酸化膜を形成す
る前に高温熱処理を加えておけば、酸化温度を1100
℃を越える温度とすること、形成する酸化膜厚を200
nm以下にすることは必ずしも必要ではないことがわか
る。
響を調査した結果で、1200℃、1時間の高温熱処理
を水素雰囲気とアルゴン雰囲気で行ったボンドウェーハ
と、高温熱処理を行わないリファレンスウェーハにおけ
るCOP密度を測定したものである。この結果、不活性
ガスであるアルゴン雰囲気で高温熱処理をしても、水素
雰囲気におけるのと同様にCOP低減効果があることが
わかる。
化膜を形成する前に高温熱処理を行うか、高温熱処理を
行わなくても酸化条件を、1100℃を越える温度で酸
化し、酸化膜厚を700nm以上とするか、形成される
酸化膜厚を200nm以下にすることにより、表面近傍
でCOP密度が低い領域2を有する酸化膜付きボンドウ
ェーハ(図1(c))を得ることができる。
の低い領域2を有する酸化膜付きボンドウェーハを、表
面に酸化膜のないベースウェーハ4と室温で密着させ、
これに結合強度を向上させるための熱処理を加えると、
2枚のシリコン単結晶基板が強固に結合した貼り合わせ
基板を得ることができる(図1(d))。この場合、結
合強度を向上させるための熱処理条件は、後工程である
薄膜化工程に耐えうる結合強度が得られれば、特に制限
はないが、通常酸化性雰囲気下、800℃以上の温度で
行われる。
P密度の低減を、形成する酸化膜厚を200nm以下に
することによって行った場合には、SOI基板の埋め込
み酸化膜厚が所望厚さに対して不足する可能性がある。
すなわち、埋め込み酸化膜厚を200nm以上とする必
要がある場合には、ベースウェーハの方に不足分の酸化
膜を形成してから結合すればよい。
ボンドウェーハ1側を研削・研磨等の薄膜化技術により
所望厚さに薄膜化し、SOI層の厚さが、例えば1ミク
ロン以下、特には0.1ミクロンといった薄膜SOI基
板が得られる(図1(e))。
中のCOP密度は、上記の高温熱処理または1100℃
を越える温度による酸化膜形成、あるいは形成する酸化
膜厚を200nm以下にする対策が打たれているため
に、従来の方法で作製されたSOI基板に比べて非常に
少ないものである。
μm、導電型p型、抵抗率4〜6Ω・cm の鏡面研磨され
たCZ基板を12枚用意し、6枚をボンドウェーハ用、
6枚をベースウェーハ用に分類した。そして、このボン
ドウェーハ6枚を個別に、表1に示すような条件で熱処
理を加え、それぞれ実施例1、2、3、4および比較例
1、2とした。
ドウェーハに高温熱処理を施したもので、実施例1は水
素雰囲気で、実施例2はアルゴン雰囲気で高温熱処理を
行ったものである。また、実施例3はボンドウェーハの
表面に酸化膜を形成する酸化温度を1100℃を越える
温度(1150℃)とし、形成する酸化膜厚を700n
m以上としたもので、実施例4はボンドウェーハ表面に
形成する酸化膜厚を200nm以下にしたものである。
一方、比較例1、比較例2は上記本発明にかかる熱処理
を加えないもので、結合熱処理温度のみを変更したもの
を比較例2とした。
記ボンドウェーハ6枚を、酸化膜のないベースウェーハ
6枚にそれぞれ密着させ、それぞれ表1に示した結合熱
処理条件により熱処理を行うことで強固に結合した。こ
の結合熱処理の雰囲気は、水蒸気を含む酸化性雰囲気で
実施した。
為には、結合熱処理の終了した上記貼り合わせ基板のボ
ンドウェーハ側を、平面研削盤等により研削し、SOI
層を20ミクロン程度の厚さにした後、さらに研磨等の
薄膜化手法により厚さ1ミクロン以下のSOI層を作製
するわけであるが、SOI層が1ミクロン以下、例えば
0.1ミクロンの薄膜SOI基板を作製してしまうと、
SOI層中のCOP密度の測定が非常に困難になるた
め、本実施例および比較例においては、下記の手法を用
いて評価した。
合わせ基板のベースウェーハ側を、平面研削盤により研
削し、ベースウェーハを10μm程度の厚さにした後、
水酸化カリウム水溶液(濃度5重量%、70℃)を用い
て残りの10μmをエッチング除去し、結合面となって
いたボンドウェーハの酸化膜を露出させる。さらに、濃
度5%の希フッ酸に浸し、酸化膜を完全に除去した後、
アンモニアと過酸化水素の水溶液で5分間洗浄し、乾燥
させた後、その表面に存在するCOPの数を、前記パー
ティクル検査装置(LS−6000:日立電子エンジニ
アリング社製)を用いて、検出電圧700V、検出サイ
ズ0.15〜0.20ミクロンの条件にて測定した。結
果を表1に示した。
明にかかる熱処理を行った実施例1〜実施例4のボンド
ウェーハ表面のCOP密度は低い値となっている。した
がって、このものはCOP密度の低いSOI層を形成で
きるものである。一方、本発明の熱処理を行っていない
比較例のボンドウェーハの表面は、COP密度が高いも
のとなっている。なお、表1のデータが図2〜図4のデ
ータより増加傾向があるのは、結合熱処理後の測定であ
るためと思われる。
ものではない。上記実施形態は、例示であり、本発明の
特許請求の範囲に記載された技術的思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術的範囲に包含される。
は、ボンドウエーハ側にだけ形成する場合を中心に説明
したが、本発明はこれには限定されず、ベースウエーハ
側にも酸化膜を形成した後、両者を貼り合わせてSOI
基板を作製する場合にも当然適用されるものである。
処理、すなわちボンドウェーハに酸化膜を形成する前に
高温熱処理を行うか、酸化条件として1100℃を越え
る温度で酸化し、形成する酸化膜厚を700nm以上と
するか、形成される酸化膜厚を200nm以下にする熱
処理を、それぞれ単独で行う場合を中心に説明したが、
本発明はこれには限定されず、一つのボンドウエーハに
これらを組み合わせて熱処理を加えても良いものである
ことは言うまでもない。
の表面に、1100℃を越える温度で酸化膜を形成する
か、形成する酸化膜の膜厚を200nm以下とした後、
この第1のシリコン単結晶基板の表面に形成した酸化膜
を一旦除去し、その後再び第1のシリコン単結晶基板の
表面に酸化膜を、酸化温度を1100℃を越える温度と
し、酸化膜厚を700nm以上として形成するか、また
は形成する酸化膜の膜厚を200nm以下として、然る
後に第2のシリコン単結晶基板と密着するものとしても
よい。
単結晶基板の表面の酸化膜中には、もともと基板表面に
存在したCOPが取り込まれていることがあり、埋め込
み酸化膜の耐圧特性を低下させる原因となり得るため、
これを一旦エッチング等で除去してからその後再び本発
明にかかる方法で酸化膜を形成し、然る後に第2のシリ
コン単結晶基板と密着することとすれば、基板表面近傍
のCOP密度を低減化させることができるとともに、埋
め込まれる酸化膜の膜質をも改善することができるから
である。
ウェーハに酸化膜を形成する前に高温熱処理を行うか、
酸化条件として1100℃を越える温度で酸化し、形成
する酸化膜厚を700nm以上とするか、形成される酸
化膜厚を200nm以下にすることにより、表面近傍で
COP密度が低い領域を作り出すことができる。したが
って、COP密度の少ないSOI層を有するSOI基板
を作製することができる。そして、このようなCOP密
度の少ないSOI基板は、近年要求されているSOI層
の厚さが1μm以下の薄膜SOIにおいて、ピンホール
の発生が抑制されるため特に有用である。また、本発明
によって作製されたSOI基板は、COPが少ないため
酸化膜耐圧等に優れた素子特性を有する。
をボンドウェーハに行いSOI基板を作製する場合の概
略工程を示す説明図である。
を示したものである。
度を1050℃として酸化膜を形成し、酸化膜厚とCO
P密度との関係を調査した結果図である。
ある。
領域、3…酸化膜、 4…ベー
スウェーハ。
Claims (10)
- 【請求項1】 少なくとも第1のシリコン単結晶基板の
表面に酸化膜を形成し、第2のシリコン単結晶基板と該
酸化膜を介して密着させ、これに熱処理を加えて強固に
結合させた後、第1のシリコン単結晶基板を薄膜化する
SOI基板の作製方法において、 第1のシリコン単結晶基板の表面に酸化膜を形成する前
に、該基板に1100℃を越える温度の高温熱処理を行
うことを特徴とするSOI基板の作製方法。 - 【請求項2】 請求項1に記載のSOI基板の作製方法
において、 前記1100℃を越える温度の高温熱処理は、還元性雰
囲気または不活性ガス雰囲気あるいはこれらの混合雰囲
気で行うことを特徴とするSOI基板の作製方法。 - 【請求項3】 請求項1または請求項2に記載のSOI
基板の作製方法において、 前記第1のシリコン単結晶基板の表面に酸化膜を形成す
る酸化温度は、1100℃を越える温度とすることを特
徴とするSOI基板の作製方法。 - 【請求項4】 請求項1ないし請求項3のいずれか一項
に記載のSOI基板の作製方法において、 前記第1のシリコン単結晶基板の表面に形成する酸化膜
の膜厚を200nm以下とすることを特徴とするSOI
基板の作製方法。 - 【請求項5】 少なくとも第1のシリコン単結晶基板の
表面に酸化膜を形成し、第2のシリコン単結晶基板と該
酸化膜を介して密着させ、これに熱処理を加えて強固に
結合させた後、第1のシリコン単結晶基板を薄膜化する
SOI基板の作製方法において、 前記第1のシリコン単結晶基板の表面に酸化膜を形成す
る酸化温度は、1100℃を越える温度とし、形成する
酸化膜の膜厚を700nm以上とすることを特徴とする
SOI基板の作製方法。 - 【請求項6】 少なくとも第1のシリコン単結晶基板の
表面に酸化膜を形成し、第2のシリコン単結晶基板と該
酸化膜を介して密着させ、これに熱処理を加えて強固に
結合させた後、第1のシリコン単結晶基板を薄膜化する
SOI基板の作製方法において、 前記第1のシリコン単結晶基板に形成する酸化膜の膜厚
を200nm以下とすることを特徴とするSOI基板の
作製方法。 - 【請求項7】 第1および第2シリコン単結晶基板の表
面に酸化膜を形成したのち、両者を該酸化膜を介して密
着させ、これに熱処理を加えて強固に結合させた後、第
1のシリコン単結晶基板を薄膜化するSOI基板の作製
方法において、 前記第1のシリコン単結晶基板に形成する酸化膜の膜厚
を200nm以下とすることを特徴とするSOI基板の
作製方法。 - 【請求項8】 請求項5ないし請求項7のいずれか一項
に記載のSOI基板の作製方法において、 前記第1のシリコン単結晶基板の表面に形成した酸化膜
を一旦除去し、その後再び第1のシリコン単結晶基板の
表面に酸化膜を、酸化温度を1100℃を越える温度と
し、酸化膜厚を700nm以上として形成するか、また
は形成する酸化膜の膜厚を200nm以下として、然る
後に第2のシリコン単結晶基板と密着することを特徴と
するSOI基板の作製方法。 - 【請求項9】 請求項1ないし請求項8のいずれか一項
の方法で作製されたSOI基板。 - 【請求項10】 請求項1ないし請求項8のいずれか一
項の方法で作製されたSOI層の厚さが1ミクロン以下
の薄膜SOI基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25775896A JPH1084101A (ja) | 1996-09-06 | 1996-09-06 | Soi基板の作製方法およびsoi基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25775896A JPH1084101A (ja) | 1996-09-06 | 1996-09-06 | Soi基板の作製方法およびsoi基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1084101A true JPH1084101A (ja) | 1998-03-31 |
Family
ID=17310695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25775896A Pending JPH1084101A (ja) | 1996-09-06 | 1996-09-06 | Soi基板の作製方法およびsoi基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1084101A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000062343A1 (en) * | 1999-04-09 | 2000-10-19 | Shin-Etsu Handotai Co., Ltd. | Soi wafer and method for producing soi wafer |
| WO2001017024A1 (en) * | 1999-08-27 | 2001-03-08 | Shin-Etsu Handotai Co., Ltd. | Fabrication method for pasted soi wafer and pasted soi wafer |
| WO2004055871A1 (ja) * | 2002-12-13 | 2004-07-01 | Shin-Etsu Handotai Co.,Ltd. | Soiウエーハの製造方法 |
| JP2008028415A (ja) * | 1999-10-14 | 2008-02-07 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
| JP2009147357A (ja) * | 1998-09-02 | 2009-07-02 | Memc Electron Materials Inc | 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体 |
-
1996
- 1996-09-06 JP JP25775896A patent/JPH1084101A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009147357A (ja) * | 1998-09-02 | 2009-07-02 | Memc Electron Materials Inc | 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体 |
| JP2014135498A (ja) * | 1998-09-02 | 2014-07-24 | Memc Electron Materials Inc | 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体 |
| WO2000062343A1 (en) * | 1999-04-09 | 2000-10-19 | Shin-Etsu Handotai Co., Ltd. | Soi wafer and method for producing soi wafer |
| US6461939B1 (en) | 1999-04-09 | 2002-10-08 | Shin-Etsu Handotai Co., Ltd. | SOI wafers and methods for producing SOI wafer |
| WO2001017024A1 (en) * | 1999-08-27 | 2001-03-08 | Shin-Etsu Handotai Co., Ltd. | Fabrication method for pasted soi wafer and pasted soi wafer |
| US6492682B1 (en) | 1999-08-27 | 2002-12-10 | Shin-Etsu Handotal Co., Ltd. | Method of producing a bonded wafer and the bonded wafer |
| US6680260B2 (en) | 1999-08-27 | 2004-01-20 | Shin-Etsu Handotai Co., Ltd. | Method of producing a bonded wafer and the bonded wafer |
| EP1137069A4 (en) * | 1999-08-27 | 2005-03-30 | Shinetsu Handotai Kk | MANUFACTURING PROCESS FOR GLUED SOI WAFERS, AND GLOSSY SOI WAFERS |
| KR100733111B1 (ko) * | 1999-08-27 | 2007-06-27 | 신에쯔 한도타이 가부시키가이샤 | 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼 |
| JP2008028415A (ja) * | 1999-10-14 | 2008-02-07 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
| WO2004055871A1 (ja) * | 2002-12-13 | 2004-07-01 | Shin-Etsu Handotai Co.,Ltd. | Soiウエーハの製造方法 |
| US7276427B2 (en) | 2002-12-13 | 2007-10-02 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4526818B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP4509488B2 (ja) | 貼り合わせ基板の製造方法 | |
| JP3358550B2 (ja) | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ | |
| JP3932369B2 (ja) | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ | |
| JP5135935B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP2001155978A (ja) | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ | |
| US20080315349A1 (en) | Method for Manufacturing Bonded Wafer and Bonded Wafer | |
| JP5532680B2 (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
| JP2000124092A (ja) | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ | |
| JP2002305292A (ja) | Soiウエーハおよびその製造方法 | |
| JP2004193515A (ja) | Soiウエーハの製造方法 | |
| JP2006339330A (ja) | 貼り合わせウェーハの製造方法 | |
| JP3085184B2 (ja) | Soi基板及びその製造方法 | |
| JP2004087768A (ja) | Soiウエーハの製造方法 | |
| JP4370862B2 (ja) | 積層基板の洗浄方法および基板の貼り合わせ方法 | |
| JPH1084101A (ja) | Soi基板の作製方法およびsoi基板 | |
| JPH09260620A (ja) | 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
| JPH11354761A (ja) | Soi基板及びその製造方法 | |
| JP5541136B2 (ja) | 貼り合わせsoiウエーハの製造方法 | |
| JPH01259539A (ja) | Soi基板及びその製造方法 | |
| CN105264641A (zh) | 贴合晶圆的制造方法 | |
| JP2000030993A (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
| JP3536618B2 (ja) | シリコンウエーハの表面粗さを改善する方法および表面粗さを改善したシリコンウエーハ | |
| JP2008262992A (ja) | 貼り合わせウエーハの製造方法 | |
| JP4529036B2 (ja) | 半導体用薄膜ウェハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090731 |